CN115167600A - 一种抗输出电压瞬态过冲的低压差线性稳压器电路 - Google Patents

Abstract

本发明公开了一种抗输出电压瞬态过冲的低压差线性稳压器电路，包括基准源电路、误差放大器电路EA、驱动电路、调整管QP、电阻R1、电阻R2、误差放大器输出节点电流泄放电路以及V_O端电流泄放电路。误差放大器输出节点电流泄放电路可快速降低输出调整管的驱动，无需受LDO电路大反馈环的控制；V_O端电流泄放电路使得加固后的LDO电路在受到单粒子轰击导致输出电压V_O在短时间产生较大幅度的过冲电压时，快速将LDO电路的输出过冲电压迅速拉回至正常电压；可以有效降低LDO电路因单粒子瞬态效应导致的输出电压过冲的幅度和持续时间，以及对后级负载电路的影响，具有很强的抗单粒子瞬态输出电压过冲的能力。

Description

一种抗输出电压瞬态过冲的低压差线性稳压器电路

技术领域

本发明属于单片集成电路技术领域，具体涉及一种抗输出电压瞬态过冲的低压差线性稳压器电路。

背景技术

随着集成电路特征尺寸的不断缩小，针对太空辐射环境中高能粒子撞击所引发的单粒子瞬态(SET)效应越发不容忽视。低压差线性稳压器(简称LDO)可以实现高输入电压向低输出电压的转换，具有结构简单、成本低廉、噪声低、功耗低和外围器件较少等优点而被广泛应用于各类电路系统中。电源是确保整个电路系统稳定工作的关键，单粒子瞬态(SET)效应造成LDO的输出产生电压过冲，从而引发整个系统输出现错误甚至瘫痪。

传统的LDO电路结构原理框图如图1所示，它由基准源、误差放大器EA、调整管QP和反馈电阻组成。其中基准源提供的参考电压V_REF作为误差放大器EA的同相输入，反馈电阻将输出电压V_O分压后作为误差放大器的反相输入，误差放大器通过比较这两个输入来控制调整管QP的基极电流大小。当V_REF电压大于V_FB电压时，误差放大器输出一个较高的电平，为驱动电路提供较大的驱动电流，再经过驱动电路放大后，为调整管QP提供较大的基极电流，输出电压V_O增大，电阻R1上的电压增大；当V_REF电压小于V_FB电压时，误差放大器输出一个较低的电平，为驱动电路提供的驱动电流小，从而为调整管QP提供的基极电流减小，输出电压V_O减小，电阻R1上的电压减小；最终使得输出电压V_O＝(1+R2/R1)×V_REF。

传统LDO电路结构对单粒子瞬态效应非常敏感，当高能粒子轰击到电路的敏感节点时，LDO的输出会产生较大的过冲。例如当高能粒子轰击到图1中的A节点(也就是调整管QP的基极)时，A节点的电压会出现突然升高或降低，这导致调整管QP的输出电流会突然的减小或增加，这使得输出电压V_O短时间内发生较大的电压过冲。当高能粒子轰击到基准源电路时，基准源的输出V_REF将会发生较大幅度的波动，虽然受误差放大器环路响应速度的限制，LDO的输出会较缓慢的响应V_REF的变化，但是误差放大器的输出仍然会有较大幅度的变化。当高能粒子轰击误差放大器时，所引起的变化与直接轰击A点相似。

通常在传统LDO的输出端都会并联一个μF级的大电容，该电容可以减弱LDO电路因受到单粒子轰击导致输出电压V_O在短时间内发生剧烈的变化。

假设以下两种较为极端的情况下，传统LDO电路的敏感节点在受到高能单粒子轰击时的输出电压变化：

当LDO工作在较大的稳态工作电流下，正常情况下，调整管QP输出电流较大。当高能单粒子轰击到LDO电路的敏感节点而导致调整管QP的输出电流突然减小时，LDO环路来不及响应，首先是输出电容对负载放电，同时输出电压逐渐下降，待到电路功能恢复后，调整管根据实时的输出电压大小而输出较大的电流，对输出电容节点再进行充电，将输出电压重新拉回至正常电压。输出电压下降的幅度主要取决于LDO本身的稳态工作电流与瞬态变小的电流之间的差值和LDO环路的响应时间。电流差值越大，输出电压下降幅度越大；环路响应时间越长，输出电压下降幅度越大。而恢复的时间在相同的输出电压下降幅度的前提下，主要取决于调整管QP可输出的最大电流。调整管QP可输出的最大电流越大，恢复时间越短。

当LDO工作在较小的稳态工作电流下，正常情况下，调整管QP输出电流较小。当高能单粒子轰击到LDO电路的敏感节点而导致调整管QP的输出电流突然增大时，同样LDO环路来不及响应，首先是调整管对输出电容充电，同时输出电压逐渐上升，待到电路功能恢复后，调整管根据实时的输出电压大小而输出较小甚至为0的输出电流，使得输出电压逐渐降低，直到输出电压恢复至正常电压。输出电压过冲的幅度主要取决于LDO本身的稳态工作电流与瞬态增大的电流之间的差值以及LDO环路的响应时间。电流差值越大，输出电压过冲幅度越大；环路响应时间越长，输出电压过冲幅度越大。而恢复时间由于输出电流方向的不可改变，导致输出电压过冲的恢复时间远大于输出电压下冲的恢复时间。

后面这种情况也可以是：当LDO工作在较小的稳态工作电流下，正常情况下，调整管QP输出电流较小。当高能粒子轰击到基准源电路时，基准源的输出V_REF瞬间变大，经过环路较缓慢的响应后调整管QP的输出电流突然增大，同样首先是调整管对输出电容充电，同时输出电压逐渐上升，待到电路功能恢复后，调整管根据正常的VREF与实时的输出电压反馈电压进行比较而输出较小甚至为0的输出电流，使得输出电压逐渐降低，直到输出电压恢复至正常电压。同样由于恢复时输出电流方向的不可改变，导致输出电压过冲的恢复时间远大于输出电压下冲的恢复时间。

对于后面这种情况，输出电压的正向过冲保持相当长的一段时间才能逐渐恢复至正常输出电压，这对系统是非常不利的，因此必须采取措施避免该现象的发生。

发明内容

本发明提供了一种抗输出电压瞬态过冲的低压差线性稳压器电路，使得LDO电路在的输出电压V_O在短时间产生较大幅度的过冲电压时，可以快速将LDO电路的输出过冲电压迅速拉回至正常电压，避免其保持较长的时间，对电路系统产生不利影响。

为达到上述目的，本发明所述一种抗输出电压瞬态过冲的低压差线性稳压器电路，包括基准源电路、误差放大器电路EA、驱动电路、调整管QP、电阻R1、电阻R2、误差放大器输出节点电流泄放电路以及V_O端电流泄放电路；

所述基准源电路的输出端与误差放大器电路EA的同相输入端连接，误差放大器电路EA的输出节点f与驱动电路、误差放大器输出节点电流泄放电路以及V_O端电流泄放电路连接；所述驱动电路的输出端与调整管QP基极连接，调整管QP发射极与输入电压VIN连接，调整管QP的集电极和电阻R2第一端连接，连接点为输出电压V_O端，电阻R2第二端与误差放大器的反相输入端以及电阻R1第一端连接，电阻R1第二端接地；误差放大器输出节点电流泄放电路以及V_O端电流泄放电路均与输出电压V_O端连接；

所述误差放大器输出节点电流泄放电路用于对在V_O端产生过冲电压且高于输入电压V_IN时，降低调整管QP的驱动电流；

所述V_O端电流泄放电路连接电路用于在V_O端产生过冲电压时，对输出电压V_O端电荷进行泄放，将V_O端电压下拉至工作电压。

进一步的，误差放大器输出节点电流泄放电路包括晶体管QP1、晶体管QN3和晶体管QN4；所述晶体管QP1的发射极与调整管QP的集电极连接，集电极与晶体管QN3的集电极连接，所述晶体管QN3的发射极接地，基极与晶体管QP1的集电极以及晶体管QN4的基极连接，所述晶体管QN4的集电极与节点f连接，发射极接地。

进一步的，调整管QP的基极和晶体管QP1的基极之间连接有电阻R5。

进一步的，晶体管QN4的集电极和基极之间连接有电容C2。

进一步的，晶体管QN3和晶体管QN4的发射区面积比为(1：10)～(1：20)。

进一步的，V_O端电流泄放电路包括晶体管QN12、比较电路、晶体管QN7、晶体管QN8、晶体管QN9、晶体管QN10、晶体管QN11电阻R12和电阻R13；所述晶体管QN12基极与驱动电路连接，集电极与比较电路的输入端连接，比较电路的输出端与晶体管QN9的基极连接，连接点记为节点m，晶体管QN9的发射极与晶体管QN7的集电极、晶体管QN7的基极以及晶体管QN8的基极连接，晶体管QN7和晶体管QN8的发射极均连接至晶体管QN10的集电极，晶体管QN10的集电极与其基极以及晶体管QN11的基极连接，晶体管QN10的发射极与电阻R12的第一端连接，晶体管QN11的发射极与电阻R13的第一端连接，电阻R12的第二端和电阻R13的第二端共同接地；晶体管QN11的集电极与V_O端连接。

进一步的，比较电路包括晶体管QP2、晶体管QP3、晶体管QP4、晶体管QP5、晶体管QP6、晶体管QP7、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电容C3、晶体管QN5和晶体管QN6；所述晶体管QP2的基极及其集电极、晶体管QP3的基极、晶体管QP4的基极、晶体管QP5的基极以及电流源I1连接在一起，所述晶体管QN12的集电极与电阻R8第二端以及电阻R9第一端连接，连接点记为节点s；电阻R8第一端连接至输入电压V_IN，电阻R9第二端与晶体管QP4的发射极连接，电阻R10连接在晶体管QP2的发射极和输入电压V_IN之间，晶体管QP2的基极及其集电极和电流源I1连接，电阻R6第一端、电阻R8第一端、晶体管QP5的发射极、晶体管QN9的集电极以及晶体管QN8的集电极均与输入电压V_IN连接；电阻R6第二端与电阻R7第一端以及拉电流I2连接，电阻R7第二端与晶体管QP3的发射极连接；电容C3第一端与晶体管QP3的集电极以及晶体管QP7发射极连接，第二端与晶体管QP4的集电极、晶体管QP6的基极以及晶体管QN6的集电极连接；电阻R11与电容C3并联；晶体管QP7的基极、晶体管QP7的集电极、晶体管QN5的集电极、晶体管QN5的基极以及晶体管QN6的基极连接；晶体管QP6的发射极与晶体管QP5的集电极以及晶体管QN9的基极连接；晶体管QN5的发射极、晶体管QN6的发射极和晶体管QP6的集电极接地。

进一步的，电阻R6和电阻R8的阻值相等，电阻R7和电阻R9的阻值相等。

进一步的，晶体管QP2、晶体管QP3和晶体管QP4发射区面积比为1：1：1，电阻R10的阻值等于电阻R6和R7的阻值之和。

进一步的，电阻R12和电阻R13的阻值比为10：1，NPN型晶体管QN10、QN11发射区面积比例为1：10。

本发明在传统LDO电路内部集成了分别对误差放大器输出节点及电路输出端V_O进行电流泄放的电路。一方面，LDO电路内部集成由输出端电压过冲触发的、对误差放大器输出节点电荷进行电流泄放的电路，可快速降低输出调整管的驱动，而无需受LDO电路大反馈环的控制；另一方面，电路内部集成了由误差放大器输出信号触发的、直接对LDO输出节点V_O电压过冲进行快速、大电流泄放的V_O端电流泄放电路。使得加固后的LDO电路在受到单粒子轰击导致输出电压V_O在短时间产生较大幅度的过冲电压时，将输出过冲电压迅速拉回至正常电压；可以有效降低LDO电路输出电压瞬态过冲的幅度和持续时间，以及对后级负载电路的影响，具有很强的抗输出电压瞬态过冲的能力。

进一步的，电阻R5对V_O端产生的过冲电压导致的QN3的I_C电流适当进行限流。

进一步的，电容C2有助于提高该控制回路的抗干扰性能。

进一步的，NPN型晶体管QN3和QN4的发射区面积比为(1：10)～(1：20)，以提高相同V_O电压条件下，晶体管QN4对误差放大器输出端f点电压的电流泄放能力。

附图说明

图1为传统LDO电路原理框图；

图2为本发明的原理框图；

图3为误差放大器输出节点电压的电流泄放电路图；

图4为V_O端电流泄放电路图。

具体实施方式

为了使本发明的目的和技术方案更加清晰和便于理解。以下结合附图和实施例，对本发明进行进一步的详细说明，此处所描述的具体实施例仅用于解释本发明，并非用于限定本发明。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明提出的抗输出电压瞬态过冲的低压差线性稳压器电路结构，能够大大降低LDO电路输出电压瞬态过冲的幅度和持续时间，以及对后级负载电路的影响，具有很强的抗输出电压瞬态过冲的能力，且线路设计简单可靠，可完全兼容于标准双极工艺，可广泛应用于LDO集成电路的抗单粒子加固设计，具有良好的应用前景和经济效益。

参照图2，一种抗输出电压瞬态过冲的低压差线性稳压器电路，包括基准源电路、误差放大器电路EA、驱动电路、调整管、外接分压电阻、误差放大器输出节点电流泄放电路以及V_O端电流泄放电路。

基准源电路的输出端与误差放大器电路EA的同相输入端连接，误差放大器电路EA的输出端与驱动电路以及误差放大器输出节点电流泄放电路连接，连接点记为节点f，驱动电路的输出端与调整管QP基极连接，调整管QP发射极与输入电压VIN连接，调整管QP的集电极输出电压V_O，调整管QP的集电极和电阻R2第一端连接，电阻R2第二端与误差放大器的反相输入端以及电阻R1第一端连接，电阻R1第二端接地。

其中，误差放大器输出节点电流泄放电路具体如图3(图3包含LDO本身的驱动电路)所示。

图3中，晶体管QN46、晶体管QN1、晶体管QN2、电阻R3、电阻R4和电容C1均为LDO本身的驱动电路的器件；晶体管QN46、晶体管QN1、晶体管QN2均为NPN型晶体管。

晶体管QN46的基极与节点f连接，集电极连接至输入电压V_IN，发射极与晶体管QN1的集电极、电阻R3的第一端以及电容C1的第一端连接，晶体管QN1的发射极与电阻R4的第一端连接，电容C1的第二端、电阻R3的第二端以及电阻R4的第二端均接地；晶体管QN1的集电极与其基极以及晶体管QN2的基极连接，晶体管QN2的发射极接地，集电极与电阻R5的第一端以及调整管QP的基极连接。

优选的，电容C1有助于提高驱动电路的抗干扰能力；优选的，R3有助于提高QN46的工作点的稳定性；优选的，电阻R4用于提高晶体管QN2相对QN1的I_C电流比例，增大对输出调整管QP的基极驱动。

误差放大器输出节点电流泄放电路，包括晶体管QP1、晶体管QN3、QN4、电阻R5和电容C2。QP1为PNP型晶体管，晶体管QN3和QN4为NPN型晶体管。

晶体管QP1的发射极与调整管QP的集电极连接，集电极与晶体管QN3的集电极连接，晶体管QN3的发射极接地，基极与晶体管QP1的集电极、电容C2的第一端以及晶体管QN4的基极连接，电容C2的第二端和晶体管QN4的集电极连接，且与节点f连接；晶体管QN4的发射极接地，电阻R5第一端与调整管QP的基极连接，第二端与晶体管QP1的基极连接。

优选的，电阻R5对V_O端产生的过冲电压导致的QN2的I_C电流适当进行限流；

优选的，电容C2有助于提高该控制回路的抗干扰性能；

优选的，NPN型晶体管QN3和QN4发射区面积比为(1：10)～(1：20)，以提高相同V_O电压条件下，NPN型晶体管QN4对误差放大器输出端f的电流泄放能力。

误差放大器输出节点电流泄放电路工作原理为：正常工作状态下，V_O电压低于输入电压V_IN，调整管QP导通而晶体管QP1截止，泄放电路不工作；而当LDO电路的V_O端产生瞬态过冲电压且高于输入电压V_IN时，晶体管QP1导通，从而晶体管QN3导通，晶体管QN4为晶体管QN3的比例电流镜，晶体管QN4的集电极与误差放大器输出端f相连，晶体管QN4导通后即对节点f的电荷进行电流泄放，f电压下迅速下降，因此QN2对调整管QP所提供的基极电流驱动也随之下降。该控制回路不受LDO误差放大器反馈回路的控制，由输出电压过冲触发。因此反应非常迅速，可以在第一时间将调整管状态调整至低输出电流。

该电流只限于V_O电压高于V_IN电压的瞬态条件下的快速响应，一旦V_O电压下降至低于V_IN电压，晶体管QP1、晶体管QN2和晶体管QN4均截止，该电路停止工作。

V_O端电流泄放电路具体如图4(图4包含LDO本身的驱动电路)所示。

图4中，基准源、误差放大器EA、晶体管QN46、晶体管QN1、晶体管QN2、电阻R3、电阻R4和电容C1均为LDO本身驱动电路的组成部分，电阻R1和电阻R2为LDO外接的可调整分压电阻；优选的，电容C1有助于提高驱动电路的抗干扰能力；优选的，电阻R3有助于提高QN46的工作点的稳定性；优选的，电阻R4用于提高晶体管QN2、QN12相对QN1的I_C电流比例。

图4中虚线框内为V_O端电流泄放电路，V_O端电流泄放电路包括晶体管QN12、晶体管QN5、晶体管QN6、晶体管QN7、晶体管QN8、晶体管QN9、晶体管QN10、晶体管QN11、晶体管QP2、晶体管QP3、晶体管QP4、晶体管QP5、晶体管QP6、晶体管QP7、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13和电容C3。

晶体管QN12、晶体管QN5、晶体管QN6、晶体管QN7、晶体管QN8、晶体管QN9、晶体管QN10和晶体管QN11均为NPN型晶体管；晶体管QP2、晶体管QP3、晶体管QP4、晶体管QP5、晶体管QP6、晶体管QP7均为PNP型晶体管。

晶体管QN12基极与晶体管QN1以及QN2的基极连接，集电极与电阻R8第二端以及电阻R9第一端连接，连接点记为节点s，电阻R8第一端连接至输入电压V_IN，电阻R9第二端与晶体管QP4的发射极连接，晶体管QP4的基极、晶体管QP2的基极、晶体管QP3的基极、晶体管QP5的基极和电流源I1连接，电阻R10连接在晶体管QP2的发射极和输入电压V_IN之间，晶体管QP2的集电极和电流源I1连接，电流源I1接地；电阻R6第一端、电阻R8第一端、晶体管QP5的发射极、晶体管QP9的集电极以及晶体管QP8的集电极均与输入电压V_IN连接。电阻R6第二端与电阻R7第一端以及拉电流I2连接，电阻R7第二端与晶体管QP3的发射极连接；电容C3第一端与晶体管QP3的集电极以及晶体管QP7发射极连接，第二端与晶体管QP4的集电极、晶体管QP6的基极以及晶体管QN6的集电极接地；电阻R11与电容C3并联；晶体管QP7的基极与其发射极、晶体管QN5的集电极、晶体管QN5的基极以及晶体管QN6的基极连接；晶体管QN5的发射极、晶体管QN6的发射极和晶体管QP6的集电极三者连接，晶体管QP6的发射极与晶体管QP5的集电极以及晶体管QN9的基极连接，连接点记为节点m，晶体管QN9的发射极与晶体管QN7的集电极、晶体管QN7的基极以及晶体管QN8的基极连接，晶体管QN7和晶体管QN8的发射极均连接至晶体管QN10的集电极，晶体管QN10的集电极与其基极以及晶体管QN11的基极连接，晶体管QN10的发射极与电阻R12的第一端连接，晶体管QN11的发射极与电阻R13的第一端连接，电阻R12的第二端和电阻R13的第二端接地，晶体管QN11的集电极与V_O端连接。

优选的，电阻R6和电阻R8阻值相等，电阻R7和电阻R9阻值相等，这样s点和t点的电压比较就直接转化为了NPN型晶体管QN12的I_C电流和拉电流I2的比较；

优选的，晶体管QP2、QP3、QP4发射区面积比例为1：1：1，在电阻R10的阻值等于电阻R6和R7的阻值之和，以及电阻R6和电阻R8阻值相等，电阻R7和电阻R9阻值相等的前提下，可以认为QP4、QP3的I_C电流与QP2的集电极电流相同。又因为恒流源I1的电流等于QP2的I_C电流与QP2、QP3、QP4三者的基极电流的和，由于晶体管的I_C电流相对其基极电流的放大作用，近似计算时通常可将基极电流忽略，则QP3、QP4的I_C电流可近似等于恒流源I1。

优选的，电阻R10的阻值等于电阻R6和电阻R7的阻值之和，结合QP2、QP3、QP4发射区面积比例为1：1：1的条件，使得QP2、QP3、QP4三者的BE结电压相等，且三者的I_C电流也相等。

优选的，NPN型晶体管QN7、QN8发射区面积比例为1：5，这样可将QN8的I_C电流相对QN7的I_C电流放大5倍。

优选的，NPN型晶体管QN10、QN11发射区面积比例为1：10，这样可将QN11的I_C电流(也就是V_O端的泄放电流)，相对QN10的I_C电流放大10倍。

优选的，电阻R12和R13的阻值比为10：1，与NPN型晶体管QN10、QN11发射区面积比例为1：10相对应，设置R12和R13对电流泄放管QN11起到一定的镇流作用。

电路工作原理：正常工作状态下，误差放大器输出节点f电压较高，对应调整管QP具有一定的输出电流能力，同时晶体管QN12的I_C电流较大(远大于拉电流I2)，电阻R8上的压降大于电阻R6上的压降，节点s相比参考电压t为低电平，两者经过由PNP型晶体管QP2～QP7、NPN型晶体管QN5、QN6、电阻R6～R11及电容C3组成的比较电路比较后，从节点m输出低电平，因此QN7～QN11均不导通，此时V_O端电流泄放电路不启动。

而当LDO电路的V_O端产生瞬态过冲电压时，由反馈电阻网络R1、R2将输出电压反馈至误差放大器的反相输入端，误差放大器输出节点f电压变低，NPN型晶体管QN12的I_C电流减小至拉电流I2以下，使得电阻R8上的压降小于电阻R6上的压降，节点s电压相比参考电压t为高电平，两者经过比较电路比较后，从节点m输出高电平，导致QN7～QN11全部导通，V_O端电流泄放电路启动，QN11对V_O端电荷进行迅速泄放，直到V_O电压下降至正常工作电压。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，包括基准源电路、误差放大器电路EA、驱动电路、调整管QP、电阻R1、电阻R2、误差放大器输出节点电流泄放电路以及V_O端电流泄放电路；

所述基准源电路的输出端与误差放大器电路EA的同相输入端连接，误差放大器电路EA的输出节点f与驱动电路、误差放大器输出节点电流泄放电路以及V_O端电流泄放电路连接；所述驱动电路的输出端与调整管QP基极连接，调整管QP发射极与输入电压VIN连接，调整管QP的集电极和电阻R2第一端连接，连接点为输出电压V_O端，电阻R2第二端与误差放大器的反相输入端以及电阻R1第一端连接，电阻R1第二端接地；误差放大器输出节点电流泄放电路以及V_O端电流泄放电路均与输出电压V_O端连接；

所述误差放大器输出节点电流泄放电路用于对在V_O端产生过冲电压且高于输入电压V_IN时，降低调整管QP的驱动电流；

所述V_O端电流泄放电路连接电路用于在V_O端产生过冲电压时，对输出电压V_O端电荷进行泄放，将V_O端电压下拉至工作电压。

2.根据权利要求1所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述误差放大器输出节点电流泄放电路包括晶体管QP1、晶体管QN3和晶体管QN4；所述晶体管QP1的发射极与调整管QP的集电极连接，集电极与晶体管QN3的集电极连接，所述晶体管QN3的发射极接地，基极与晶体管QP1的集电极以及晶体管QN4的基极连接，所述晶体管QN4的集电极与节点f连接，发射极接地。

3.根据权利要求2所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述调整管QP的基极和晶体管QP1的基极之间连接有电阻R5。

4.根据权利要求2所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述晶体管QN4的集电极和基极之间连接有电容C2。

5.根据权利要求2所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述晶体管QN3和晶体管QN4的发射区面积比为(1：10)～(1：20)。

6.根据权利要求1所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述V_O端电流泄放电路包括晶体管QN12、比较电路、晶体管QN7、晶体管QN8、晶体管QN9、晶体管QN10、晶体管QN11电阻R12和电阻R13；

所述晶体管QN12基极与驱动电路连接，集电极与比较电路的输入端连接，比较电路的输出端与晶体管QN9的基极连接，连接点记为节点m，晶体管QN9的发射极与晶体管QN7的集电极、晶体管QN7的基极以及晶体管QN8的基极连接，晶体管QN7和晶体管QN8的发射极均连接至晶体管QN10的集电极，晶体管QN10的集电极与其基极以及晶体管QN11的基极连接，晶体管QN10的发射极与电阻R12的第一端连接，晶体管QN11的发射极与电阻R13的第一端连接，电阻R12的第二端和电阻R13的第二端共同接地；晶体管QN11的集电极与V_O端连接。

7.根据权利要求6所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述比较电路包括晶体管QP2、晶体管QP3、晶体管QP4、晶体管QP5、晶体管QP6、晶体管QP7、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电容C3、晶体管QN5和晶体管QN6；

所述晶体管QP2的基极及其集电极、晶体管QP3的基极、晶体管QP4的基极、晶体管QP5的基极以及电流源I1连接在一起，所述晶体管QN12的集电极与电阻R8第二端以及电阻R9第一端连接，连接点记为节点s；电阻R8第一端连接至输入电压V_IN，电阻R9第二端与晶体管QP4的发射极连接，电阻R10连接在晶体管QP2的发射极和输入电压V_IN之间，晶体管QP2的基极及其集电极和电流源I1连接，电阻R6第一端、电阻R8第一端、晶体管QP5的发射极、晶体管QN9的集电极以及晶体管QN8的集电极均与输入电压V_IN连接；电阻R6第二端与电阻R7第一端以及拉电流I2连接，电阻R7第二端与晶体管QP3的发射极连接；电容C3第一端与晶体管QP3的集电极以及晶体管QP7发射极连接，第二端与晶体管QP4的集电极、晶体管QP6的基极以及晶体管QN6的集电极连接；电阻R11与电容C3并联；晶体管QP7的基极、晶体管QP7的集电极、晶体管QN5的集电极、晶体管QN5的基极以及晶体管QN6的基极连接；晶体管QP6的发射极与晶体管QP5的集电极以及晶体管QN9的基极连接；晶体管QN5的发射极、晶体管QN6的发射极和晶体管QP6的集电极接地。

8.根据权利要求7所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述电阻R6和电阻R8的阻值相等，电阻R7和电阻R9的阻值相等。

9.根据权利要求8所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述晶体管QP2、晶体管QP3和晶体管QP4发射区面积比为1：1：1，电阻R10的阻值等于电阻R6和R7的阻值之和。

10.根据权利要求6所述的一种抗输出电压瞬态过冲的低压差线性稳压器电路，其特征在于，所述电阻R12和电阻R13的阻值比为10：1，NPN型晶体管QN10、QN11发射区面积比例为1：10。

Images