CN115150572A - 读出电路及图像传感器 - Google Patents

Abstract

本发明提供了一种读出电路，包括增益放大器、模拟数字转换器和增益放大调节单元，所述增益放大器包括跨导放大器、采样电容和反馈电容可调单元，所述模拟数字转换器包括比较器和计数器模块，增益放大调节单元根据所述比较器的输出信号调节所述反馈电容可调单元的电容，调节了所述增益放大器的增益，并向所述计数器模块输出所述反馈电容可调单元的调节结果信号，所述计数器模块用于对所述比较器的输出信号进行计数，以得到初始数字信号，并根据所述调节结果信号获取增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号，提高了信号读出的范围。本发明还提供了一种图像传感器。

Description

读出电路及图像传感器

技术领域

本发明涉及CMOS图像传感器技术领域，尤其涉及一种读出电路及图像传感器。

背景技术

CMOS图像传感器中通常需要在感光单元将光信号转换为电压信号后，用过可编程增益放大器(Programmable Gain Amplifie，PGA)将电压信号放大，然后在通过模拟数字转换器(Analog Digital Converter，ADC)将模拟电压信号转换为数字信号，最终将转换得到的数字信号输出。但无法在PGA增益较大时提高读出电路的信号读出范围。

因此，有必要提供一种新型的读出电路及图像传感器以解决现有技术中存在的上述问题。

发明内容

本发明的目的在于提供一种读出电路及图像传感器，提高信号读出的范围。

为实现上述目的，本发明的所述读出电路，包括：

增益放大器，包括跨导放大器、采样电容和反馈电容可调单元，所述采样电容的一端用于接收输入信号，所述采样电容的另一端与所述跨导放大器的反相输入端连接，所述跨导放大器的正相输入端接共模电压，所述反馈电容可调单元与所述跨导放大器的反相输入端和所述跨导放大器的输出端连接，用于调节所述跨导放大器的反相输入端与所述跨导放大器的输出端之间的电容大小；

模拟数字转换器，包括比较器和计数器模块，所述比较器的正相输入端与所述跨导放大器的输出端连接，所述比较器的反相输入端接参考电压，所述比较器的输出端与所述计数器模块的第一输入端连接；

增益放大调节单元，所述增益放大调节单元的输入端与所述比较器的输出端连接，所述增益放大调节单元的第一输出端与所述计数器模块的第二输入端连接，所述增益放大调节单元的第二输出端与所述反馈电容可调单元的输入端连接，用于根据所述比较器的输出信号调节所述反馈电容可调单元的电容，并向所述计数器模块输出所述反馈电容可调单元的调节结果信号，所述计数器模块用于对所述比较器的输出信号进行计数，以得到初始数字信号，并根据所述调节结果信号获取增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。

所述读出电路的有益效果在于：增益放大调节单元根据所述比较器的输出信号调节所述反馈电容可调单元的电容，调节了所述增益放大器的增益，并向所述计数器模块输出所述反馈电容可调单元的调节结果信号，所述计数器模块用于对所述比较器的输出信号进行计数，以得到初始数字信号，并根据所述调节结果信号获取增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号，提高了信号读出的范围。

可选地，所述反馈电容可调单元包括初始反馈电容、至少一个电容调节子单元和复位开关，所述初始反馈电容的一端与所述跨导放大器的反相输入端连接，所述初始反馈电容的另一端与所述跨导放大器的输出端连接，所述电容调节子单元和所述复位开关均与所述初始反馈电容并联设置。

可选地，所述电容调节子单元包括调节电容、短路开关和连通开关，所述调节电容的一端与所述短路开关一端和所述初始反馈电容的一端连接，所述调节电容的另一端与所述短路开关的另一端和所述连通开关的一端连接，所述连通开关的另一端与所述初始反馈电容的另一端连接。

可选地，所述增益放大调节单元与所述短路开关和所述连通开关连接，用于生成互为反相信号的两个控制信号以分别控制同一所述电容调节子单元中的短路开关和连通开关导通或关断。

可选地，所有所述电容调节子单元中所述调节电容的电容值均等于所述初始反馈电容的电容值。

可选地，所述计数器模块用于对所述比较器的输出信号进行计数，以得到十进制的初始数字信号，并根据所述调节结果信号获取十进制所对应的增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。

可选地，所有所述调节电容的电容值依次为所述初始反馈电容的电容值的2⁰、2¹至2ⁿ倍，n为大于或等于2的整数。

可选地，所述计数器模块用于对所述比较器的输出信号进行计数，以得到二进制的初始数字信号，并根据所述调节结果信号获取二进制所对应的增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。

本发明还提供了一种图像传感器，包括：

至少一列感光单元，用于感光以产生模拟电压信号；以及

至少一个所述读出电路，一个所述读出电路与一列所述感光单元连接，用于将所述模拟电压信号转换为数字信号。

所述图像传感器的有益效果在于：应用了读出电路，提高了信号读出的范围。

附图说明

图1为现有技术中传统读出电路的电路示意图；

图2为现有技术中传统读出电路的时序图；

图3为本发明一些实施例中读出电路的电路示意图；

图4为本发明一些实施例中读出电路的时序示意图；

图5为本发明又一些实施例中读出电路的时序示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。

图1为现有技术中传统读出电路的电路示意图。参照图1，传统读出电路200包括传统增益放大器201和传统模拟数字转换器202。

参照图1，所述传统增益放大器201包括跨导放大器2011、采样电容Cs、反馈电容Cf和复位开关2012，所述采样电容的一端接输入信号VIN，所述采样电容Cs的另一端与所述复位开关2012的一端、所述反馈电容Cf的一端、所述跨导放大器OTA的反相输入端连接，所述跨导放大器2011的正相输入端接共模电压VCM，所述复位开关2012受控于复位信号PGA_RST。

参照图1，所述传统模拟数字转换器202包括比较器2021和计数器2022，所述比较器2021的正相输入端与所述跨导放大器2011的输出端、所述反馈电容Cf的另一端和所述复位开关2012的另一端连接，所述比较器2021的反相输入端接参考电压VRAMP，所述比较器2021的输出端与所述计数器2022的输入端连接。

图2为现有技术中传统读出电路的时序图。参照图1和图2，t0时刻至t1时刻，所述复位信号PGA_RST为高电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持初始参考电压，此时为所述传统增益放大器201的复位过程，所述跨导放大器2011的输出信号V_PGA等于共模电压VCM。

参照图1和图2，t1时刻至t2时刻，所述复位信号PGA_RST为低电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持初始参考电压，此时为所述传统增益放大器201的第一次建立过程，所述跨导放大器2011的输出信号V_PGA的电压等于共模电压VCM。

参照图1和图2，t2时刻至t3时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持由初始参考电压变高超过所述共模电压VCM后再恢复至初始参考电压，此时为所述传统模拟数字转换器202的第一次转换过程，所述跨导放大器2011的输出信号V_PGA的电压等于共模电压VCM。

参照图1和图2，t3时刻至t4时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN由第一输入电压Vin1降至第二输入电压Vin2，所述参考电压VRAMP维持初始参考电压，此时为所述传统增益放大器201的第二次建立过程，所述跨导放大器2011的输出信号V_PGA的电压由VCM变为VCM+(Vin1-Vin2)×Cs/Cf。

参照图1和图2，t4时刻至t5时刻，所述参考电压VRAMP按特性斜率随时间上升，直至超过所述跨导放大器2011的输出信号V_PGA的电压，所述比较器2021翻转，完成所述传统模拟数字转换器202的第二次转换过程。

参照图1和图2，t0时刻至t5时刻为一个完整的时序周期，由于所述传统增益放大器201中的跨导放大器2011和所述传统模拟数字转换器202中的比较器2021能够处理的电压信号范围受电路结构和电源电压的限制。通常所述跨导放大器2011的输出信号V_PGA的最大电压不超过电源电压与一个管子的过驱动电压的差值。为了有效利用所述传统增益放大器2021的输出电压范围，通常会在所述传统增益放大器2021增益为1时，所述输入信号的最大值对应所述传统增益放大器2021输出电压接近饱和电压，这样当所述传统增益放大器2021的增益大于1时，例如2，由于所述传统增益放大器2021的输出饱和电压限制，只能有效处理原来一般大小的输入信号，这样极大限制了所述传统读出电路200能处理的信号的动态范围。

针对现有技术存在的问题，本发明的实施例提供了一种图像传感器，包括至少一列感光单元和至少一个读出电路，其中，所述感光单元用于感光以产生模拟电压信号，一个所述读出电路与一列所述感光单元连接，用于将所述模拟电压信号转换为数字信号。

一些实施例中，所述读出电路应用于CMOS图像传感器。

图3为本发明一些实施例中读出电路的电路示意图。参照图3，所述读出电路100包括增益放大器101、模拟数字转换器102和增益放大调节单元103。

参照图3，所述增益放大器101包括跨导放大器1011、采样电容Cs和反馈电容可调单元1012，所述采样电容Cs的一端用于接收输入信号VIN，所述采样电容Cs的另一端与所述跨导放大器1011的反相输入端连接，所述跨导放大器1011的正相输入端接共模电压VCM，所述反馈电容可调单元1012与所述跨导放大器1011的反相输入端和所述跨导放大器1011的输出端连接，用于调节所述跨导放大器1011的反相输入端与所述跨导放大器1011的输出端之间的电容大小。

参照图3，所述模拟数字转换器102包括比较器1021和计数器模块1022，所述比较器1021的正相输入端与所述跨导放大器1011的输出端连接，所述比较器1021的反相输入端接参考电压VRAMP，所述比较器1021的输出端与所述计数器模块1022的第一输入端连接。

参照图3，所述增益放大调节单元103的输入端与所述比较器1021的输出端连接，所述增益放大调节单元103的第一输出端与所述计数器模块1022的第二输入端连接，所述增益放大调节单元103的第二输出端与所述反馈电容可调单元1012的输入端连接，用于根据所述比较器1021的输出信号VCOMP调节所述反馈电容可调单元1012的电容，并向所述计数器模块1022输出所述反馈电容可调单元1012的调节结果信号G<i:1>，所述计数器模块1022用于对所述比较器1021的输出信号VCOMP进行计数，以得到初始数字信号，并根据所述调节结果信号获取增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号DO<X:0>。

一些实施例中，所述反馈电容可调单元包括初始反馈电容、至少一个电容调节子单元和复位开关，所述初始反馈电容的一端与所述跨导放大器的反相输入端连接，所述初始反馈电容的另一端与所述跨导放大器的输出端连接，所述电容调节子单元和所述复位开关均与所述初始反馈电容并联设置。

一些实施例中，所述电容调节子单元包括调节电容、短路开关和连通开关，所述调节电容的一端与所述短路开关一端和所述初始反馈电容的一端连接，所述调节电容的另一端与所述短路开关的另一端和所述连通开关的一端连接，所述连通开关的另一端与所述初始反馈电容的另一端连接。

一些实施例中，所述增益放大调节单元与所述短路开关和所述连通开关连接，用于生成互为反相信号的两个控制信号以分别控制同一所述电容调节子单元中的短路开关和连通开关导通或关断。

参照图3，所述反馈电容可调单元1012包括初始反馈电容C0、i个电容调节子单元和复位开关10121，第一个所述电容调节子单元包括第一调节电容C1、第一短路开关101211和第一连通开关101212，第二个所述电容调节子单元包括第二调节电容C2、第二短路开关101213和第二连通开关101214，依次类推，第i个所述电容调节子单元包括第i调节电容Ci、第i短路开关101215和第i连通开关101216，所述初始反馈电容C0的一端、所述第一调节电容C1的一端、所述第一短路开关101211的一端、所述第二调节电容C2的一端、所述第二短路开关101213的一端、所述第i调节电容Ci的一端、所述第i短路开关101215的一端、所述复位开关10121的一端均与所述跨导放大器1011的反相输入端连接，所述第一调节电容C1的另一端、所述第一短路开关101211的另一端与所述第一连通开关101212的一端连接，所述第二调节电容C2的另一端、所述第二短路开关101213的另一端与所述第二连通开关101214的一端连接，所述第i调节电容Ci的另一端、所述第i短路开关101215的另一端与所述第i连通开关10216的一端连接，所述初始反馈电容C0的另一端、所述第一连通开关101212的另一端、所述第二连通开关101214的另一端、所述第i连通开关101216的另一端均与所述跨导放大器1011的输出端连接。

参照图3，所述增益放大调节单元103与所述第一短路开关101211、所述第一连通开关101212、所述第二短路开关101213、所述第二连通开关101214···所述第i短路开关101215、所述第i连通开关101216连接，用于控制所述第一短路开关101211、所述第一连通开关101212、所述第二短路开关101213、所述第二连通开关101214···所述第i短路开关101215、所述第i连通开关101216导通或关断。所述增益放大调节单元103通过控制信号S1控制所述第一连通开关101212，通过控制信号S1B控制所述第一短路开关101211，通过控制信号S2控制所述第二连通开关101214，通过控制信号S2B控制所述第二短路开关101213，通过控制信号Si控制所述第i连通开关101216，通过控制信号SiB控制所述第i短路开关101215，所述复位开关10121受控于复位信号PGA_RST。其中，控制信号S1和控制信号S1B互为反向信号，控制信号S2和控制信号S2B互为反相信号，依次类推，控制信号Si和控制信号SiB互为反相信号。

一些实施例中，所有所述电容调节子单元中所述调节电容的电容值均等于所述初始反馈电容的电容值，所述计数器模块用于对所述比较器的输出信号进行计数，以得到十进制的初始数字信号，并根据所述调节结果信号获取十进制所对应的增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。

一些实施例中，所有所述调节电容的电容值依次为所述初始反馈电容的电容值的2⁰、2¹至2ⁿ倍，n为大于或等于2的整数，所述计数器模块用于对所述比较器的输出信号进行计数，以得到二进制的初始数字信号，并根据所述调节结果信号获取二进制所对应的增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。具体地，参照图3，所述第一调节电容C1的电容值为所述初始反馈电容C0的电容值的2⁰倍，所述第二调节电容C2的电容值为所述初始反馈电容C0的电容值的2¹倍，依次类推，所述第i调节电容Ci的电容值为所述初始反馈电容C0的电容值的2^i-1倍。

一些实施例中，所述计数器模块为锁存器。

图4为本发明一些实施例中读出电路的时序示意图。参照图3和图4，所述第一调节电容C1的电容值、所述第二调节电容C2的电容值、所述第i调节电容的电容值和所述初始反馈电容Cf的电容值均相等。初始时，所述第一连通开关101212的控制信号S1、所述第二连通开关101214的控制信号S2、所述第i连通开关101216的控制信号Si均为低电平，所述第一短路开关101211的控制信号S1B、所述第二短路开关101213的控制信号S2B、所述第i短路开关101215的控制信号SiB均为高电平，此时，所述反馈电容可调单元1012的电容值Cf等于所述初始反馈电容C0的电容值，所述增益放大器101初始增益为Cs/C0，为最高增益。

参照图3和图4，t0时刻至t1时刻，所述复位信号PGA_RST为高电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持初始参考电压VINI，此时为所述增益放大器101的复位过程，所述跨导放大器1011的输出信号V_PGA的电压等于共模电压VCM。

参照图3和图4，t1时刻至t2时刻，所述复位信号PGA_RST为低电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持初始参考电压VINI，此时为所述增益放大器101的第一次建立过程，所述跨导放大器1011的输出信号V_PGA的电压等于共模电压VCM。

参照图3和图4，t2时刻至t3时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持由初始参考电压VINI变高后再恢复至初始参考电压VINI，此时为所述模拟数字转换器102的第一次转换过程，所述跨导放大器1011的输出信号V_PGA的电压等于共模电压VCM。

参照图3和图4，t3时刻至t4时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN由第一输入电压Vin1降至第二输入电压Vin2，然后维持第二输入电压Vin2，所述参考电压VRAMP维持初始参考电压VINI，此时为所述增益放大器101的第二次建立过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/C0，当输入信号VIN较小时，Vin-Vin2较小，VCM+(Vin1-Vin2)×Cs/C0<VCM+VFS，其中，VFS为所述模拟数字转换器102的满量程电压。

参照图3和图4，t4时刻至t5时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升至VCM+VFS电压，此时为第一次预比较过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/C0，由于VCM+(Vin1-Vin2)×Cs/C0<VCM+VFS，即所述跨导放大器1011的输出信号V_PGA小于所述参考电压VRAMP，所述比较器1021的输出不翻转，所述增益放大调节单元103输出第一调节结果子信号G<1>为0。

参照图3和图4，t5时刻至t6时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP恢复至初始参考电压VINI，此时为所述增益放大器101的第三次建立过程。

参照图3和图4，t6时刻至t7时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升至VCM+VFS电压，此时为第二次预比较过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/C0，由于VCM+(Vin1-Vin2)×Cs/C0<VCM+VFS，即所述跨导放大器1011的输出信号V_PGA小于所述参考电压VRAMP，所述比较器1021的输出不翻转，所述增益放大调节单元103输出第二调节结果子信号G<2>为0。

参照图3和图4，t7时刻至t8时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP恢复至初始参考电压VINI，此时为所述增益放大器101的第四次建立过程。

参照图3和图4，t8时刻至t9时刻重复前述t4时刻至t6时刻的建立过程和预比较过程。

参照图3和图4，t9时刻至t10时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升至VCM+VFS电压，此时为第i次预比较过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/C0，由于VCM+(Vin1-Vin2)×Cs/C0<VCM+VFS，即所述跨导放大器1011的输出信号V_PGA小于所述参考电压VRAMP，所述比较器1021的输出不翻转，所述增益放大调节单元103输出第i调节结果子信号G<1>为0。

参照图3和图4，经过i次预比较过程，确定所述第一连通开关101212的控制信号S1、所述第二连通开关101214的控制信号S2、所述第i连通开关101216的控制信号Si全部始终为低电平，所述增益放大器101始终保持初始的最高增益。

参照图3和图4，t10时刻至t11时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP恢复至初始参考电压VINI，此时为所述增益放大器101的第i+2次建立过程。

参照图3和图4，t11时刻至t12时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升，由于所述跨导比较器1011的输出信号V_PGA较小，在所述模拟数字转换器102的量程范围内，所以所述模拟数字转换器102能够正常转换，为所述模拟数字转换器102的第二次转换过程。

图5为本发明又一些实施例中读出电路的时序示意图。参照3和图5，所述第一调节电容C1的电容值、所述第二调节电容C2的电容值、所述第i调节电容Ci的电容值和所述初始反馈电容C0的电容值均相等。初始时，所述第一连通开关101212的控制信号S1、所述第二连通开关101214的控制信号S2、所述第i连通开关101216的控制信号Si均为低电平，所述第一短路开关101211的控制信号S1B、所述第二短路开关101213的控制信号S2B、所述第i短路开关101215的控制信号SiB均为高电平，此时，所述反馈电容可调单元1012的电容值Cf等于所述初始反馈电容C0的电容值，所述增益放大器101初始增益为Cs/C0，为最高增益。

参照图3和图5，t0时刻至t1时刻，所述复位信号PGA_RST为高电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持初始参考电压VINI，此时为所述增益放大器101的复位过程，所述跨导放大器1011的输出信号V_PGA的电压等于共模电压VCM。

参照图3和图5，t1时刻至t2时刻，所述复位信号PGA_RST为低电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持初始参考电压VINI，此时为所述增益放大器101的第一次建立过程，所述跨导放大器1011的输出信号V_PGA的电压等于共模电压VCM。

参照图3和图5，t2时刻至t3时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第一输入电压Vin1，所述参考电压VRAMP维持由初始参考电压VINI变高后再恢复至初始参考电压VINI，此时为所述模拟数字转换器102的第一次转换过程，所述跨导放大器1011的输出信号V_PGA的电压等于共模电压VCM。

参照图3和图5，t3时刻至t4时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN由第一输入电压Vin1降至第二输入电压Vin2，然后维持第二输入电压Vin2，所述参考电压VRAMP维持初始参考电压VINI，此时为所述增益放大器101的第二次建立过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/C0，当输入信号VIN较大时，Vin-Vin2较大VCM+(Vin1-Vin2)×Cs/C0>VCM+VFS，其中，VFS为所述模拟数字转换器102的满量程电压。

参照图3和图5，t4时刻至t5时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升至VCM+VFS电压，此时为第一次预比较过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/C0，由于VCM+(Vin1-Vin2)×Cs/C0>VCM+VFS，即所述跨导放大器1011的输出信号V_PGA大于所述参考电压VRAMP，所述比较器1021的输出翻转，所述第一连通开关101212的控制信号S1由低电平变为高电平，所述第一调节电容C1成为所述增益放大器的反馈电容，所述增益放大器101的增益降低为Cs/(C0+C1)＝1/2×Cs/C0，所述增益放大调节单元103输出第一调节结果子信号G<1>为1。

参照图3和图5，t5时刻至t6时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP恢复至初始参考电压VINI，由于所述第一连通开关101212的控制信号变为高电平，所述第一连通开关101212导通，所述第一调节电容C1与所述初始反馈电容C0并联，电荷重新在所述第一调节电容C1和所述初始反馈电容C0上重新分配，所述跨导放大器1011的输出信号V_PGA由VCN+(Vin1-Vin2)×Cs/C0变为VCM+(Vin1-Vin2)×Cs/(C0+C1)，此时为所述增益放大器101的第三次建立过程。

参照图3和图5，t6时刻至t7时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升至VCM+VFS电压，此时为第二次预比较过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/(C0+C1)，由于VCM+(Vin1-Vin2)×Cs/(C0+C1)>VCM+VFS，即所述跨导放大器1011的输出信号V_PGA大于所述参考电压VRAMP，所述比较器1021的输出翻转，所述第二连通开关101214的控制信号S2由低电平变为高电平，所述第二调节电容C2成为所述增益放大器101的反馈电容，所述增益放大器101的增益降低为Cs/(C0+C1+C2)＝1/3×Cs/C0，所述增益放大调节单元103输出第二调节结果子信号G<2>为1。

参照图3和图5，t7时刻至t8时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP恢复至初始参考电压VINI，由于所述第二连通开关101214的控制信号S1变为高电平，所述第二连通开关101214导通，所述第二调节电容C2与所述第一调节电容C1、所述初始反馈电容C0并联，电荷重新在所述第一调节电容C1、所述第二调节电容C2和所述初始反馈电容C0上重新分配，所述跨导放大器1011的输出信号V_PGA由VCN+(Vin1-Vin2)×Cs/(C0+C1)变为VCM+(Vin1-Vin2)×Cs/(C0+C1+C2)，此时为所述增益放大器101的第四次建立过程。

参照图3和图5，t8时刻至t9时刻重复前述t4时刻至t6时刻的建立过程和预比较过程。

参照图3和图5，t9时刻至t10时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升至VCM+VFS电压，此时为第i次预比较过程，所述跨导放大器1011的输出信号V_PGA的电压为VCM+(Vin1-Vin2)×Cs/(C0+C1+···+Ci)，由于VCM+(Vin1-Vin2)×Cs/(C0+C1+···+Ci)>VCM+VFS，即所述跨导放大器1011的输出信号V_PGA大于所述参考电压VRAMP，所述比较器1021的输出翻转，所述第i连通开关101216的控制信号Si由低电平变为高电平，所述第i调节电容Ci成为所述增益放大器101的反馈电容，所述增益放大器101的增益降低为Cs/(C0+C1+C2+···Ci)＝1/i×Cs/C0，所述增益放大调节单元103输出第i调节结果子信号G<i>为1。

参照图3和图5，t10时刻至t11时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP恢复至初始参考电压VINI，由于所述第i连通开关101216的控制信号Si变为高电平，所述第i连通开关101216导通，所述第i调节电容Ci···所述第二调节电容C2与所述第一调节电容C1、所述初始反馈电容C0并联，电荷重新在所述第i调节电容Ci···所述第二调节电容C2与所述第一调节电容C1、所述初始反馈电容C0上重新分配，所述跨导放大器1011的输出信号变为VCM+(Vin1-Vin2)×Cs/(C0+C1+C2+···+Ci)，此时为所述增益放大器101的第i+2次建立过程。

参照图3和图5，t11时刻至t12时刻，所述复位信号PGA_RST维持低电平，所述输入信号VIN维持第二输入电压Vin2，所述参考电压VRAMP由初始参考电压VINI上升，由于所述跨导比较器1011的输出信号V_PGA较小，在所述模拟数字转换器102的量程范围内，所以所述模拟数字转换器102能够正常转换，为所述模拟数字转换器102的第二次转换过程。

一些实施例中，所述第一调节结果子信号G<1>、所述第二调节结果子信号G<2>···所述第i调节结果子信号G<i>共同构成所述调节结果信号G<i:1>，所述计数器模块1022对所述比较器1021的输出信号VCOMP进行计数，得到Nbit的初始数字信号D<N-1:0>，每进行一次预比较过程，所述增益放大调节单元103输出一次调节结果子信号，且在预比较过程中，所述比较器1021的输出不翻转，则调节结果子信号为0，所述比较器1021的输出翻转，则调节结果子信号为1。

一些实施例中，当所述第一调节电容的电容值、所述第二调节电容的电容值、所述第i调节电容的电容值和所述初始反馈电容的电容值均相等，则当调节结果信号G<i:1>为0···000时，所述增益倍数K为1；当调节结果信号G<i:1>为0···001时，所述增益倍数K为2；当调节结果信号G<i:1>为0···011时，所述增益倍数K为3，依次类推，当调节结果信号G<i:1>为1···111时，所述增益倍数K为i+1。

一些实施例中，不同所述电容调节子单元中所述调节电容的电容值互不相同，且所述调节电容的电容值为所述初始反馈电容的电容值的2ⁿ的倍，则当调节结果信号G<i:1>为0···000时，所述增益倍数K为2⁰；当调节结果信号G<i:1>为0···001时，所述增益倍数K为2¹；当调节结果信号G<i:1>为0···011时，所述增益倍数K为2²，依次类推，当调节结果信号G<i:1>为1···111时，所述增益倍数K为2ⁱ。

一些实施例中，将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号，通过公式表述为DO<X：0>＝K×D<N-1:0>，其中，DO<X：0>为所述结果数字信号，K为所述增益倍数，D<N-1:0>为所述初始数字信号。

虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (9)

1.一种读出电路，其特征在于，包括：

增益放大器，包括跨导放大器、采样电容和反馈电容可调单元，所述采样电容的一端用于接收输入信号，所述采样电容的另一端与所述跨导放大器的反相输入端连接，所述跨导放大器的正相输入端接共模电压，所述反馈电容可调单元与所述跨导放大器的反相输入端和所述跨导放大器的输出端连接，用于调节所述跨导放大器的反相输入端与所述跨导放大器的输出端之间的电容大小；

模拟数字转换器，包括比较器和计数器模块，所述比较器的正相输入端与所述跨导放大器的输出端连接，所述比较器的反相输入端接参考电压，所述比较器的输出端与所述计数器模块的第一输入端连接；以及

增益放大调节单元，所述增益放大调节单元的输入端与所述比较器的输出端连接，所述增益放大调节单元的第一输出端与所述计数器模块的第二输入端连接，所述增益放大调节单元的第二输出端与所述反馈电容可调单元的输入端连接，用于根据所述比较器的输出信号调节所述反馈电容可调单元的电容，并向所述计数器模块输出所述反馈电容可调单元的调节结果信号，所述计数器模块用于对所述比较器的输出信号进行计数，以得到初始数字信号，并根据所述调节结果信号获取增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。

2.根据权利要求1所述的读出电路，其特征在于，所述反馈电容可调单元包括初始反馈电容、至少一个电容调节子单元和复位开关，所述初始反馈电容的一端与所述跨导放大器的反相输入端连接，所述初始反馈电容的另一端与所述跨导放大器的输出端连接，所述电容调节子单元和所述复位开关均与所述初始反馈电容并联设置。

3.根据权利要求2所述的读出电路，其特征在于，所述电容调节子单元包括调节电容、短路开关和连通开关，所述调节电容的一端与所述短路开关一端和所述初始反馈电容的一端连接，所述调节电容的另一端与所述短路开关的另一端和所述连通开关的一端连接，所述连通开关的另一端与所述初始反馈电容的另一端连接。

4.根据权利要求3所述的读出电路，其特征在于，所述增益放大调节单元与所述短路开关和所述连通开关连接，用于生成互为反相信号的两个控制信号以分别控制同一所述电容调节子单元中的短路开关和连通开关导通或关断。

5.根据权利要求3所述的读出电路，其特征在于，所有所述电容调节子单元中所述调节电容的电容值均等于所述初始反馈电容的电容值。

6.根据权利要求5所述的读出电路，其特征在于，所述计数器模块用于对所述比较器的输出信号进行计数，以得到十进制的初始数字信号，并根据所述调节结果信号获取十进制所对应的增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。

7.根据权利要求3所述的读出电路，其特征在于，所有所述调节电容的电容值依次为所述初始反馈电容的电容值的2⁰、2¹至2ⁿ倍，n为大于或等于2的整数。

8.根据权利要求7所述的读出电路，其特征在于，所述计数器模块用于对所述比较器的输出信号进行计数，以得到二进制的初始数字信号，并根据所述调节结果信号获取二进制所对应的增益倍数，然后将所述初始数字信号与所述增益倍数进行乘逻辑运算，以输出结果数字信号。

9.一种图像传感器，其特征在于，包括：

至少一列感光单元，用于感光以产生模拟电压信号；以及

至少一个如权利要求1～8任意一项所述的读出电路，一个所述读出电路与一列所述感光单元连接，用于将所述模拟电压信号转换为数字信号。

Images