CN115148684A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN115148684A
CN115148684A CN202110335631.9A CN202110335631A CN115148684A CN 115148684 A CN115148684 A CN 115148684A CN 202110335631 A CN202110335631 A CN 202110335631A CN 115148684 A CN115148684 A CN 115148684A
Authority
CN
China
Prior art keywords
layer
die
wiring
package structure
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110335631.9A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110335631.9A priority Critical patent/CN115148684A/zh
Publication of CN115148684A publication Critical patent/CN115148684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供一种半导体封装方法及半导体封装结构。本申请中，半导体封装结构包括：预布线基板、第一中间封装结构、第二中间封装结构、第一包封层、第一介电层与散热器，第一中间封装结构与第二中间封装结构位于预布线基板上，并与预布线基板电连接，第一中间封装结构包括第一裸片与第一散热层，第二中间封装结构包括第二裸片与第二散热层，第一包封层位于预布线基板靠近第一中间封装结构与第二中间封装结构的一侧，散热器位于第一中间封装结构与第二中间封装结构远离预布线基板的一侧，且与第一散热层、第二散热层分别连接。本申请实施例中，通过散热器可以实现第一中间封装结构与第二中间封装结构的共同散热，可提高半导体封装结构的散热新能。

Description

半导体封装方法及半导体封装结构
技术领域
本申请涉及半导体技术领域，特别涉及一种半导体封装方法及半导体封装结构。
背景技术
相关技术中，半导体封装结构在工作过程中，会产生热量，如果产生的热量不及时散出，将会对半导体封装结构的工作效率以及使用寿命产生不良影响。
因此，如何使半导体封装结构产生的热量及时散出是有待解决的一个技术问题。
发明内容
本申请实施例提供一种半导体封装方法及半导体封装结构，可以使半导体封装结构产生的热量及时散出。
本申请实施例提供了一种半导体封装结构，包括：
预布线基板，具有预布线线路；
第一中间封装结构与第二中间封装结构，位于所述预布线基板上，所述第一中间封装结构、所述第二中间封装结构分别与所述预布线线路电连接；所述第一中间封装结构包括第一裸片与第一散热层，所述第一裸片包括正面与背面，所述第一裸片的正面与背面相对，所述第一裸片的正面面向所述预布线基板，所述第一散热层位于所述第一裸片的背面；所述第二中间封装结构包括第二裸片与第二散热层，所述第二裸片包括正面与背面，所述第二裸片的正面与背面相对，所述第二裸片的正面面向所述预布线基板，所述第二散热层位于所述第二裸片的背面；
第一包封层，位于所述预布线基板靠近所述第一中间封装结构与所述第二中间封装结构的一侧，至少包覆所述第一中间封装结构的侧面与所述第二中间封装结构的侧面；
散热器，位于所述第一中间封装结构与所述第二中间封装结构远离所述预布线基板的一侧，且与所述第一散热层、所述第二散热层分别连接。
在一个实施例中，所述第一中间封装结构的厚度与所述第二中间封装结构的厚度相同；
所述第一中间封装结构远离所述预布线基板的第一表面与所述第二中间封装结构远离所述预布线基板的第二表面齐平。
在一个实施例中，所述半导体封装结构，还包括第一介电层，所述第一介电层位于所述第一包封层靠近所述预布线基板的一侧，且至少包覆所述预布线基板的侧面；
所述预布线基板还包括第一电连接点，所述第一电连接点位于所述预布线基板远离所述散热器的一侧，所述预布线基板暴露所述第一电连接点。
在一个实施例中，所述第一裸片包括第一硅基底、第一焊垫与第一保护层，所述第一硅基底包括正面与背面，所述第一硅基底的正面面向所述预布线基板，所述第一焊垫位于所述第一硅基底的正面，所述第一保护层位于所述第一硅基底的正面，所述第一保护层包括第一保护层开口，所述第一保护层开口用于暴露所述第一焊垫；
所述第一中间封装结构还包括第二包封层、第一电连接部与第一布线层，所述第二包封层位于所述第一散热层靠近所述第一裸片的一侧，且至少包覆所述第一裸片的侧面；所述第一电连接部位于所述第一保护层开口中，所述第一布线层位于所述第一保护层远离所述第一散热层的一侧以及位于所述第二包封层远离所述第一散热层的一侧；所述第一焊垫经所述第一电连接部、所述第一布线层与所述预布线线路电连接。
在一个实施例中，所述第二裸片包括第二硅基底、第二焊垫与第二保护层，所述第二硅基底包括正面与背面，所述第二硅基底的正面面向所述预布线基板，所述第二焊垫位于所述第二硅基底的正面，所述第二保护层位于所述第二硅基底的正面，所述第二保护层包括第二保护层开口，所述第二保护层开口用于暴露所述第二焊垫；
所述第二中间封装结构还包括第三包封层、第二电连接部与第二布线层，所述第三包封层位于所述第二散热层靠近所述第二裸片的一侧，且至少包覆所述第二裸片的侧面；所述第二电连接部位于所述第二保护层开口中，所述第二布线层位于所述第二保护层远离所述第二散热层的一侧以及位于所述第三包封层远离所述第二散热层的一侧；所述第二焊垫经所述第二电连接部、所述第二布线层与所述预布线线路电连接。
本申请实施例还提供了一种半导体封装方法，该半导体封装方法，包括：
将第一中间封装结构与第二中间封装结构放置于第一载板上，所述第一中间封装结构包括第一裸片与第一散热层，所述第一裸片包括正面与背面，所述第一裸片的正面与背面相对，所述第一裸片的正面面向所述第一载板，所述第一散热层位于所述第一裸片的背面；所述第二中间封装结构包括第二裸片与第二散热层，所述第二裸片包括正面与背面，所述第二裸片的正面与背面相对，所述第二裸片的正面面向所述第一载板，所述第二散热层位于所述第二裸片的背面；
形成第一包封层，所述第一包封层位于所述第一载板靠近所述第一中间封装结构与所述第二中间封装结构的一侧，至少包覆所述第一中间封装结构的侧面与所述第二中间封装结构的侧面，所述第一散热层与所述第二散热层从所述第一包封层中露出；
去除所述第一载板；
将预布线基板施加在所述第一包封层上，所述第一裸片的正面面向所述预布线基板，所述第二裸片的正面面向所述预布线基板，所述预布线基板具有预布线线路，所述第一中间封装结构、所述第二中间封装结构分别与所述预布线线路电连接；
将散热器施加在所述第一包封层上，所述散热器位于所述第一中间封装结构与所述第二中间封装结构远离所述预布线基板的一侧，且与所述第一散热层、所述第二散热层分别连接。
在一个实施例中，所述预布线基板还包括第一电连接点，所述第一电连接点位于所述预布线基板远离所述散热器的一侧；所述预布线基板暴露所述第一电连接点；
所述将预布线基板施加在所述第一包封层上之后，还包括：
形成第一介电层，所述第一介电层位于所述第一包封层靠近所述预布线基板的一侧，且至少包覆所述预布线基板的侧面。
在一个实施例中，所述将第一中间封装结构与第二中间封装结构放置于所述第一载板上之前，还包括：
对所述第一裸片进行封装得到所述第一中间封装结构，对所述第二裸片进行封装得到第二中间封装结构。
在一个实施例中，所述第一裸片包括第一硅基底、第一焊垫与第一保护层，所述第一硅基底包括正面与背面，所述第一硅基底的正面面向所述预布线基板，所述第一焊垫位于所述第一硅基底的正面，所述第一保护层位于所述第一硅基底的正面，所述第一保护层包括第一保护层开口，所述第一保护层开口用于暴露所述第一焊垫；
所述第一中间封装结构还包括第二包封层、第一电连接部与第一布线层；
所述对所述第一裸片进行封装得到所述第一中间封装结构，包括：
将所述第一裸片放置于第二载板上，所述第一裸片的正面面向所述第二载板；
形成第二包封层，所述第二包封层位于所述第二载板靠近所述第一裸片的一侧，至少包覆所述第一裸片的侧面，且暴露所述第一裸片的背面；
去除所述第二载板；
形成第一电连接部与第一布线层，所述第一电连接部位于所述第一保护层开口中，所述第一布线层位于所述第一保护层远离所述第一裸片的背面的一侧以及位于所述第二包封层远离所述第一裸片的背面的一侧；所述第一焊垫经所述第一电连接部与所述第一布线层电连接，所述第一布线层用于与所述预布线线路电连接；
形成第一散热层，所述第一散热层位于所述第一裸片的背面以及位于所述第二包封层远离所述第一裸片的正面的一侧。
在一个实施例中，所述第二裸片包括第二硅基底、第二焊垫与第二保护层，所述第二硅基底包括正面与背面，所述第二硅基底的正面面向所述预布线基板，所述第二焊垫位于所述第二硅基底的正面，所述第二保护层位于所述第二硅基底的正面，所述第二保护层包括第二保护层开口，所述第二保护层开口用于暴露所述第二焊垫；
所述第二中间封装结构还包括第三包封层、第二电连接部与第二布线层；
所述对所述第二裸片进行封装得到所述第二中间封装结构，包括：
将所述第二裸片放置于第三载板上，所述第二裸片的正面面向所述第三载板；
形成第三包封层，所述第三包封层位于所述第三载板靠近所述第二裸片的一侧，至少包覆所述第二裸片的侧面，且暴露所述第二裸片的背面；
去除所述第三载板；
形成第二电连接部与第二布线层，所述第二电连接部位于所述第二保护层开口中，所述第二布线层位于所述第二保护层远离所述第二裸片的背面的一侧以及位于所述第三包封层远离所述第二裸片的背面的一侧；所述第二焊垫经所述第二电连接部与所述第二布线层电连接，所述第二布线层用于与所述预布线线路电连接；
形成第二散热层，所述第二散热层位于所述第二裸片的背面以及位于所述第三包封层远离所述第二裸片的正面的一侧。
在本申请实施例中，当半导体封装结构包括第一中间封装结构与第二中间封装结构时，第一中间封装结构包括第一裸片与第一散热层，第二中间封装结构包括第二裸片与第二散热层，第一散热层位于第一裸片的背面，第二散热层位于第二裸片的背面，第一散热层用于实现第一中间封装结构的散热，第二散热层用于实现第二中间封装结构的散热，而且，半导体封装结构还包括散热器，散热器位于第一中间封装结构与第二中间封装结构远离预布线基板的一侧，且与第一散热层、第二散热层分别连接，这样，通过散热器可以实现第一中间封装结构与第二中间封装结构的共同散热，提高半导体封装结构的散热新能。
附图说明
图1是根据本申请一实施例示出的半导体封装结构的结构示意图。
图2是根据本申请一实施例示出的预布线基板的俯视图。
图3是根据本申请一实施例示出的预布线基板的剖面图。
图4是根据本申请一实施例示出的一种半导体封装方法的流程示意图。
图5是根据本申请一实施例示出的第一裸片的结构示意图。
图6是根据本申请一实施例示出的第二裸片的结构示意图。
图7是根据本申请一实施例示出的制备第一裸片的方法的流程示意图。
图8～图12是根据本申请一实施例示出的在制备第一裸片的过程中产生的中间结构的结构示意图。
图13据本申请一实施例示出的第一中间封装结构的制备方法的流程示意图。
图14～图22是根据本申请一实施例示出的在制备第一中间封装结构的过程中产生的中间结构的结构示意图。
图23据本申请一实施例示出的第二中间过渡结构的制备方法的流程示意图。
图24～图31是根据本申请一实施例示出的在制备半导体封装结构的过程中产生的中间结构的结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请的一些实施例作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请的实施例提供一种半导体封装结构1。半导体封装结构1即为芯片封装体。该导体封装结构可应用于电子设备，例如手机、电脑等等。如图1所示，该半导体封装结构1包括预布线基板11、第一中间封装结构12、第二中间封装结构13、第一包封层14、第一介电层15与散热器16。
在本实施例中，通过提供预成型的预布线基板11，可以在封装之前进行预布线基板11的测试，可以避免使用已知不良的预布线基板11。而且，预布线基板11为预制基板，预布线基板11的制作过程独立于半导体封装结构1的封装过程，可以节省整个封装工艺的封装时间。
在本实施例中，如图1所示，预布线基板11具有第一电连接点111、第二电连接点112、第三电连接点113与预布线线路114。第一电连接点111、第二电连接点112、第三电连接点113分别与预布线线路114电连接。其中，第一电连接点111位于预布线基板11远离散热器16的一侧，预布线基板11暴露第一电连接点111，第一电连接点111远离散热器16的表面与预布线基板11远离散热器16的表面齐平。第二电连接点112位于预布线基板11靠近第一中间封装结构12的一侧，用于与第一中间封装结构12电连接。第三电连接点113位于预布线基板11靠近第二中间封装结构13的一侧，用于与第二中间封装结构13电连接。
在本实施例中，如图2所示，预布线基板11可包括至少一个预布线单元115，例如，包括一个、两个、四个或其他数目的预布线单元115，每个预布线单元115的结构可相同，但不限于此。如图3所示，每个预布线单元115可包括第一电连接点111、第二电连接点112、第三电连接点113与预布线线路114。
在本实施例中，通过预布线基板11实现第一中间封装结构12和第二中间封装结构13之间的电连接，由于预布线基板11包括有复杂多电路，可以实现第一中间封装结构12和第二中间封装结构13之间的复杂布线。
在本实施例中，如图1所示，第一中间封装结构12的厚度与第二中间封装结构13的厚度相同，因此，当第一中间封装结构12与第二中间封装结构13放置在预布线基板11后，第一中间封装结构12远离预布线基板11的第一表面与第二中间封装结构13远离预布线基板11的第二表面齐平。
在本实施例中，如图1所示，第一中间封装结构12位于预布线基板11上，并与预布线线路114电连接。第一中间封装结构12包括第一裸片121、第二包封层122、第一电连接部123、第一布线层124、第二介电层125与第一散热层126。
在本实施例中，如图1所示，第一裸片121包括正面与背面，第一裸片121的正面与背面相对，第一裸片121的正面为活性面，第一裸片121的正面面向预布线基板11，第一裸片121的背面面向第一散热层126。
在本实施例中，如图1所示，第一裸片121包括第一硅基底(未示出)、第一焊垫1211与第一保护层1212，第一硅基底包括正面与背面，第一硅基底的正面面向预布线基板11，第一焊垫1211位于第一硅基底的正面，用于与外界进行电连接，第一保护层1212位于第一硅基底的正面，第一保护层1212包括第一保护层开口(未示出)，第一保护层开口用于暴露第一焊垫1211。
在本实施例中，第一保护层1212的材料为绝缘材料，第一保护层1212可以在塑封成型过程中保护第一裸片121的活性面。第一保护层1212可以包括一层或多层的绝缘材料，第一保护层1212的材料可以为ABF(Ajinomoto buildup film，味之素堆积膜)、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，或者为上述材料的任意组合。
在本实施例中，如图1所示，第二包封层122位于第一散热层126靠近第一裸片121的一侧，且至少包覆第一裸片121的侧面。第二包封层122可以为聚合物、树脂或者树脂与聚合物的复合材料，例如，第二包封层122可以为具有填充物的树脂，或者其它具有类似特性的材料。第二包封层122可以采用注塑成型、热压成型、传递成型等塑性材料成型的方式成型。
在本实施例中，如图1所示，第一电连接部123与第一布线层124连接，并可一体成型，第一布线层124与预布线线路114电连接，即第一焊垫1211经第一电连接部123、第一布线层124与预布线线路114电连接。第一电连接部123的材料与第一布线层124的材料相同，均为导电材料，例如，可均为金属材料，例如，可为铜。当第一电连接部123的材料与第一布线层124的材料为金属材料时，第一电连接部123与第一布线层124可采用金属溅射、电解电镀或无电极电镀等方式形成。第一电连接部123与第一布线层124可在同一金属沉积过程中形成。
在本实施例中，如图1所示，第一电连接部123位于第一保护层开口中，第一布线层124位于第一保护层1212远离第一散热层126的一侧以及位于第二包封层122远离第一散热层126的一侧。
在本实施例中，如图1所示，第一布线层124包括第一导电迹线1241与第一导电凸柱1242。第一导电迹线1241位于第一保护层1212远离第一散热层126的一侧以及位于第二包封层122远离第一散热层126的一侧，第一导电凸柱1242位于第一导电迹线1241远离第一散热层126的一侧，且从第二介电层125中露出，并与预布线基板11的第二电连接点112连接。需要说明的是，在其他实施例中，第一中间封装结构12可以包括多层布线层。
在本实施例中，如图1所示，第二介电层125位于第一保护层1212远离第一散热层126的一侧以及位于第一布线层124远离第一散热层126的一侧，或者说，第二介电层125位于第一保护层1212远离第一散热层126的一侧以及位于第一导电迹线1241远离第一散热层126的一侧。
在本实施例中，第二介电层125可以包括一层或多层的绝缘材料，第一保护层1212的材料可以为ABF(Ajinomoto buildup film，味之素堆积膜)、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，或者为上述材料的任意组合。
在本实施例中，第一散热层126的材料为导热材料，例如，第一散热层126的材料为金属材料，例如，第一散热层126的材料为铜，但不限于此。
在本实施例中，如图1所示，第二中间封装结构13位于预布线基板11上，并与预布线线路114电连接。第二中间封装结构13包括第二裸片131、第三包封层132、第二电连接部133、第二布线层134、第三介电层135与第二散热层136。
在本实施例中，如图1所示，第二裸片131包括正面与背面，第二裸片131的正面与背面相对，第二裸片131的正面为活性面，第二裸片131的正面面向预布线基板11，第二裸片131的背面面向第二散热层136。
在本实施例中，如图1所示，第二裸片131包括第二硅基底(未示出)、第二焊垫1311与第二保护层1312，第二硅基底包括正面与背面，第二硅基底的正面面向预布线基板11，第二焊垫1311位于第二硅基底的正面，第二保护层1312位于第二硅基底的正面，第二保护层1312包括第二保护层开口(未示出)，第二保护层开口用于暴露第二焊垫1311。
在本实施例中，第二保护层1312的材料为绝缘材料，第二保护层1312可以在塑封成型过程中保护第二裸片131的活性面。第二保护层1312可以包括一层或多层的绝缘材料，第二保护层1312的材料可以为ABF(Ajinomoto buildup film，味之素堆积膜)、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，或者为上述材料的任意组合。
在本实施例中，如图1所示，第三包封层132位于第二散热层136靠近第二裸片131的一侧，且至少包覆第二裸片131的侧面。第三包封层132可以为聚合物、树脂或者树脂与聚合物的复合材料，例如，第三包封层132可以为具有填充物的树脂，或者其它具有类似特性的材料。第三包封层132可以采用注塑成型、热压成型、传递成型等塑性材料成型的方式成型。
在本实施例中，如图1所示，第二电连接部133与第二布线层134连接，并可一体成型，第二布线层134与预布线线路114电连接，即第二焊垫1311经第二电连接部133、第二布线层134与预布线线路114电连接。第二电连接部133的材料与第二布线层134的材料相同，均为导电材料，例如，可均为金属材料，例如，可为铜。当第二电连接部133的材料与第二布线层134的材料为金属材料时，第二电连接部133与第二布线层134可采用金属溅射、电解电镀或无电极电镀等方式形成。第二电连接部133与第二布线层134可在同一金属沉积过程中形成。
在本实施例中，如图1所示，第二电连接部133位于第二保护层开口中，第二布线层134位于第二保护层1312远离第二散热层136的一侧以及位于第三包封层132远离第二散热层136的一侧。
在本实施例中，如图1所示，第二布线层134包括第二导电迹线1341与第二导电凸柱1342。第二导电迹线1341位于第二保护层1312远离第二散热层136的一侧以及位于第三包封层132远离第二散热层136的一侧，第二导电凸柱1342位于第二导电迹线1341远离第二散热层136的一侧，且从第三介电层135中露出，并与预布线基板11的第三电连接点113连接。需要说明的是，在其他实施例中，第二中间封装结构13可以包括多层布线层。
在本实施例中，如图1所示，第三介电层135位于第二保护层1312远离第二散热层136的一侧以及位于第二布线层134远离第二散热层136的一侧。或者说，第三介电层135位于第二保护层1312远离第二散热层136的一侧以及位于第二导电迹线1341远离第二散热层136的一侧。
在本实施例中，第二散热层136的材料为导热材料，例如，第二散热层136的材料为金属材料，例如，第二散热层136的材料为铜，但不限于此。
在本实施例中，如图1所示，第一中间封装结构12的厚度与第二中间封装结构13的厚度相同，因此，当第一中间封装结构12与第二中间封装结构13放置在预布线基板11后，第一中间封装结构12远离预布线基板11的第一表面与第二中间封装结构13远离预布线基板11的第二表面齐平。这样，可以便于将散热器16置于第一散热层126与第二散热层136上，并实现第一散热层126和第二散热层136分别与散热器16连接，进而，通过第一散热层126、第二散热层136以及散热器16可以将第一中间封装结构12与第二中间封装结构13散发的热量传导出去，提高半导体封装结构1的散热新能。
在本实施例中，如图1所示，第一包封层14位于预布线基板11靠近第一中间封装结构12与第二中间封装结构13的一侧，至少包覆第一中间封装结构12的侧面与第二中间封装结构13的侧面。第一包封层14可以为聚合物、树脂或者树脂与聚合物的复合材料，例如，第一包封层14可以为具有填充物的树脂，或者其它具有类似特性的材料。
在本实施例中，如图1所示，散热器16位于第一中间封装结构12与第二中间封装结构13远离预布线基板11的一侧，且与第一散热层、第二散热层分别连接。散热器16的材料为导热材料，例如为金属材料，例如为铜。这样，通过散热器16可以实现第一中间封装结构12与第二中间封装结构13的共同散热，提高半导体封装结构1的散热新能。
在本实施例中，第一介电层15位于第一包封层14靠近预布线基板11的一侧，且至少包覆预布线基板11的侧面。第一介电层15可以包括一层或多层的绝缘材料，第一介电层15的材料可以为ABF(Ajinomoto buildup film，味之素堆积膜)、PI(聚酰亚胺)、PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，或者为上述材料的任意组合。
在本实施例中，当半导体封装结构1包括第一中间封装结构12与第二中间封装结构13时，第一中间封装结构12包括第一裸片121与第一散热层126，第二中间封装结构13包括第二裸片131与第二散热层136，第一散热层126位于第一裸片121的背面，第二散热层136位于第二裸片131的背面，第一散热层126用于实现第一中间封装结构12的散热，第二散热层136用于实现第二中间封装结构13的散热，而且，半导体封装结构1还包括散热器16，散热器16位于第一中间封装结构12与第二中间封装结构13远离预布线基板11的一侧，且与第一散热层126、第二散热层136分别连接，这样，通过散热器16可以实现第一中间封装结构12与第二中间封装结构13的共同散热，提高半导体封装结构1的散热新能。
本申请的实施例还提供一种半导体封装方法，用于制备上述的半导体封装结构1。如图4所示，该半导体封装方法包括以下步骤401～409：
在步骤401中，制备第一裸片121与第二裸片131。
在本实施例中，如图5所示，第一裸片121包括第一硅基底1213、第一焊垫1211、第一绝缘层1214与第一保护层1212。第一硅基底1213包括正面与背面，第一硅基底1213的正面为活性面，第一硅基底1213的正面设置有电路、第一焊垫1211与第一绝缘层1214，第一焊垫1211从第一绝缘层1214中露出，以与外界进行电连接。第一保护层1212位于第一焊垫1211与第一绝缘层1214上，第一保护层1212包括第一保护层开口1217，以暴露第一焊垫1211。
在本实施例中，如图6所示，第二裸片131包括第二硅基底1313、第二焊垫1311、第二绝缘层1314与第二保护层1312。第二硅基底1313包括正面与背面，第二硅基底1313的正面为活性面，第二硅基底1313的正面设置有电路、第二焊垫1311与第二绝缘层1314，第二焊垫1311从第二绝缘层1314中露出，以与外界进行电连接。第二保护层1312位于第二焊垫1311与第二绝缘层1314上，第二保护层1312包括第二保护层开口1317，以暴露第二焊垫1311。
在本实施例中，如图7所示，制备第一裸片121的方法，包括以下步骤701～705：
在步骤701中，提供一个第一晶圆片1215。
在本实施例中，如图8～图9所示，第一晶圆片1215具有正面B1与背面B2，第一晶圆片1215的正面B1为活性面，第一晶圆片1215的正面B1设置有电路、第一焊垫1211与第一绝缘层1214。第一焊垫1211从第一绝缘层1214中露出，以与外界进行电连接。
在步骤702中，在第一晶圆片1215的正面形成第一保护层1212。
在本实施例中，如图10所示，在第一晶圆片1215的正面面形成第一保护层1212。第一保护层1212可以采用层压、旋涂、印刷、模塑或者其它适合的方式施加，但不限于此。
在步骤703中，减薄第一晶圆片1215的背面。
在本实施例中，可以采用研磨设备对第一晶圆片1215的背面进行研磨，以减薄第一晶圆片1215的厚度。
在步骤704中，形成第一保护层开口1217，得到第一中间过渡结构1101。
在本实施例中，如图11所示，可以采用激光打孔工艺在第一保护层1212上进行打孔，得到第一保护层开口1217，以暴露第一焊垫1211。当然，也可以采用其他工艺制备第一保护层开口1217。
在步骤705中，对第一中间过渡结构1101进行切割，得到第一裸片121。
在本实施例中，如图12所示，可以沿切割道对第一中间过渡结构1101进行切割，得到如图5所示的第一裸片121。切割道可以位于第一中间过渡结构1101上与第一切割线1201对应的位置处。
需要说明的是，在其他实施例中，也可以在减薄第一晶圆片1215的背面后先进行切割，再形成第一保护层开口1217。
在本实施例中，制备第二裸片131的方法与制备第一裸片121的方法相似，在此不再赘述。
在步骤402中，对第一裸片121进行封装得到第一中间封装结构12，对第二裸片131进行封装得到第二中间封装结构13。
在本实施例中，如图13所示，第一中间封装结构12的制备方法，包括以下步骤1301～1307：
在步骤1301中，将第一裸片121放置于第二载板1401上，第一裸片121的正面面向第二载板1401。
在本实施例中，如图14所示，可以将第一裸片121按照预定的排布位置放置并贴装在第二载板1401上。其中，第一裸片121的第一保护层1212上的第一保护层开口1217面向第二载板1401。如图15所示，可以将多个第一裸片121按照预定的排布位置放置于第二载板1401上。当然，也可以将一个第一裸片121按照预定的排布位置放置于第二载板1401上。需要说明的是，在第二载板1401上排布的第一裸片121的数量可以根据第一裸片121的种类、尺寸以及第二载板1401的尺寸确定。
在本实施例中，在将第一裸片121放置并贴装在第二载板1401上的过程中，可以先对第二载板1401进行拍照，获取第一图像，其中，第二载板1401上设置有第一对位标识，第一对位标识用于标识第一裸片121的排布位置，然后，对第一图像进行处理，确定排布位置的位置信息，然后，通过机械手拾取第一裸片121，第一裸片121的第一保护层1212上的第一保护层开口1217朝下，然后，对第一裸片121的正面进行拍照，获取第二图像，然后，对第二图像进行处理，根据第二图像中第一保护层开口1217的位置确定第一裸片121的位置；然后，确定第一裸片121的位置与第一裸片121的排布位置是否在垂直于第二载板1401的方向上对应，当不对应时，在平行于第二载板1401的方向上调整第一裸片121的位置，以使第一裸片121的位置与第一裸片121的排布位置在垂直于第二载板1401的方向上对应，当第一裸片121的位置与第一裸片121的排布位置在垂直于第二载板1401的方向上对应时，将第二载板1401向第一裸片121移动直至第一裸片121贴装在第二载板1401上第一裸片121的排布位置。在本实施例中，在将第一裸片121放置并贴装在第二载板1401上的过程中，以第一保护层开口1217为对准图案特征，可以将第一裸片121更精准地排布在第二载板1401上，从而提高了封装的成品率。
在步骤1302中，形成第二包封层122，第二包封层122位于第二载板1401靠近第一裸片121的一侧，至少包覆第一裸片121的侧面，且暴露第一裸片121的背面。
在本实施例中，如图16所示，可以在第二载板1401上靠近第一裸片121的一侧形成第一塑封层1601，第一塑封层1601可以包覆第一裸片121的侧面和背面，第一塑封层1601的厚度大于第一裸片121的厚度，如图17所示，然后，减薄第一塑封层1601的厚度，以暴露第一裸片121的背面，得到第二包封层122。当然，也可以直接形成第二包封层122。
在本实施例中，第二包封层122可以采用注塑成型、热压成型、传递成型等塑性材料成型的方式成型。
在步骤1303中，去除第二载板1401。
在本实施例中，如图18所示，去除第二载板1401，以暴露第一裸片121的第一保护层1212上的第一保护层开口1217。
在步骤1304中，形成第一电连接部123与第一布线层124，第一电连接部123位于第一保护层开口1217中，第一布线层124位于第一保护层1212远离第一裸片121的背面的一侧以及位于第二包封层122远离第一裸片121的背面的一侧。第一焊垫1211经第一电连接部123与第一布线层124电连接，第一布线层124用于与预布线线路114电连接。
在本实施例中，第一布线层124包括第一导电迹线1241与第一导电凸柱1242；第一导电迹线1241位于第一保护层1212远离第一裸片121的背面的一侧以及位于第二包封层122远离第一裸片121的背面的一侧，第一导电凸柱1242位于第一导电迹线1241远离第一裸片121的背面的一侧。
在本实施例中，如图19所示，在第一保护层开口1217中填充导电材料形成第一电连接部123，并形成第一布线层124，其中，形成第一布线层124包括形成第一导电迹线1241以及在第一导电迹线1241的电连接点或者在第一焊垫1211对应的位置处形成第一导电凸柱1242。
在本实施例中，第一电连接部123与第一布线层124可采用金属溅射、电解电镀或无电极电镀等方式形成。第一电连接部123与第一布线层124可在同一金属沉积过程中形成。
在步骤1305中，形成第二介电层125，第二介电层125位于第一保护层1212远离第一裸片121的背面的一侧以及位于第一布线层124远离第一裸片121的背面的一侧，并暴露第一导电凸柱1242。
在本实施例中，如图20所示，可以在第一保护层1212远离第一裸片121的背面的一侧以及第一布线层124远离第一裸片121的背面的一侧形成第二介电层125，第二介电层125远离第一裸片121的表面可以与第一导电凸柱1242远离第一裸片121的表面齐平，以露出第一导电凸柱1242。当然，在形成第二介电层125时，第二介电层125也可以包覆第一导电凸柱1242，然后，减薄第二介电层125，以暴露第一导电凸柱1242。
在本实施例中，第二介电层125可以采用层压、旋涂、印刷、模塑或者其它适合的方式施加。
在步骤1306中，形成第一散热层126，得到第二中间过渡结构2101，第一散热层126位于第一裸片121的背面以及位于第二包封层122远离第一裸片121的正面的一侧。
在本实施例中，如图21所示，在第一裸片121的背面以及第二包封层122远离第一裸片121的正面的一侧形成第一散热层126，得到第二中间过渡结构2101。
在本实施例中，第一散热层126可以采用物理或者化学沉积的方式形成，也可以将金属件施加到第一裸片121的背面，以将金属件作为第一散热层126。
在步骤1307中，对第二中间过渡结构2101进行切割，得到第一中间封装结构12。
在本实施例中，如图22所示，可以沿第二切割线2201对第二中间过渡结构2101进行切割，得到第一中间封装结构12。
在本实施例中，如图23所示，第二中间过渡结构2101的制备方法，包括以下步骤2301～2307：
在步骤2301中，将第二裸片131放置于第三载板上，第二裸片131的正面面向第三载板。
在步骤2302中，形成第三包封层132，第三包封层132位于第三载板靠近第二裸片131的一侧，至少包覆第二裸片131的侧面，且暴露第二裸片131的背面。
在步骤2303中，去除第三载板。
在步骤2304中，形成第二电连接部133与第二布线层134，第二电连接部133位于第二保护层开口1317中，第二布线层134位于第二保护层1312远离第二裸片131的背面的一侧以及位于第三包封层132远离第二裸片131的背面的一侧。第二焊垫1311经第二电连接部133与第二布线层134电连接，第二布线层134用于与预布线线路114电连接。
在本实施例中，第二布线层134包括第二导电迹线1341与第二导电凸柱1342；第二导电迹线1341位于第二保护层1312远离第二裸片131的背面的一侧以及位于第三包封层132远离第二裸片131的背面的一侧，第二导电凸柱1342位于第二导电迹线1341远离第二裸片131的背面的一侧。
在步骤2305中，形成第三介电层135，第三介电层135位于第二保护层1312远离第二裸片131的背面的一侧以及位于第二布线层134远离第二裸片131的背面的一侧，并暴露第二导电凸柱1342。
在步骤2306中，形成第二散热层136，得到第三中间过渡结构，第二散热层136位于第二裸片131的背面以及位于第三包封层132远离第二裸片131的正面的一侧。
在步骤2307中，对第三中间过渡结构进行切割，得到第二中间封装结构13。
在本实施例中，步骤2301～2307分别与步骤1301～1307中对应的步骤相似，在此不再赘述。
在步骤403中，将第一中间封装结构12与第二中间封装结构13放置于第一载板2401上，第一中间封装结构12包括第一裸片121与第一散热层126，第一裸片121包括正面与背面，第一裸片121的正面与背面相对，第一裸片121的正面面向第一载板2401，第一散热层126位于第一裸片121的背面；第二中间封装结构13包括第二裸片131与第二散热层136，第二裸片131包括正面与背面，第二裸片131的正面与背面相对，第二裸片131的正面面向第一载板2401，第二散热层136位于第二裸片131的背面。
在本实施例中，如图24所示，可以将第一中间封装结构12与第二中间封装结构13按照预定的排布位置放置于第一载板2401上。其中，第一裸片121的正面面向第一载板2401，第二裸片131的正面面向第一载板2401。如图25所示，可以将多个第一中间封装结构12与多个第二中间封装结构13按照预定的排布位置放置于第一载板2401上。其中，一个第一中间封装结构12与一个第二中间封装结构13为一组。当然，也可以将一个第一中间封装结构12与一个第二中间封装结构13按照预定的排布位置放置于第一载板2401上。需要说明的是，在第一载板2401上排布的第一中间封装结构12的数量与第二中间封装结构13的数量可以根据第一中间封装结构12的种类、第二中间封装结构13的种类、第一中间封装结构12的尺寸、第二中间封装结构13的尺寸以及第一载板2401的尺寸确定。
在本实施例中，将第一中间封装结构12按照预定的排布位置放置于第一载板2401上的方法与将第二中间封装结构13按照预定的排布位置放置于第一载板2401上的方法相似，为避免内容冗余，下面以将第一中间封装结构12按照预定的排布位置放置于第一载板2401上的方法为例进行介绍。
在本实施例中，将第一中间封装结构12按照预定的排布位置放置于第一载板2401上的过程中，可以先对第一载板2401进行拍照，获取第三图像，其中，第一载板2401上设置有第二对位标识，第二对位标识用于标识第一中间封装结构12的排布位置，然后，对第三图像进行处理，确定第一中间封装结构12的排布位置的位置信息，然后，通过机械手拾取第一中间封装结构12，第一中间封装结构12中的第一导电凸柱1242朝下，然后，对第一中间封装结构12设有第一导电凸柱1242的一侧进行拍照，获取第四图像，然后，对第四图像进行处理，根据第四图像中第一导电凸柱1242的位置确定第一中间封装结构12的位置；然后，确定第一中间封装结构12的位置与第一中间封装结构12的排布位置是否在垂直于第一载板2401的方向上对应，当不对应时，在平行于第一载板2401的方向上调整第一中间封装结构12的位置，以使第一中间封装结构12的位置与第一中间封装结构12的排布位置在垂直于第一载板2401的方向上对应，当第一中间封装结构12的位置与第一中间封装结构12的排布位置在垂直于第一载板2401的方向上对应时，将第一载板2401向第一中间封装结构12移动直至第一中间封装结构12贴装在第一载板2401上第一中间封装结构12的排布位置。在本实施例中，在将第一中间封装结构12放置并贴装在第一载板2401上的过程中，以第一导电凸柱1242为对准图案特征，可以将第一中间封装结构12更精准地排布在第一载板2401上，从而提高了封装的成品率。
在步骤404中，形成第一包封层14，第一包封层14位于第一载板2401靠近第一中间封装结构12与第二中间封装结构13的一侧，至少包覆第一中间封装结构12的侧面与第二中间封装结构13的侧面，第一散热层126与第二散热层136从第一包封层14中露出。
在本实施例中，如图26所示，可以在第一载板2401靠近第一中间封装结构12与第二中间封装结构13的一侧形成第一包封层14，第一包封层14包覆第一中间封装结构12的侧面与第二中间封装结构13的侧面，且第一散热层126与第二散热层136从第一包封层14中露出。在其他实施例中，也可以在第一载板2401靠近第一中间封装结构12与第二中间封装结构13的一侧形成第二塑封层，第二塑封层包覆第一中间封装结构12的侧面以及第一中间封装结构12远离第一载板2401的一面，第二塑封层还包覆第二中间封装结构13的侧面以及第二中间封装结构13远离第一载板2401的一面，然后，减薄第二塑封层，得到第一包封层14，以使第一散热层126与第二散热层136从第一包封层14中露出。
在本实施例中，第一包封层14可以采用注塑成型、热压成型、传递成型等塑性材料成型的方式成型。
在步骤405中，去除第一载板2401。
在本实施例中，如图27所示，去除第一载板2401，以暴露第一导电凸柱1242与第二导电凸柱1342。
在步骤406中，将预布线基板11施加在第一包封层14上，第一裸片121的正面面向预布线基板11，第二裸片131的正面面向预布线基板11，预布线基板11具有预布线线路114，第一中间封装结构12、第二中间封装结构13分别与预布线线路114电连接。
在本实施例中，如图28所示，将预布线基板11施加在第一包封层14上，第一裸片121的正面面向预布线基板11，第二裸片131的正面面向预布线基板11，预布线基板11具有预布线线路114，第一中间封装结构12、第二中间封装结构13分别与预布线线路114电连接，其中，第一中间封装结构12的第一导电凸柱1242与预布线基板11的第二电连接点112连接，第二中间封装结构13的第二导电凸柱1342与预布线基板11的第三电连接点113连接，第二电连接点112、第三电连接点113分别与预布线线路114电连接。
在本实施例中，可采用焊锡的连接方式将预布线基板11第二电连接点112与第一中间封装结构12的第一导电凸柱1242电连接，以及将预布线基板11第三电连接点113与第二中间封装结构13的第二导电凸柱1342电连接。
在步骤407中，形成第一介电层15，第一介电层15位于第一包封层14靠近预布线基板11的一侧，且至少包覆预布线基板11的侧面。
在本实施例中，如图29所示，在第一包封层14靠近预布线基板11的一侧形成第一介电层15，第一介电层15包覆预布线基板11的侧面。
在本实施例中，第一介电层15可以采用层压、旋涂、印刷、模塑或者其它适合的方式施加。
在步骤408中，将散热器16施加在第一包封层14上，得到第三中间过渡结构3001，散热器16位于第一中间封装结构12与第二中间封装结构13远离预布线基板11的一侧，且与第一散热层126、第二散热层136分别连接。
在本实施例中，如图30所示，在第一中间封装结构12与第二中间封装结构13远离预布线基板11的一侧施加散热器16，散热器16与第一散热层126、第二散热层136分别连接。
在步骤409中，对第三中间过渡结构3001进行切割，得到半导体封装结构1。
在本实施例中，如图31所示，按照第三切割线3101对第三中间过渡结构3001进行切割，得到半导体封装结构1。
在本实施例中，当半导体封装结构1包括第一中间封装结构12与第二中间封装结构13时，第一中间封装结构12包括第一裸片121与第一散热层126，第二中间封装结构13包括第二裸片131与第二散热层136，第一散热层126位于第一裸片121的背面，第二散热层136位于第二裸片131的背面，第一散热层126用于实现第一中间封装结构12的散热，第二散热层136用于实现第二中间封装结构13的散热，而且，半导体封装结构1还包括散热器16，散热器16位于第一中间封装结构12与第二中间封装结构13远离预布线基板11的一侧，且与第一散热层126、第二散热层136分别连接，这样，通过散热器16可以实现第一中间封装结构12与第二中间封装结构13的共同散热，提高半导体封装结构1的散热新能。
而且，将第一中间封装结构12与第二中间封装结构13进行再次封装，形成PIP(Package in package，堆叠封装)封装结构，采用预布线基板11实现第一中间封装结构12与第二中间封装结构13之间的再布线，由于预布线基板11包括有复杂多电路，这些具有复杂多电路的预布线基板11将第一中间封装结构12与第二中间封装结构13之间进行再布线，提高了整个封装结构的性能。此外，将具有复杂多电路的预布线基板11取代再布线层中的细微布线，减小了短路的概率，增加了产品良率，降低了工艺复杂程度。这样，也可形成具有复杂线路的PIP封装结构。
在本实施例中，第一中间封装结构12与第二中间封装结构13的功能可不同，将不同功能的第一中间封装结构12与第二中间封装结构13封装在一个封装结构中，以实现特定功能，被称为多芯片组件(multi-chip module，简称MCM)，其具有体积小、结构紧凑、可靠性高、高性能和多功能化等优势。
在本申请中，硬件结构实施例与方法实施例在不冲突的情况下，可以互为补充。以上所描述的装置实施例仅仅是示意性的，其中作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
预布线基板，具有预布线线路；
第一中间封装结构与第二中间封装结构，位于所述预布线基板上，所述第一中间封装结构、所述第二中间封装结构分别与所述预布线线路电连接；所述第一中间封装结构包括第一裸片与第一散热层，所述第一裸片包括正面与背面，所述第一裸片的正面与背面相对，所述第一裸片的正面面向所述预布线基板，所述第一散热层位于所述第一裸片的背面；所述第二中间封装结构包括第二裸片与第二散热层，所述第二裸片包括正面与背面，所述第二裸片的正面与背面相对，所述第二裸片的正面面向所述预布线基板，所述第二散热层位于所述第二裸片的背面；
第一包封层，位于所述预布线基板靠近所述第一中间封装结构与所述第二中间封装结构的一侧，至少包覆所述第一中间封装结构的侧面与所述第二中间封装结构的侧面；
散热器，位于所述第一中间封装结构与所述第二中间封装结构远离所述预布线基板的一侧，且与所述第一散热层、所述第二散热层分别连接。
2.根据权利要求1所述的半导体封装结构，其特征在于，所述第一中间封装结构的厚度与所述第二中间封装结构的厚度相同；
所述第一中间封装结构远离所述预布线基板的第一表面与所述第二中间封装结构远离所述预布线基板的第二表面齐平。
3.根据权利要求1所述的半导体封装结构，其特征在于，还包括第一介电层，所述第一介电层位于所述第一包封层靠近所述预布线基板的一侧，且至少包覆所述预布线基板的侧面；
所述预布线基板还包括第一电连接点，所述第一电连接点位于所述预布线基板远离所述散热器的一侧，所述预布线基板暴露所述第一电连接点。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述第一裸片包括第一硅基底、第一焊垫与第一保护层，所述第一硅基底包括正面与背面，所述第一硅基底的正面面向所述预布线基板，所述第一焊垫位于所述第一硅基底的正面，所述第一保护层位于所述第一硅基底的正面，所述第一保护层包括第一保护层开口，所述第一保护层开口用于暴露所述第一焊垫；
所述第一中间封装结构还包括第二包封层、第一电连接部与第一布线层，所述第二包封层位于所述第一散热层靠近所述第一裸片的一侧，且至少包覆所述第一裸片的侧面；所述第一电连接部位于所述第一保护层开口中，所述第一布线层位于所述第一保护层远离所述第一散热层的一侧以及位于所述第二包封层远离所述第一散热层的一侧；所述第一焊垫经所述第一电连接部、所述第一布线层与所述预布线线路电连接。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述第二裸片包括第二硅基底、第二焊垫与第二保护层，所述第二硅基底包括正面与背面，所述第二硅基底的正面面向所述预布线基板，所述第二焊垫位于所述第二硅基底的正面，所述第二保护层位于所述第二硅基底的正面，所述第二保护层包括第二保护层开口，所述第二保护层开口用于暴露所述第二焊垫；
所述第二中间封装结构还包括第三包封层、第二电连接部与第二布线层，所述第三包封层位于所述第二散热层靠近所述第二裸片的一侧，且至少包覆所述第二裸片的侧面；所述第二电连接部位于所述第二保护层开口中，所述第二布线层位于所述第二保护层远离所述第二散热层的一侧以及位于所述第三包封层远离所述第二散热层的一侧；所述第二焊垫经所述第二电连接部、所述第二布线层与所述预布线线路电连接。
6.一种半导体封装方法，其特征在于，所述半导体封装方法，包括：
将第一中间封装结构与第二中间封装结构放置于第一载板上，所述第一中间封装结构包括第一裸片与第一散热层，所述第一裸片包括正面与背面，所述第一裸片的正面与背面相对，所述第一裸片的正面面向所述第一载板，所述第一散热层位于所述第一裸片的背面；所述第二中间封装结构包括第二裸片与第二散热层，所述第二裸片包括正面与背面，所述第二裸片的正面与背面相对，所述第二裸片的正面面向所述第一载板，所述第二散热层位于所述第二裸片的背面；
形成第一包封层，所述第一包封层位于所述第一载板靠近所述第一中间封装结构与所述第二中间封装结构的一侧，至少包覆所述第一中间封装结构的侧面与所述第二中间封装结构的侧面，所述第一散热层与所述第二散热层从所述第一包封层中露出；
去除所述第一载板；
将预布线基板施加在所述第一包封层上，所述第一裸片的正面面向所述预布线基板，所述第二裸片的正面面向所述预布线基板，所述预布线基板具有预布线线路，所述第一中间封装结构、所述第二中间封装结构分别与所述预布线线路电连接；
将散热器施加在所述第一包封层上，所述散热器位于所述第一中间封装结构与所述第二中间封装结构远离所述预布线基板的一侧，且与所述第一散热层、所述第二散热层分别连接。
7.根据权利要求6所述的半导体封装方法，其特征在于，所述预布线基板还包括第一电连接点，所述第一电连接点位于所述预布线基板远离所述散热器的一侧；所述预布线基板暴露所述第一电连接点；
所述将预布线基板施加在所述第一包封层上之后，还包括：
形成第一介电层，所述第一介电层位于所述第一包封层靠近所述预布线基板的一侧，且至少包覆所述预布线基板的侧面。
8.根据权利要求6所述的半导体封装方法，其特征在于，所述将第一中间封装结构与第二中间封装结构放置于所述第一载板上之前，还包括：
对所述第一裸片进行封装得到所述第一中间封装结构，对所述第二裸片进行封装得到第二中间封装结构。
9.根据权利要求8所述的半导体封装方法，其特征在于，所述第一裸片包括第一硅基底、第一焊垫与第一保护层，所述第一硅基底包括正面与背面，所述第一硅基底的正面面向所述预布线基板，所述第一焊垫位于所述第一硅基底的正面，所述第一保护层位于所述第一硅基底的正面，所述第一保护层包括第一保护层开口，所述第一保护层开口用于暴露所述第一焊垫；
所述第一中间封装结构还包括第二包封层、第一电连接部与第一布线层；
所述对所述第一裸片进行封装得到所述第一中间封装结构，包括：
将所述第一裸片放置于第二载板上，所述第一裸片的正面面向所述第二载板；
形成第二包封层，所述第二包封层位于所述第二载板靠近所述第一裸片的一侧，至少包覆所述第一裸片的侧面，且暴露所述第一裸片的背面；
去除所述第二载板；
形成第一电连接部与第一布线层，所述第一电连接部位于所述第一保护层开口中，所述第一布线层位于所述第一保护层远离所述第一裸片的背面的一侧以及位于所述第二包封层远离所述第一裸片的背面的一侧；所述第一焊垫经所述第一电连接部与所述第一布线层电连接，所述第一布线层用于与所述预布线线路电连接；
形成第一散热层，所述第一散热层位于所述第一裸片的背面以及位于所述第二包封层远离所述第一裸片的正面的一侧。
10.根据权利要求8所述的半导体封装方法，其特征在于，所述第二裸片包括第二硅基底、第二焊垫与第二保护层，所述第二硅基底包括正面与背面，所述第二硅基底的正面面向所述预布线基板，所述第二焊垫位于所述第二硅基底的正面，所述第二保护层位于所述第二硅基底的正面，所述第二保护层包括第二保护层开口，所述第二保护层开口用于暴露所述第二焊垫；
所述第二中间封装结构还包括第三包封层、第二电连接部与第二布线层；
所述对所述第二裸片进行封装得到所述第二中间封装结构，包括：
将所述第二裸片放置于第三载板上，所述第二裸片的正面面向所述第三载板；
形成第三包封层，所述第三包封层位于所述第三载板靠近所述第二裸片的一侧，至少包覆所述第二裸片的侧面，且暴露所述第二裸片的背面；
去除所述第三载板；
形成第二电连接部与第二布线层，所述第二电连接部位于所述第二保护层开口中，所述第二布线层位于所述第二保护层远离所述第二裸片的背面的一侧以及位于所述第三包封层远离所述第二裸片的背面的一侧；所述第二焊垫经所述第二电连接部与所述第二布线层电连接，所述第二布线层用于与所述预布线线路电连接；
形成第二散热层，所述第二散热层位于所述第二裸片的背面以及位于所述第三包封层远离所述第二裸片的正面的一侧。
CN202110335631.9A 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构 Pending CN115148684A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110335631.9A CN115148684A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110335631.9A CN115148684A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN115148684A true CN115148684A (zh) 2022-10-04

Family

ID=83404285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110335631.9A Pending CN115148684A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN115148684A (zh)

Similar Documents

Publication Publication Date Title
US11107701B2 (en) Stiffener package and method of fabricating stiffener package
US9881863B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US10867897B2 (en) PoP device
US7215018B2 (en) Stacked die BGA or LGA component assembly
US7074696B1 (en) Semiconductor circuit module and method for fabricating semiconductor circuit modules
KR102192014B1 (ko) 다중-칩 모듈을 포함한 전자 카드
US20230260920A1 (en) Chip package and manufacturing method thereof
CN107346766A (zh) 整合扇出型封装及其制造方法
TW200427029A (en) Thermally enhanced semiconductor package and fabrication method thereof
US10074615B1 (en) Package structure and method of fabricating the same
CN110838452A (zh) 封装方法、面板组件、晶圆封装体以及芯片封装体
CN109216304A (zh) 半导体封装及其制造方法
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
US11270921B2 (en) Semiconductor package including dies having high-modulus dielectric layer and manufacturing method thereof
US20170178993A1 (en) Electronic component and methods of manufacturing the same
CN115148684A (zh) 半导体封装方法及半导体封装结构
WO2022206749A1 (zh) 半导体封装方法及半导体封装结构
US11373919B2 (en) Semiconductor package having a semiconductor chip and outer connection members arranged in a connection region and method of manufacturing semiconductor package
CN115148711A (zh) 半导体封装方法及半导体封装结构
EP2903021A1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
CN115472602A (zh) 封装结构及其制作方法
CN114446799A (zh) 半导体封装方法及半导体封装结构
KR20230036986A (ko) 양면 부분 몰딩된 sip 모듈
CN115148714A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination