CN115146782A - 量子线路编译方法、装置、编译框架及量子操作系统 - Google Patents

量子线路编译方法、装置、编译框架及量子操作系统 Download PDF

Info

Publication number
CN115146782A
CN115146782A CN202110349907.9A CN202110349907A CN115146782A CN 115146782 A CN115146782 A CN 115146782A CN 202110349907 A CN202110349907 A CN 202110349907A CN 115146782 A CN115146782 A CN 115146782A
Authority
CN
China
Prior art keywords
line
logic gate
quantum
supportable
compiling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110349907.9A
Other languages
English (en)
Inventor
窦猛汉
方圆
赵东一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Quantum Computing Technology Co Ltd
Original Assignee
Origin Quantum Computing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Quantum Computing Technology Co Ltd filed Critical Origin Quantum Computing Technology Co Ltd
Priority to CN202110349907.9A priority Critical patent/CN115146782A/zh
Priority to PCT/CN2022/084083 priority patent/WO2022206842A1/zh
Priority to EP22779024.3A priority patent/EP4300377A1/en
Priority to US18/284,683 priority patent/US20240160977A1/en
Publication of CN115146782A publication Critical patent/CN115146782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/80—Quantum programming, e.g. interfaces, languages or software-development kits for creating or handling programs capable of running on quantum computers; Platforms for simulating or accessing quantum computers, e.g. cloud-based quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种量子线路编译方法、装置、编译框架及量子操作系统，所述方法通过在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；调用所述编译框架中的线路处理模块对待编译线路进行处理，生成可支持线路；根据所述拓扑结构，调用所述编译框架中的拓扑映射模块将所述可支持线路映射为可运行线路。本发明基于编译框架为量子编译程序开发者提供了开发的公共模块，然后基于配置文件实现了不同量子芯片和/或不同量子线路的自定义配置。提高了量子编译程序的开发效率，实现了将量子线路适配到任意的量子芯片指令集的技术效果。

Description

量子线路编译方法、装置、编译框架及量子操作系统
技术领域
本发明属于量子计算技术领域，特别是一种量子线路编译方法、装置、编译框架及量子操作系统。
背景技术
量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。
量子芯片的指令集是量子芯片所支持的量子操作的集合，具体包含所支持的量子比特逻辑门的集合以及量子芯片上量子比特的连接信息。不同量子芯片对应不同的指令集，因此若使同一量子线路可在不同量子芯片上运行，则需要针对性地编写不同量子编译程序，由此产生了重复劳动，导致开发效率低下。
发明内容
本发明的目的是提供一种量子线路编译方法、装置、编译框架及量子操作系统，旨在解决目前需针对不同量子芯片编写不同量子编译程序导致的开发效率低下的技术问题。
本申请的一个实施例提供了一种量子线路编译方法，所述方法应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块，所述方法包括：
在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
可选地，所述线路处理模块包括逻辑门处理单元，所述调用所述线路处理模块对待编译线路进行处理的步骤包括：
获取所述待编译线路中的一逻辑门，作为待处理逻辑门，并判断所述待处理逻辑门是否属于所述可支持逻辑门集合；
若所述待处理逻辑门不属于所述可支持逻辑门集合，则调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门。
可选地，所述逻辑门处理单元包括分解子单元以及转换子单元，所述调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门的步骤包括：
在所述待处理逻辑门为基础逻辑门时，根据所述配置文件中的转换规则，调用所述转换子单元将所述待处理逻辑门转换为所述可支持逻辑门；
在所述待处理逻辑门为多控逻辑门时，根据所述配置文件中的分解规则，调用所述分解子单元将所述待处理逻辑门分解为基础逻辑门组合，并根据所述转换规则，调用所述转换子单元将所述基础逻辑门组合中的各逻辑门转换为所述可支持逻辑门。
可选地，所述线路处理模块还包括线路优化单元，所述调用所述线路处理模块对待编译线路进行处理的步骤还包括：
根据所述配置文件中的优化条件，在所述待编译线路中确定待优化逻辑门；
根据所述配置文件中的优化规则，调用所述线路优化单元将所述待优化逻辑门进行逻辑门消除和/或逻辑门合并。
可选地，所述编译框架还包括线路等效验证模块，所述方法还包括：
调用所述线路等效验证模块，判断所述可支持线路与所述待编译线路是否等效，和/或判断所述可运行线路与所述待编译线路是否等效；
在所述可支持线路和/或所述可运行线路与所述待编译线路不等效时，生成线路编译异常的提醒消息。
可选地，所述根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路的步骤包括：
获取所述可支持线路中的一逻辑门，作为目标逻辑门，并根据所述拓扑结构判断所述目标逻辑门的目标操作比特在所述目标量子芯片上是否相邻；
若所述目标操作比特在所述目标量子芯片上不相邻，则调用所述拓扑映射模块将所述目标操作比特交换为相邻比特，以将所述可支持线路映射为所述可运行线路。
本申请的又一实施例提供了一种量子线路编译装置，所述装置应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块，所述量子线路编译装置包括：
线路配置模块，用于在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
线路处理模块，用于调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
线路映射模块，用于根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
本申请的又一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中所述的方法。
本申请的又一实施例提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中所述的方法。
本申请的又一实施例提供了一种量子线路编译框架，所述量子线路编译框架包括线路处理模块以及拓扑映射模块；
所述线路处理模块，被配置为根据目标量子芯片支持的可支持逻辑门集合对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
所述拓扑映射模块，被配置为根据所述目标量子芯片的拓扑结构，将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
本申请的又一实施例提供了一种量子计算机操作系统，所述量子操作系统包括所述的量子线路编译框架或根据上述任一项所述的量子线路编译方法实现所述待编译线路的编译。
与现有技术相比，本发明提供的一种量子线路编译方法，所述线路编译方法应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块，所述方法包括：在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。通过上述方式，本发明基于编译框架为量子编译程序开发者提供线路处理模块以及拓扑映射模块等公共模块，然后基于配置文件实现了不同量子芯片和/或不同量子线路的自定义配置。由此，不仅提高了量子编译程序的开发效率，而且实现了将量子线路适配到任意的量子芯片指令集的技术效果。
附图说明
图1为本发明实施例提供的一种量子线路编译方法的计算机终端的硬件结构框图；
图2为本发明实施例提供的一种量子线路编译方法的流程示意图；
图3为本发明实施例提供的等价线路示意图；
图4为本发明实施例提供的量子线路编译框架示意图。
具体实施方式
下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
本发明实施例首先提供了一种量子线路编译方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。
下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种量子线路编译方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)和用于存储基于量子线路的期权估计方法的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。
存储器104可用于存储应用软件的软件程序以及模块，如本申请实施例中的量子线路编译方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器(Network Interface Controller，NIC)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频(Radio Frequency，RF)模块，其用于通过无线方式与互联网进行通讯。
需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。
在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构(即量子虚拟机)实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。
量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路(时间线)、以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。
不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而被操作。
一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点(跳转指令)组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。
需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，阿达马门)、泡利-X门(X门)、泡利-Y门(Y门)、泡利-Z门(Z门)、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算。
参见图2，图2为本发明实施例提供的一种量子线路编译方法的流程示意图。
本实施例提供一种量子线路编译方法的第一实施例，所述量子线路编译方法应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块线路，所述方法包括：
步骤S100，在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
为了解决目前需针对不同量子芯片编写不同量子编译程序导致的开发效率低下的技术问题，本实施例基于编译框架为量子编译程序开发者提供线路处理模块以及拓扑映射模块等公共模块，并基于配置文件实现了不同量子芯片和/或不同量子线路的自定义配置。具体地，可根据已编译完成的历史编译程序，抽象封装各个功能模块，并为每个功能模块配置对应接口，以便后续对各个功能模块进行调用。各个功能模块涉及的具体参数，可通过用户上传的配置文件进行自定义。具体实施例中，用户可通过编译框架提供的设置界面设置相关参数，编译框架根据用户输入的相关参数生成配置文件。更多实施例中，用户也可以直接上传自定义的配置文件，编译框架通过该配置文件中的关键字，以对该配置文件中的配置信息进行解析。所述编译框架根据用户自定义的配置文件，确定待编译线路待运行的目标量子芯片的相关信息，该相关信息具体包括目标量子芯片的拓扑结构以及可支持逻辑门集合。其中，拓扑结构用于表示目标量子芯片所支持的各量子比特之间的纠缠关系(目标量子芯片上的相邻比特之间才可以施加双量子逻辑门及多量子逻辑门)；可支持逻辑门集合包括所述目标量子芯片上支持的各种逻辑门。进一步地，一逻辑门属于可支持逻辑门集合且该逻辑门(双门或多门)对应的操作比特在目标量子芯片相邻，则该逻辑门即可在目标量子芯片上运行。
作为一种实施方式，所述拓扑结构的存储过程具体如下：
首先获取所述目标量子芯片的拓扑结构图，然后根据所述拓扑结构图构造所述目标量子芯片对应的邻接矩阵，最后将所述邻接矩阵存储至所述配置文件，以在所述配置文件中完成所述目标量子芯片的拓扑结构的配置。
步骤S200，调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
本实施例中，在确定目标量子芯片的可支持逻辑门集合后，将待编译线路中的各个逻辑门与所述可支持逻辑门集合中的可支持逻辑门进行比对，并调用所述编译框架中的线路处理模块对当前的待编译线路进行处理，以将所述待编译线路中的各个逻辑门全部转换为所述可支持逻辑门，并将处理后的待编译线路作为可支持线路。
示例性的，所述线路处理模块具体包括逻辑门处理单元，所述调用所述线路处理模块对待编译线路进行处理的步骤包括：
获取所述待编译线路中的一逻辑门，作为待处理逻辑门，并判断所述待处理逻辑门是否属于所述可支持逻辑门集合；
若所述待处理逻辑门不属于所述可支持逻辑门集合，则调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门。
由于不同量子芯片所支持的逻辑门存在差异，所以同一量子线路对应的量子程序，在不同量子芯片上运行时，需要对量子程序中的特定逻辑门(即所述目标量子芯片不支持的逻辑门)进行转换，以使量子程序可在目标量子芯片上运行。具体地，获取所述待编译线路中的一逻辑门，作为待处理逻辑门，并将所述待处理逻辑门与所述可支持逻辑门进行比对，以判断所述待处理路逻辑门是否属于所述可支持逻辑门集合。若所述待处理逻辑门不属于所述可支持逻辑门集合，即所述待处理逻辑门不是所述可支持逻辑门，则根据所述配置文件中的转换规则，调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门。然后返回获取所述待编译线路中的下一逻辑门，作为所述待处理逻辑门，并重复进行上述转换操作，直至将所述待编译线路中的全部逻辑门全部转换为可支持逻辑门。其中，所述转换规则可以是逻辑门转换列表，或者是逻辑门转换数据库。
示例性的，所述逻辑门处理单元具体包括分解子单元以及转换子单元，所述调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门的具体过程为：
在所述待处理逻辑门为基础逻辑门时，即所述待处理逻辑门无需分解，根据所述配置文件中的转换规则，调用所述转换子单元将所述待处理逻辑门转换为所述可支持逻辑门即可。
在所述待处理逻辑门为多控逻辑门时，首先对所述待处理逻辑门进行分解，然后再对分解后的逻辑门进行转换，即根据所述配置文件中的分解规则，调用所述分解子单元将所述待处理逻辑门分解为基础逻辑门组合，然后根据所述转换规则，调用所述转换子单元将所述基础逻辑门组合中的各逻辑门转换为所述可支持逻辑门。其中，所述分解规则为根据配置文件中的逻辑门等价列表，将多控门分解为多个基础逻辑门。
示例性的，所述线路处理模块还包括线路优化单元，所述调用所述线路处理模块对待编译线路进行处理的步骤还包括：
根据所述配置文件中的优化条件，在所述待编译线路中确定待优化逻辑门；
根据所述配置文件中的优化规则，调用所述线路优化单元将所述待优化逻辑门进行逻辑门消除和/或逻辑门合并。
为了提高逻辑门转换效率，可在将所述待编译线路中的各个逻辑门转换为可支持逻辑门之前，也可在将所述待编译线路中的各个逻辑门转换为可支持逻辑门之后，对所述待编译线路中的各个逻辑门进行逻辑门合并和/或逻辑门消除等操作。其中，逻辑门消除包括直接消除以及抵消。具体地，获取所述配置文件中的优化条件，其中，所述优化条件具体可为：存在连续的相同逻辑门(两个连续的RZ门)、两个相邻逻辑门为可抵消的逻辑门(如两个连续的Hadamard门或者两个连续的X门)、存在单位矩阵或判断线路末尾存在RZ门。在检测到所述待编译线路中存在符合所述优化条件的待优化逻辑门时，可根据所述优化规则，调用所述线路优化单元将所述待编译线路中符合所述优化条件的待优化逻辑门进行逻辑门消除和/或逻辑门合并等操作。其中，若所述待优化逻辑门为两个连续的RZ门，则所述优化规则可为：将两个连续的RZ门合并为一个RZ门，新合成的RZ门的旋转角度是合并前的两个RZ门的角度和；具体实施例中，针对可合并的逻辑门，可将连续的多个逻辑门进行合并，而不仅限于两个连续逻辑门的合并；若所述待优化逻辑门为两个连续的Hadamard门或者两个连续的X门(其作用相当于一个空门(I门))，在不考虑噪声的情况下，则所述优化规则可为：将两个连续的Hadamard门或两个连续的X门逻辑门进行相互抵消(抵消)；若所述待优化逻辑门为单位矩阵或线路末尾的RZ门，则所述优化规则可为：将该单位矩阵及线路末尾的RZ门直接消除(直接消除)。
进一步地，所述调用所述线路处理模块对待编译线路进行处理的步骤还包括：
根据所述配置文件中的线路替换规则，调用所述线路优化单元，将所述待编译线路中的一子线路进行替换。
具体地，如图3所示，图中表示3对等效线路，等式右边的子线路比等式左边的子线路简洁。在所述线路替换规则为简化线路(如减少线路中的逻辑门数量)时，可将等式左边的线路替换成等式右边的线路，由此简化量子线路，提升量子线路的运行效率；若在量子芯片上仅支持等式左边所示的基础逻辑门时，需要等式右边的线路替换成等式左边的量子线路。具体实施例中，用户可根据实际需要，通过配置文件自定义线路替换规则。
值得说明的是，在对待优化线路中的某一局部线路进行替换时，为了避免产生待优化线路过长而导致查找局部线路效率低下的问题，可在待优化线路超过预设长度时，对该待优化线路进行分段，并在分段后的多段待优化子线路中进行并行查找，以快速确定需替换的局部线路。在对待优化线路进行分段时，为了防止需替换的局部线路被分割而无法在分段后的待优化子线路中查找到该需替换的局部线路，在进行该待优化线路的分段时，在相邻待优化子线路之间保留一部分重叠线路，且该重叠线路的长度超过需替换的局部线路的长度，由此保证需替换的局部线路的完整性，避免产生需替换的局部线路被分割而导致分段并行优化算法失效的问题。
步骤S300，根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
本实施例中，在将所述待编译线路转换为所述可支持线路后，根据所述目标量子芯片的拓扑结构，进一步判断所述可支持线路中的各逻辑门是否可直接在所述量子芯片上运行，具体包括：
获取所述可支持线路中的一逻辑门，作为目标逻辑门，并根据所述拓扑结构判断所述目标逻辑门的目标操作比特在所述目标量子芯片上是否相邻；在所述目标操作比特在所述目标量子芯片上相邻时，即表示可直接在所述目标量子芯片上的所述目标操作比特上施加所述目标逻辑门。
若所述目标操作比特在所述目标量子芯片上不相邻，则调用所述拓扑映射模块将所述目标操作比特交换为相邻比特。然后重新获取所述可支持线路中的下一逻辑门，作为目标逻辑门，并重复进行上述转换操作，直至将所述可支持线路映射为所述可运行线路，其中，可运行线路中的每个逻辑门对应的两个及以上的操作比特在所述目标量子芯片上均为相邻比特。
需要说明的是，本实施例所述目标逻辑门是两比特量子逻辑门，可以根据所述拓扑结构判断目标逻辑门待作用的两个比特(即目标操作比特)是否相邻。
进一步地，在调用所述拓扑映射模块将所述可支持线路映射为所述可运行线路时，即通过拓扑关系映射(Mapping)引入SWAP逻辑门，在不相邻的两个量子比特之间施加SWAP逻辑门，以实现量子比特的交换。两个不相邻的量子比特之间存在多条最短路径，通过所述最短路径，两个不相邻的量子比特可被交换为相邻比特。其中，每条最短路径的保真度各不相同，为了提高量子线路的执行准确率，本实施例中，优先选择保证度最高的最短路径(即最短路径中各逻辑门的保真度之积最高)。
进一步地，所述编译框架还包括线路等效验证模块，所述方法还包括：
调用所述线路等效验证模块，判断所述可支持线路与所述待编译线路是否等效，和/或判断所述可运行线路与所述待编译线路是否等效；
在所述可支持线路和/或所述可运行线路与所述待编译线路不等效时，生成线路编译异常的提醒消息。
本实施例中，在将所述待编译线路转换为可支持线路或可运行线路后，为了防止转换后的线路有功能性的改变，所述编译框架进一步提供线路等效验证模块，用户可通过线路等效验证模块对应的验证接口，调用所述等效验证模块对转换后的线路进行验证。其中，具体可通过测量线路矩阵是否发生改变，若线路矩阵不变，则表示线路功能不变。若所述可支持线路和/或所述可运行线路与所述待编译线路与所述待编译线路不等效，即表示转换过程发生错误，导致了错误的线路输出，可通过生成线路编译异常的提醒消息提醒用户；若所述所述可支持线路和/或所述可运行线路与所述待编译线路等效，即表示转换后的量子程序功能未发生变化，但表示线路转换成功。
与现有技术相比，本实施例提供的一种量子线路编译方法，所述线路编译方法应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块，所述方法包括：在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。通过上述方式，本实施例基于编译框架为量子编译程序开发者提供线路处理模块以及拓扑映射模块等公共模块，然后基于配置文件实现了不同量子芯片和/或不同量子线路的自定义配置。由此，不仅提高了量子编译程序的开发效率，而且实现了将量子线路适配到任意的量子芯片指令集的技术效果。
本发明的再一实施例提供了一种量子线路编译装置，所述装置应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块，所述装置包括：
配置文件解析模块，用于在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
可支持线路生成模块，用于调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
可运行线路生成模块，用于根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
进一步地，所述线路处理模块包括逻辑门处理单元，所述可支持线路生成模块具体包括：
待处理逻辑门判断单元，用于获取所述待编译线路中的一逻辑门，作为待处理逻辑门，并判断所述待处理逻辑门是否属于所述可支持逻辑门集合；
待处理逻辑门处理单元，用于若所述待处理逻辑门不属于所述可支持逻辑门集合，则调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门。
进一步地，所述逻辑门处理单元包括分解子单元以及转换子单元，所述待处理逻辑门处理单元具体包括：
第一处理子单元，用于在所述待处理逻辑门为基础逻辑门时，根据所述配置文件中的转换规则，调用所述转换子单元将所述待处理逻辑门转换为所述可支持逻辑门；
第二处理子单元，用于在所述待处理逻辑门为多控逻辑门时，根据所述配置文件中的分解规则，调用所述分解子单元将所述待处理逻辑门分解为基础逻辑门组合，并根据所述转换规则，调用所述转换子单元将所述基础逻辑门组合中的各逻辑门转换为所述可支持逻辑门。
进一步地，所述线路处理模块还包括线路优化单元，所述可支持线路生成模块具体还包括：
待优化逻辑门确定单元，用于根据所述配置文件中的优化条件，在所述待编译线路中确定待优化逻辑门；
待优化逻辑门优化单元，用于根据所述配置文件中的优化规则，调用所述线路优化单元将所述待优化逻辑门进行逻辑门消除和/或逻辑门合并。
进一步地，所述编译框架还包括线路等效验证模块，所述装置还包括：
线路等效判断模块，用于调用所述线路等效验证模块，判断所述可支持线路与所述待编译线路是否等效，和/或判断所述可运行线路与所述待编译线路是否等效；
转换异常提醒模块，用于在所述可支持线路和/或所述可运行线路与所述待编译线路不等效时，生成线路编译异常的提醒消息。
进一步地，所述可运行线路生成模块具体包括：
操作比特判断单元，用于获取所述可支持线路中的一逻辑门，作为目标逻辑门，并根据所述拓扑结构判断所述目标逻辑门的目标操作比特在所述目标量子芯片上是否相邻；
操作比特交换单元，用于若所述目标操作比特在所述目标量子芯片上不相邻，则调用所述拓扑映射模块将所述目标操作比特交换为相邻比特，以将所述可支持线路映射为所述可运行线路。
参见图4，图4为本发明实施例提供的一种量子线路编译框架示意图。
本发明的再一实施例提供了一种量子线路编译框架，所述量子线路编译框架包括线路处理模块401以及拓扑映射模块402；
所述线路处理模块401，被配置为根据目标量子芯片支持的可支持逻辑门集合对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
所述拓扑映射模块402，被配置为根据所述目标量子芯片的拓扑结构，将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
进一步地，所述线路处理模块401包括逻辑门处理单元，
所述逻辑门处理单元，被配置为将所述待编译线路中不属于所述可支持逻辑门集合的待处理逻辑门转换为可支持逻辑门。
进一步地，所述逻辑门处理单元包括分解子单元以及转换子单元，
所述转换子单元，被配置为根据转换规则，将为基础逻辑门的待处理逻辑门转换为所述可支持逻辑门；
所述分解子单元，被配置为根据分解规则，将为多控逻辑门的待处理逻辑门分解为基础逻辑门组合。
进一步地，所述线路处理模块401还包括线路优化单元，
所述线路优化单元，被配置为根据优化规则，将所述待编译线路中符合优化条件的待优化逻辑门进行逻辑门消除和/或逻辑门合并。
进一步地，所述编译框架还包括线路等效验证模块，
所述线路等效验证模块，被配置为在所述可支持线路和/或所述可运行线路与所述待编译线路不等效时，生成线路编译异常的提醒消息。
进一步地，所述拓扑映射模块402，进一步被配置为根据所述拓扑结构，将所述可支持线路中的各逻辑门对应的操作比特交换为相邻比特，以将所述可支持线路映射为所述可运行线路。
本发明的再一实施例提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项中方法实施例中的步骤。
具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：
S1，在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
S2，调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
S3，根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(Read-Only Memory，简称为ROM)、随机存取存储器(Random Access Memory，简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明的再一实施例还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项中方法实施例中的步骤。
具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：
S1，在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
S2，调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
S3，根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
本发明的再一实施例还提供了一种量子操作系统，所述量子操作系统包括上述实施例所述的量子线路编译框架(即编译框架)或根据上述实施例所述的量子线路编译方法实现所述待编译线路的编译。
以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (11)

1.一种量子线路编译方法，其特征在于，所述方法应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块，所述方法包括：
在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
2.如权利要求1所述的量子线路编译方法，其特征在于，所述线路处理模块包括逻辑门处理单元，所述调用所述线路处理模块对待编译线路进行处理的步骤包括：
获取所述待编译线路中的一逻辑门，作为待处理逻辑门，并判断所述待处理逻辑门是否属于所述可支持逻辑门集合；
若所述待处理逻辑门不属于所述可支持逻辑门集合，则调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门。
3.如权利要求2所述的量子线路编译方法，其特征在于，所述逻辑门处理单元包括分解子单元以及转换子单元，所述调用所述逻辑门处理单元将所述待处理逻辑门转换为可支持逻辑门的步骤包括：
在所述待处理逻辑门为基础逻辑门时，根据所述配置文件中的转换规则，调用所述转换子单元将所述待处理逻辑门转换为所述可支持逻辑门；
在所述待处理逻辑门为多控逻辑门时，根据所述配置文件中的分解规则，调用所述分解子单元将所述待处理逻辑门分解为基础逻辑门组合，并根据所述转换规则，调用所述转换子单元将所述基础逻辑门组合中的各逻辑门转换为所述可支持逻辑门。
4.如权利要求1所述的量子线路编译方法，其特征在于，所述线路处理模块还包括线路优化单元，所述调用所述线路处理模块对待编译线路进行处理的步骤还包括：
根据所述配置文件中的优化条件，在所述待编译线路中确定待优化逻辑门；
根据所述配置文件中的优化规则，调用所述线路优化单元将所述待优化逻辑门进行逻辑门消除和/或逻辑门合并。
5.如权利要求1所述的量子线路编译方法，其特征在于，所述编译框架还包括线路等效验证模块，所述方法还包括：
调用所述线路等效验证模块，判断所述可支持线路与所述待编译线路是否等效，和/或判断所述可运行线路与所述待编译线路是否等效；
在所述可支持线路和/或所述可运行线路与所述待编译线路不等效时，生成线路编译异常的提醒消息。
6.如权利要求1-5中任意一项所述的量子线路编译方法，其特征在于，所述根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路的步骤包括：
获取所述可支持线路中的一逻辑门，作为目标逻辑门，并根据所述拓扑结构判断所述目标逻辑门的目标操作比特在所述目标量子芯片上是否相邻；
若所述目标操作比特在所述目标量子芯片上不相邻，则调用所述拓扑映射模块将所述目标操作比特交换为相邻比特，以将所述可支持线路映射为所述可运行线路。
7.一种量子线路编译装置，其特征在于，所述装置应用于编译框架，所述编译框架包括线路处理模块以及拓扑映射模块，所述量子线路编译装置包括：
线路配置模块，用于在接收到编译指令时，根据所述编译指令中的配置文件，确定目标量子芯片的拓扑结构以及所述目标量子芯片支持的可支持逻辑门集合；
线路处理模块，用于调用所述线路处理模块对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
线路映射模块，用于根据所述拓扑结构，调用所述拓扑映射模块将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
8.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至6任一项中所述的方法。
9.一种电子装置，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行所述权利要求1至6任一项中所述的方法。
10.一种量子线路编译框架，其特征在于，所述量子线路编译框架包括线路处理模块以及拓扑映射模块；
所述线路处理模块，被配置为根据目标量子芯片支持的可支持逻辑门集合对待编译线路进行处理，生成可支持线路，其中，所述可支持线路中的逻辑门全部属于所述可支持逻辑门集合；
所述拓扑映射模块，被配置为根据所述目标量子芯片的拓扑结构，将所述可支持线路映射为可运行线路，其中，所述可运行线路为可在所述目标量子芯片上运行的量子线路。
11.一种量子操作系统，其特征在于，所述量子操作系统包括权利要求10所述的量子线路编译框架或根据权利要求1至6任一项所述的量子线路编译方法实现所述待编译线路的编译。
CN202110349907.9A 2021-03-31 2021-03-31 量子线路编译方法、装置、编译框架及量子操作系统 Pending CN115146782A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110349907.9A CN115146782A (zh) 2021-03-31 2021-03-31 量子线路编译方法、装置、编译框架及量子操作系统
PCT/CN2022/084083 WO2022206842A1 (zh) 2021-03-31 2022-03-30 量子线路编译方法、装置、编译框架及量子操作系统
EP22779024.3A EP4300377A1 (en) 2021-03-31 2022-03-30 Quantum circuit compilation method and device, compilation framework and quantum operating system
US18/284,683 US20240160977A1 (en) 2021-03-31 2022-03-30 Quantum circuit compilation method, device, compilation framework and quantum operating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110349907.9A CN115146782A (zh) 2021-03-31 2021-03-31 量子线路编译方法、装置、编译框架及量子操作系统

Publications (1)

Publication Number Publication Date
CN115146782A true CN115146782A (zh) 2022-10-04

Family

ID=83404101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110349907.9A Pending CN115146782A (zh) 2021-03-31 2021-03-31 量子线路编译方法、装置、编译框架及量子操作系统

Country Status (4)

Country Link
US (1) US20240160977A1 (zh)
EP (1) EP4300377A1 (zh)
CN (1) CN115146782A (zh)
WO (1) WO2022206842A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116451795A (zh) * 2023-06-09 2023-07-18 深圳量旋科技有限公司 一种量子线路图处理方法、装置及电子设备和存储介质
CN117234524A (zh) * 2023-11-15 2023-12-15 北京量子信息科学研究院 量子云计算的编译方法和装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118608A (zh) * 2007-08-23 2008-02-06 清华大学 任意量子比特门的分解方法
CN101794328A (zh) * 2009-01-30 2010-08-04 新思科技有限公司 针对门输出负载的快速且准确的估计
CN102564584A (zh) * 2011-11-25 2012-07-11 华东师范大学 高灵敏度量子效应光电探测器等效电路的建模方法
CN109376867A (zh) * 2018-09-17 2019-02-22 合肥本源量子计算科技有限责任公司 两量子比特逻辑门的处理方法及装置
CN110826719A (zh) * 2019-10-14 2020-02-21 合肥本源量子计算科技有限责任公司 一种量子程序的处理方法、装置、存储介质和电子装置
US20200219003A1 (en) * 2018-12-26 2020-07-09 Bull Sas Method for development of a compiling process for a quantum circuit on a quantum processor and said method
CN112035397A (zh) * 2019-06-04 2020-12-04 三星电子株式会社 包括fpga的电子系统及其操作方法
CN112115655A (zh) * 2020-08-28 2020-12-22 济南浪潮高新科技投资发展有限公司 基于量子芯片耦合拓扑结构的量子线路编译方法及装置
US20210012233A1 (en) * 2019-07-11 2021-01-14 International Business Machines Corporation Adaptive compilation of quantum computing jobs

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11783217B2 (en) * 2019-02-21 2023-10-10 IonQ, Inc. Quantum circuit optimization
CN109858628B (zh) * 2019-02-28 2021-04-27 北京百度网讯科技有限公司 编译量子电路的方法、装置、设备和计算机可读存储介质
CN110569979B (zh) * 2019-09-09 2022-09-06 中国科学技术大学 面向嘈杂中型量子设备的逻辑-物理比特重映射方法
CN111783991A (zh) * 2020-07-01 2020-10-16 深圳量旋科技有限公司 模块化的量子计算机软件架构实现方法及系统
CN112085204B (zh) * 2020-09-18 2022-10-28 东南大学 一种用于量子编译的线路变换方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118608A (zh) * 2007-08-23 2008-02-06 清华大学 任意量子比特门的分解方法
CN101794328A (zh) * 2009-01-30 2010-08-04 新思科技有限公司 针对门输出负载的快速且准确的估计
CN102564584A (zh) * 2011-11-25 2012-07-11 华东师范大学 高灵敏度量子效应光电探测器等效电路的建模方法
CN109376867A (zh) * 2018-09-17 2019-02-22 合肥本源量子计算科技有限责任公司 两量子比特逻辑门的处理方法及装置
US20200219003A1 (en) * 2018-12-26 2020-07-09 Bull Sas Method for development of a compiling process for a quantum circuit on a quantum processor and said method
CN112035397A (zh) * 2019-06-04 2020-12-04 三星电子株式会社 包括fpga的电子系统及其操作方法
US20210012233A1 (en) * 2019-07-11 2021-01-14 International Business Machines Corporation Adaptive compilation of quantum computing jobs
CN110826719A (zh) * 2019-10-14 2020-02-21 合肥本源量子计算科技有限责任公司 一种量子程序的处理方法、装置、存储介质和电子装置
CN112115655A (zh) * 2020-08-28 2020-12-22 济南浪潮高新科技投资发展有限公司 基于量子芯片耦合拓扑结构的量子线路编译方法及装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116451795A (zh) * 2023-06-09 2023-07-18 深圳量旋科技有限公司 一种量子线路图处理方法、装置及电子设备和存储介质
CN116451795B (zh) * 2023-06-09 2023-10-10 深圳量旋科技有限公司 一种量子线路图处理方法、装置及电子设备和存储介质
CN117234524A (zh) * 2023-11-15 2023-12-15 北京量子信息科学研究院 量子云计算的编译方法和装置
CN117234524B (zh) * 2023-11-15 2024-01-26 北京量子信息科学研究院 量子云计算的编译方法和装置

Also Published As

Publication number Publication date
WO2022206842A1 (zh) 2022-10-06
EP4300377A1 (en) 2024-01-03
US20240160977A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
WO2022206842A1 (zh) 量子线路编译方法、装置、编译框架及量子操作系统
CN113222155B (zh) 一种量子线路的构建方法、装置、电子装置和存储介质
CN111461335A (zh) 基于mpi多进程的含噪声单量子逻辑门实现方法及装置
US20240104417A1 (en) Quantum computing task processing method, system and apparatus, and operating system
CN114358317B (zh) 基于机器学习框架的数据分类方法及相关设备
CN114358318B (zh) 基于机器学习框架的分类方法及相关装置
CN114912618A (zh) 一种量子计算任务调度方法、装置及量子计算机操作系统
CN113222153A (zh) 一种量子态的模拟方法、装置、存储介质和电子装置
CN114819163B (zh) 量子生成对抗网络的训练方法、装置、介质及电子装置
CN116090568A (zh) 量子数据与经典浮点型数据的大小关系确定方法及装置
CN115983392A (zh) 量子程序映射关系的确定方法、装置、介质及电子装置
CN115879562A (zh) 一种量子程序初始映射的确定方法、装置及量子计算机
CN114862079A (zh) 基于量子线路的风险值估算方法、装置、介质及电子装置
CN114372583B (zh) 基于机器学习框架的量子程序优化方法及相关设备
WO2024066808A1 (zh) 量子线路生成方法、装置、存储介质及电子装置
CN115271079A (zh) 量子线路的替换方法、装置、介质及量子计算机操作系统
CN115730670A (zh) 模式文件的生成方法、装置、介质及电子装置
CN114881239A (zh) 量子生成器的构造方法、装置、介质及电子装置
CN114881238A (zh) 量子鉴别器的构造方法、装置、介质及电子装置
CN114372584B (zh) 基于机器学习框架的迁移学习方法及相关装置
CN115409193A (zh) 量子程序的生成方法、装置、介质及量子计算机操作系统
CN114970872A (zh) 量子线路的编译方法、装置、介质及电子装置
CN115409194A (zh) 量子程序的生成系统及量子计算机操作系统
CN115775028A (zh) 量子线路优化方法、装置、介质及电子装置
CN115879560A (zh) 一种量子数据与经典数据的等值关系判断方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant after: Benyuan Quantum Computing Technology (Hefei) Co.,Ltd.

Address before: 230088 6th floor, E2 building, phase II, innovation industrial park, 2800 innovation Avenue, high tech Zone, Hefei City, Anhui Province

Applicant before: ORIGIN QUANTUM COMPUTING COMPANY, LIMITED, HEFEI

CB02 Change of applicant information