CN115136239A - 三个电容器的差分混合信号乘法器 - Google Patents

三个电容器的差分混合信号乘法器 Download PDF

Info

Publication number
CN115136239A
CN115136239A CN202180016384.4A CN202180016384A CN115136239A CN 115136239 A CN115136239 A CN 115136239A CN 202180016384 A CN202180016384 A CN 202180016384A CN 115136239 A CN115136239 A CN 115136239A
Authority
CN
China
Prior art keywords
capacitor
switch
logic processor
signal logic
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180016384.4A
Other languages
English (en)
Other versions
CN115136239B (zh
Inventor
金世荣
姜旻求
金圭贤
禹成勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN115136239A publication Critical patent/CN115136239A/zh
Application granted granted Critical
Publication of CN115136239B publication Critical patent/CN115136239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/44—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Fuzzy Systems (AREA)
  • Automation & Control Theory (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Image Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Complex Calculations (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了一种差分混合信号逻辑处理器。差分混合信号逻辑处理器包括用于将模拟值A和N位数字值B相乘的多个混合信号乘法器分支。多个混合信号乘法器分支中的每一个包括跨第二电容器和第三电容器连接的第一电容器，以跨第二电容器和第三电容器提供差分输出。第一电容器的电容等于第二电容器和第三电容器的电容的一半。

Description

三个电容器的差分混合信号乘法器
背景技术
本发明总体上涉及电子电路，并且更具体地涉及具有三个电容器的差分混合信号乘法器。
新兴的富含传感器的平台(诸如物联网(IoT)、保健、自主驾驶)经常需要使用机器学习(ML)算法的本地决策能力。这些应用在电池操作的平台中需要超低功率操作，但是大部分应用需要昂贵的模数转换(ADC)，因为采样的数据在模拟域中。不仅传感器应用，而且许多新兴计算平台(诸如存储器内计算、神经元形态计算(例如，基于电阻随机存取存储器(ReRAM)的计算)等经常在模拟域中生成中间结果。
因此，模拟和数字混合信号处理是避免来自ADC的这种高成本的良好替代。虽然模拟处理在低功率状态中遭受非理想性，但是机器学习算法通常具有高固有噪声抗扰性，这使得诸如低功率混合信号处理的近似计算更具吸引力。大多数机器学习算法的关键计算内核是乘法。自然地，模拟值(来自传感器或神经元形态计算块)和数字值(来自存储器)之间的混合信号相乘是基本计算组件。
发明内容
根据本发明的方面，提供一种差分混合信号逻辑处理器。差分混合信号逻辑处理器包括用于将模拟值A和N位数字值B相乘的多个混合信号乘法器分支。多个混合信号乘法器分支中的每个包括跨第二电容器和第三电容器连接的第一电容器，以跨第二电容器和第三电容器提供差分输出。第一电容器的电容等于第二电容器和第三电容器的电容的一半。
根据本发明的其他方面，提供了用于形成差分混合信号处理器的方法。该方法包括布置用于模拟值和N位数字值B的乘法的多个混合信号乘法器分支的每一个，以包括跨第二电容器和第三电容器连接的第一电容器，以跨第二电容器和第三电容器提供差分输出。第一电容器的电容等于第二电容器和第三电容器的电容的一半。
从以下将结合附图阅读的对其说明性实施例的详细描述，这些和其他特征和优点将变得显而易见。
附图说明
以下描述将参考以下附图提供优选实施例的细节，其中：
图1是示出根据本发明的实施例的示例性处理系统的框图；
图2是根据本发明实施例的示例性混合信号点积计算电路的框图；
图3是根据本发明的实施例的具有三个电容器的差分混合信号乘法器的框图；
图4是示出根据本发明的实施例的示例性点积计算方法的流程图；
图5是示出根据本发明的实施例的示例性乘法器和累加器(MAC)操作配置的框图；
图6是示出根据本发明实施例的用于形成混合信号逻辑处理器的示例性方法的流程图；
图7是示出了根据本发明的实施例的跨深度神经网络的层的示例性位精度要求的框图；以及
图8是示出了根据本发明实施例的从其获得图3的设计的示例性初始设计800的图。
具体实施方式
本发明的实施例涉及具有三个电容器的差分混合信号乘法器。
本发明的一个或多个实施例可以涉及具有差分有符号数表示(differentialsigned number representation)的点积。然而，应当理解，其他或相同实施例也可以针对涉及混合(模拟和数字)信号的其他数字和逻辑功能。
本发明的一个或多个实施例针对值B的任何位精度利用一个三个电容器，其中，B涉及模拟值A与N位数字值B之间的乘法运算，如下B＝2N-1bN-1+2N-1bN-2...+20b0，其中bn是在第n位位置处的二进制值。对于值B的任何位精度，每个分支仅需要三个电容器。
在本发明的一个或多个实施例中，每个混合信号乘法器分支包括跨第二电容器和第三电容器连接的第一电容器，以提供跨第二电容器和第三电容器的差分输出。
在本发明的一个或多个实施例中，第一电容器的电容等于第二电容器和第三电容器的电容的一半。
因而，对于8位数字值，所提出的乘法器的实施例需要大约>100x的更小的电容器面积和更低的能量消耗来对电容器充电。即，对于任何位精度要求，所提出的乘法器仅使用如本文所述大小的三个电容器，这显著地节省了面积和能量成本。
所提出的乘法器的一个或多个实施例还覆盖了乘法中的两个操作数的有符号表示。
所提出的乘法器的一个或多个实施例使用差分输入来实现更高的信号完整性。
所提出的乘法器的一个或多个实施例还计算点积，该点积是跨许多相乘的结果的总和。
图1是示出根据本发明的实施例的示例性处理系统100的框图。处理系统100包括一组处理单元(例如，CPU)101、一组GPU 102、一组存储器设备103、一组通信设备104和一组外围设备105。CPU 101可以是单核或多核CPU。GPU 102可以是单核或多核GPU。CPU 101和/或GPU 102中的至少一个包括差分混合信号处理器，其中每个乘法器具有三个电容器，以执行逻辑功能，诸如点积。一个或多个存储器设备103可以包括高速缓存、RAM、ROM和其他存储器(闪存、光学存储器、磁性存储器等)。通信设备104可以包括无线和/或有线通信设备(例如，网络(例如，WiFi等)、适配器等)。外围设备105可以包括显示设备、用户输入设备、打印机、成像设备等。处理系统100的元件由一个或多个总线或网络(共同由附图标记110表示)连接。
在实施例中，存储器设备103可以存储专门编程的软件模块以将计算机处理系统转换成被配置为实现本发明的各个方面的专用计算机。在实施例中，专用硬件(例如，专用集成电路、现场可编程门阵列(FPGA)等)可以用于实现本发明的各个方面。
当然，处理系统100也可以包括其他元件(未示出)，如本领域技术人员易于想到的，以及省略某些元件。例如，如本领域普通技术人员容易理解的，取决于处理系统100中的不同其他输入设备和/或输出设备的特定实现，所述输入设备和/或输出设备可以被包括在处理系统100中。例如，可以使用不同类型的无线和/或有线输入和/或输出设备。此外，还可以利用不同配置中的附加处理器、控制器、存储器等。给定在此所提供的本发明的教导，本领域的普通技术人员容易想到处理系统100的这些和其他变化。
此外，应当理解，下文相对于与本发明有关的不同元件和步骤描述的不同附图可全部或部分地由系统100的一个或多个元件来实现。
如本文所使用的，术语“硬件处理器子系统”或“硬件处理器”可以指协作以执行一个或多个特定任务的处理器、存储器、软件或其组合。在有用的实施例中，硬件处理器子系统可包括一个或多个数据处理元件(例如，逻辑电路、处理电路、指令执行设备等)。该一个或多个数据处理元件可以被包括在中央处理单元、图形处理单元和/或单独的基于处理器或计算元件的控制器(例如，逻辑门等)中。硬件处理器子系统可包括一个或多个板上存储器(例如，高速缓存、专用存储器阵列、只读存储器等)。在一些实施例中，硬件处理器子系统可以包括一个或多个存储器(例如，ROM、RAM、基本输入/输出系统(BIOS)等)，所述一个或多个存储器可以板上或板外，或者可以专用于由硬件处理器子系统使用。
在一些实施例中，硬件处理器子系统可以包括和执行一个或多个软件元件。一个或多个软件元件可包括用于实现指定结果的操作系统和/或一个或多个应用和/或特定代码。
在其他实施例中，硬件处理器子系统可以包括执行一个或多个电子处理功能以实现指定结果的专用、专门电路。这种电路可包括一个或多个专用集成电路(ASIC)、FPGA和/或PLA。
根据本发明的实施例，硬件处理器子系统的这些和其他变型也被设想。
图2是根据本发明实施例的示例性混合信号点积计算电路200的框图。
混合信号点积计算电路200包括传感器节点的阵列210、一组放大器220、存储器230、以及一组混合乘法器分支(简称为“混合乘法器”)240。为了说明，对混合乘法器240的数量进行四个的任意选择。然而，在其他实施例中，可以使用其他数量的混合乘法器。
从该组混合乘法器240中，提供差分输出OUT(OUT+和OUT-)。
存储器230提供数字值w1-4。
图3是根据本发明实施例的具有三个电容器的差分混合信号乘法器300的框图。
在实施例中，差分混合信号乘法器300可以是图2的混合信号点积计算电路200中的混合乘法器240之一。
差分混合信号乘法器300包括差分输入端vA+和vA-。
差分混合信号乘法器300包括差分输出vout。
差分混合信号乘法器300包括电容器c1 301、电容器c2p 302、电容器c2n303、开关s1304、另一开关s1 305、开关s0 306、另一开关s0 307、开关
Figure BDA0003811513100000051
308、以及另一开关
Figure BDA0003811513100000052
309。
电容器c1 301的一端耦合到节点sp+，并且电容器c1 301的另一端耦合到节点sp-。
节点sp+还耦合到开关s0 306的一侧、开关
Figure BDA0003811513100000053
308的一侧和开关s1 304的一侧。开关s0 306的另一侧耦合到输入端vA+。开关
Figure BDA0003811513100000054
308的另一侧耦合到输入端vA-。开关s1 304的另一侧耦合到电容器c2p 302的一侧。电容器c2p 302的另一侧接地。
节点sp-还耦合到开关s0 307的一侧、开关
Figure BDA0003811513100000055
309的一侧和开关s1 305的一侧。开关s0 307的另一侧耦合到输入端vA+。开关
Figure BDA0003811513100000056
309的另一侧耦合到输入端vA-。开关s1 305的另一侧耦合到电容器c2n 303的一侧。电容器c2n 303另一侧接地。
差分形式中的bn∈{-1，1}。
在重置阶段中vA+＝vA-＝vcm。
表1是示出根据本发明的实施例的与具有三个电容器的差分混合信号乘法器的各个处理级有关的信号的表。
表1
Figure BDA0003811513100000057
Figure BDA0003811513100000061
现在将给出关于根据本发明的实施例的电容器大小的描述。
在实施例中，电容器c1 301＝c/2。
在实施例中，电容器c2p 302＝c。
在实施例中，电容器c2n 303＝c。
图4是根据本发明实施例的示例性点积计算方法400的流程图。
在框405，通过将这些电容器放电(例如，将它们连接至地)以使vsp+＝vsp-＝vcm来执行重置。在另一实施例中，这些电容器可以通过将它们连接至放电电势来放电。
在框410处，执行B个评估阶段，每个评估阶段包括样本阶段、合并阶段和累积阶段。由此，对于第n个评估阶段(对于N位值，该阶段被迭代N次)，以下适用：
(a)采样：对于第n位，采样节点sp+具有电压vcm-bnvA，而采样节点sp-具有电压vcm-bnvA。
(b)累积：节点sp+和sp-是电荷共享的。类似地，sp-和vout-是电荷共享的。因此，vout＝(bn+0.5bn-1...+0.5nb0)vA。
在框415处，输出vout∝BvA。
现在将给出关于根据本发明的实施例的乘法器和累加器(MAC)操作的描述。
在许多信号处理和机器学习应用中，假设相乘的结果被求和(在所谓的MAC操作中)。
这里，乘法器的正端口和负端口可以通过电荷共享操作分别单独地连接至正轨和负轨。
图5是根据本发明实施例的示例性乘法器和累加器(MAC)操作配置500的框图。
如图所示，乘法器1至M的乘法器输出out+以一定的电压
Figure BDA0003811513100000062
连接至正轨511，，并且乘法器1至M的乘法器输出out-以一定的电压
Figure BDA0003811513100000063
连接至负轨512。
以下在MAC操作中适用：
Figure BDA0003811513100000071
图6是根据本发明实施例的用于形成混合信号逻辑处理器的典型方法600的流程图。
在框605处，将多个混合信号乘法器分支布置成具有三个专用电容器，所述三个专用电容器包括第一电容器、第二电容器和第三电容器、连接至第一电容器的第一端的正电源节点、以及连接至第一电容器的第二端的负电源节点。在实施例中，第一电容器跨第二电容器和第三电容器连接，并且具有第二电容器和第三电容器的一半的电容值。在实施例中，跨第二电容器和第三电容器提供差分输出。
在框610处，将包括第一、第二和第三开关的第一组开关的第一端连接至正电源节点。
在框615处，将包括第四、第五和第六开关的第二组开关的第一端连接至负电源节点。
在框620处，将第一和第四开关的第二端连接至正输入电压。
在框625处，将第二和第五开关的第二端连接至负输入电压。
在框630处，将第三开关的第二端连接至第二电容器的第一端并且连接至混合信号处理器的正输出节点。
在框635处，将第六开关的第二端连接至第三电容器的第一端并且连接至混合信号处理器的负输出节点。
在框640处，通过第一和第二组开关的不同设置来启用混合信号逻辑处理器的不同模式。
图7是示出了根据本发明的实施例的跨深度神经网络的层的示例性位精度要求700的框图。
可以看出，取决于所涉及的层，位精度要求700包括8位、6位、4位、5位和3位精度。具体地，输入层701需要8位精度，第一隐藏层711、第二隐藏层712和第三隐藏层713分别需要6位精度、4位精度和5位精度，并且输出层721需要3位精度。
图8是示出了根据本发明实施例的从其获得图3的设计的示例性初始设计800的图。初始设计800包括总共四个电容器，其中图3的设计将图8中具有相同C值的电容器c1p和c1n组合成图3中具有C/2值的单个电容器c1。因此，设计800需要大小C的四个电容器，而图3的设计仅需要值C、C和C/2的三个电容器，因此节省了空间和成本。图8中的电容器c1p和c1n的Ctotal＝1/(1/c1p+1/c1n)＝C/2。因此，图3的设计提供了相对于图8的电容器c1p和c1n将电容器面积节省一半的机会。
差分混合信号乘法器800包括差分输入端vA+和vA-；
差分混合信号乘法器800包括差分输出vout。
差分混合信号乘法器800包括电容器c1p 801、电容器c1p 810、电容器c2p 802、电容器c2n 803、开关s1 804、另一开关s1 805、开关s0 806、另一开关s0 807、开关
Figure BDA0003811513100000081
808、以及另一开关
Figure BDA0003811513100000082
809。
电容器C1p 801的一端耦合到节点sp+，并且电容器c1n 810的一端耦合到节点sp-。电容器c1p 801和电容器c1n 810的另一端连接Vcm。
节点sp+还耦合到开关s0 806的一侧、开关
Figure BDA0003811513100000083
808的一侧和开关s1 804的一侧。开关s0 806的另一侧耦合到输入端vA+。开关
Figure BDA0003811513100000084
808的另一侧耦合到输入端vA-。开关s1 804的另一侧耦合到电容器c2p 802的一侧。电容器c2p 802的另一侧连接至地。
节点sp-还耦合到开关s0 807的一侧、开关
Figure BDA0003811513100000085
809的一侧和开关s1 805的一侧。开关s0 807的另一侧耦合到输入端vA+。开关
Figure BDA0003811513100000086
809的另一侧耦合到输入端vA-。开关s1 805的另一侧耦合到电容器c2n 803的一侧。电容器c2n 803的另一侧连接至地。
现在将给出关于本发明的实施例提供的各种益处的描述。
本发明的一个或多个实施例提供针对任何位精度要求仅使用三个电容器的乘法器，这显著地节省了面积和能量成本。
本发明的一个或多个实施例涵盖了乘法中的两个操作数的有符号表示。
本发明的一个或多个实施例使用差分输入来实现更高的信号完整性。
本发明的一个或多个实施例计算点积，该点积是许多相乘的结果上的总和。
本发明的一个或多个实施例在不使用偏移的情况下执行混合信号乘法。
鉴于本文提供的本发明的教导，本领域普通技术人员容易确定本发明实施例的这些和其他伴随优点。
本发明可以是任何可能的技术细节集成度的系统、方法和/或计算机程序产品。计算机程序产品可包括其上具有用于使处理器执行本发明的各方面的计算机可读程序指令的一个或多个计算机可读存储介质。
计算机可读存储媒体可为可保留和存储供指令执行装置使用的指令的有形装置。计算机可读存储介质可以是，例如但不限于，电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备、或者上述的任意合适的组合。计算机可读存储介质的更具体示例的非穷尽列表包括以下各项：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式紧凑盘只读存储器(CD-ROM)、数字通用盘(DVD)、记忆棒、软盘、诸如穿孔卡之类的机械编码设备或具有记录在其上的指令的槽中的凸出结构、以及上述各项的任何合适的组合。如本文所使用的计算机可读存储媒体不应被解释为暂时性信号本身，例如无线电波或其他自由传播的电磁波、通过波导或其他传输媒体传播的电磁波(例如，穿过光纤电缆的光脉冲)或通过电线发射的电信号。
本文中所描述的计算机可读程序指令可以经由网络(例如，互联网、局域网、广域网和/或无线网络)从计算机可读存储介质下载到相应的计算/处理设备，或者下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输纤维、无线传输、路由器、防火墙、开关、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口接收来自网络的计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路的配置数据、或以一种或多种程序设计语言的任何组合编写的源代码或目标代码，这些程序设计语言包括面向对象的程序设计语言(诸如Smalltalk、C++等)和过程程序设计语言(诸如“C”程序设计语言或类似程序设计语言)。计算机可读程序指令可以完全地在用户计算机上执行、部分在用户计算机上执行、作为独立软件包执行、部分在用户计算机上部分在远程计算机上执行或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接至用户计算机，或者可连接至外部计算机(例如，使用互联网服务提供商通过互联网)。在一些实施例中，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来使电子电路个性化来执行计算机可读程序指令，以便执行本发明的各方面。
下面将参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可被提供给计算机或其他可编程数据处理装置的处理器以产生机器，使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现在流程图和/或框图的或多个框中指定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置、和/或其他设备以特定方式工作，从而，其中存储有指令的计算机可读存储介质包括包含实现流程图和/或框图中的或多个方框中规定的功能/动作的方面的指令的制造品。
也可以把计算机可读程序指令加载到计算机、其他可编程数据处理装置、或其他设备上，使得在计算机、其他可编程装置或其他设备上执行一系列操作步骤，以产生计算机实现的处理，使得在计算机、其他可编程装置或其他设备上执行的指令实现流程图和/或框图中的或多个方框中规定的功能/动作。
说明书中对本发明的“一个实施例”或“实施例”以及其其他变型的引用意味着结合该实施例所描述的特定特征、结构、特性等包括在本发明的至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”或“在实施例中”以及任何其他变型不一定都指相同的实施例。然而，应当理解，鉴于本文提供的本发明的教导，一个或多个实施例的特征可以组合。
应当理解的是，例如，在“A/B”、“A和/或B”以及“A和B中的至少一个”的情况下，使用任何以下“/”、“和/或”以及“中的至少一个”旨在包括仅选择第一列出项(A)、或仅选择第二列出项(B)、或选择两个选项(A和B)。作为另一个实例，在“A、B、和/或C”以及“A、B、和C中的至少一个”的情况下，这种措辞旨在仅涵盖第一个列出的选项(A)的选择，或仅选择第二列出选项(B)，或仅选择第三列出选项(C)，或仅选择第一和第二列出选项(A和B)，或者仅选择第一列出项和第三列出项(A和C)，或者仅选择第二列出项和第三列出项(B和C)，或者选择所有三个选项(A和B和C)。这可以扩展多达所列出的项目。
附图中的流程图和框图示出了根据本发明的不同实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些备选实现中，框中标注的功能可以不按照图中标注的顺序发生。例如，连续示出的两个方框实际上可以作为一个步骤完成，同时、基本上同时、以部分或完全时间上重叠的方式执行，或者方框有时可以以相反的顺序执行，这取决于所涉及的功能。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作或执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。
已经描述了系统和方法的优选实施例(其旨在是说明性的而非限制性的)，应注意，本领域技术人员可根据上述教导进行修改和变化。因此，应当理解，在所附权利要求概述的本发明的范围内，可以在所公开的特定实施例中做出改变。因此已经描述了具有专利法所要求的细节和特征的本发明的各个方面，并且在权利要求中阐述了所要求的以及期望由专利证书所保护的内容。

Claims (20)

1.一种差分混合信号逻辑处理器，包括：
用于将模拟值A和N位数字值B相乘的多个混合信号乘法器分支，所述混合信号乘法器分支中的每一个包括：
第一电容器，跨第二电容器和第三电容器连接，以跨所述第二电容器和所述第三电容器提供差分输出，
其中，所述第一电容器的电容等于所述第二电容器和所述第三电容器的电容的一半。
2.根据权利要求1所述的差分混合信号逻辑处理器，还包括：
正电源节点，连接至所述第一电容器的第一端；
负电源节点，连接至所述第一电容器的第二端。
3.根据权利要求1所述的差分混合信号逻辑处理器，还包括：
第一组开关，所述第一组开关包括第一开关、第二开关和第三开关，所述第一开关、所述第二开关和所述第三开关各自具有耦合到所述正电源节点的第一端；以及
第二组开关，所述第二组开关包括第四开关、第五开关和第六开关，所述第四开关、所述第五开关和所述第六开关各自具有耦合到所述负电源节点的第一端。
4.根据权利要求1所述的差分混合信号逻辑处理器，其中，所述第一开关和所述第四开关的第二端连接至正输入电压，其中，所述第二开关和所述第五开关的第二端连接至负输入电压，其中，所述第三开关的第二端连接至所述第二电容器的所述第一端并且连接至正输出节点，并且其中，所述第六开关的第二端连接至所述第三电容器的所述第一端并且连接至负输出节点。
5.根据权利要求4所述的差分混合信号逻辑处理器，其中，所述第二电容器和所述第三电容器的第二端接地。
6.根据权利要求4所述的差分混合信号逻辑处理器，其中，所述第一开关和所述第二开关向所述正电源节点提供互补输入，并且其中，所述第四开关和所述第五开关向所述负电源节点提供互补输入。
7.根据权利要求4所述的差分混合信号逻辑处理器，其中，所述混合信号逻辑处理器被配置为计算模拟值矢量和数字值矢量之间的点积。
8.根据权利要求7所述的差分混合信号逻辑处理器，其中，所述混合信号逻辑处理器包括在具有至少一个传感器和存储器设备的系统中，其中，所述模拟值矢量是从所述至少一个传感器接收的，并且所述数字值是从所述存储器设备接收的。
9.根据权利要求7所述的差分混合信号逻辑处理器，其中，采样模式使用所述多个混合信号乘法器分支中的每一个中的单个分支专用电容器对所述模拟值矢量进行采样以存储采样值。
10.根据权利要求4所述的差分混合信号逻辑处理器，其中，所述第一电容器的电容等于所述第二电容器和所述第三电容器中的任一个的电容的一半。
11.根据权利要求4所述的差分混合信号逻辑处理器，其中，在电容器方面，所述多个混合信号乘法器分支中的每一个仅包括所述三个专用电容器。
12.根据权利要求4所述的差分混合信号逻辑处理器，其中，所述混合信号逻辑处理器的不同模式包括重置模式、采样模式、合并模式和累积模式。
13.根据权利要求4所述的差分混合信号逻辑处理器，其中，在所述混合信号逻辑处理器的累积模式期间，所述正电源节点和所述正输出节点是电荷共享的，并且所述负电源节点和所述负输出节点是电荷共享的。
14.根据权利要求4所述的差分混合信号逻辑处理器，其中，在所述混合信号逻辑处理器的重置模式期间，所述正电源节点和所述负电源节点具有相同的电势。
15.根据权利要求4所述的差分混合信号逻辑处理器，其中，所述第一开关和所述第二开关形成第一开关对，并且所述第四开关和所述第五开关形成第二开关对，并且其中，在给定时间提供所述正输入电压或所述负输入电压中的一个时，所述第一开关对和所述第二开关对中的每一个中的所述开关彼此互补。
16.根据权利要求4所述的差分混合信号逻辑处理器，还包括：
正供电轨，连接至所述正输出节点；以及
负供电轨，连接至所述负输出节点，
其中，所述正供电轨和所述负供电轨部署用于乘法器和累加器操作。
17.根据权利要求4所述的差分混合信号逻辑处理器，其中，执行电荷共享操作，以将所述正供电轨连接至所述正输出节点，并且将所述负供电轨连接至所述负输出节点。
18.根据权利要求1所述的差分混合信号逻辑处理器，其中，所述模拟值A与所述N位数字值B的相乘，其中，计算所述N位数字值B，B＝2N-1bN-1+2N-1bN-2…+20b0，其中bn是第n位位置处的二进制值。
19.一种用于形成差分混合信号处理器的方法，包括：
布置用于将模拟值与N位数字值B相乘的多个混合信号乘法器分支中的每个分支，以包括跨第二电容器和第三电容器连接的第一电容器，以跨所述第二电容器和所述第三电容器提供差分输出，
其中，所述第一电容器的电容等于所述第二电容器和所述第三电容器的电容的一半。
20.根据权利要求19所述的方法，还包括：将所述多个混合信号乘法器分支中的每一个布置为具有连接至所述第一电容器的第一端的正电源节点和连接至所述第一电容器的第二端的负电源节点。
CN202180016384.4A 2020-04-13 2021-03-01 差分混合信号逻辑处理器及其形成方法 Active CN115136239B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/847,505 US11301211B2 (en) 2020-04-13 2020-04-13 Differential mixed signal multiplier with three capacitors
US16/847,505 2020-04-13
PCT/IB2021/051691 WO2021209829A1 (en) 2020-04-13 2021-03-01 Differential mixed signal multiplier with three capacitors

Publications (2)

Publication Number Publication Date
CN115136239A true CN115136239A (zh) 2022-09-30
CN115136239B CN115136239B (zh) 2023-07-14

Family

ID=78006225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180016384.4A Active CN115136239B (zh) 2020-04-13 2021-03-01 差分混合信号逻辑处理器及其形成方法

Country Status (8)

Country Link
US (1) US11301211B2 (zh)
JP (1) JP2023521341A (zh)
CN (1) CN115136239B (zh)
AU (1) AU2021254857B2 (zh)
CA (1) CA3171993A1 (zh)
DE (1) DE112021002295T5 (zh)
GB (1) GB2610332A (zh)
WO (1) WO2021209829A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11500960B2 (en) * 2019-10-29 2022-11-15 Qualcomm Incorporated Memory cell for dot product operation in compute-in-memory chip

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381352A (en) * 1992-12-22 1995-01-10 Yozan, Inc. Circuit for multiplying an analog value by a digital value
CN101510444A (zh) * 2009-04-10 2009-08-19 华为技术有限公司 一种采样保持单元及其中的电压处理方法、电子设备
CN102957428A (zh) * 2011-08-11 2013-03-06 爱特梅尔公司 具有双重积分电容器系统的模/数转换器
CN107544770A (zh) * 2017-09-15 2018-01-05 中国科学技术大学 一种数模混合输入的、电荷域的模拟乘加器电路
US20190392298A1 (en) * 2018-06-21 2019-12-26 Hitachi, Ltd. Neural network circuit
US10594334B1 (en) * 2018-04-17 2020-03-17 Ali Tasdighi Far Mixed-mode multipliers for artificial intelligence

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8275727B2 (en) 2009-11-13 2012-09-25 International Business Machines Corporation Hardware analog-digital neural networks
US9675799B2 (en) * 2012-12-05 2017-06-13 Lambda Nu Technology Llc Method and apparatus for implantable cardiac lead integrity analysis
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
JP2016171357A (ja) * 2013-07-25 2016-09-23 アルプス電気株式会社 Ｄ／ａ変換器
US9503118B2 (en) 2015-02-20 2016-11-22 The Trustees Of Princeton University Multiplying analog to digital converter and method
US9646243B1 (en) 2016-09-12 2017-05-09 International Business Machines Corporation Convolutional neural networks using resistive processing unit array
US9793912B1 (en) 2016-12-27 2017-10-17 Western Digital Technologies, Inc. Analog-to-digital conversion circuitry with real-time adjusted gain and resolution
US11263522B2 (en) 2017-09-08 2022-03-01 Analog Devices, Inc. Analog switched-capacitor neural network
EP3682377A4 (en) 2017-09-15 2021-06-16 Mythic, Inc. MIXED SIGNAL CALCULATION SYSTEM AND METHODS
KR101982635B1 (ko) * 2017-11-07 2019-05-24 고려대학교 산학협력단 아날로그-디지털 신호 변환 장치 및 신호 변환 방법
US11106268B2 (en) * 2018-07-29 2021-08-31 Redpine Signals, Inc. Method and system for saving power in a real time hardware processing unit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381352A (en) * 1992-12-22 1995-01-10 Yozan, Inc. Circuit for multiplying an analog value by a digital value
CN101510444A (zh) * 2009-04-10 2009-08-19 华为技术有限公司 一种采样保持单元及其中的电压处理方法、电子设备
CN102957428A (zh) * 2011-08-11 2013-03-06 爱特梅尔公司 具有双重积分电容器系统的模/数转换器
CN107544770A (zh) * 2017-09-15 2018-01-05 中国科学技术大学 一种数模混合输入的、电荷域的模拟乘加器电路
US10594334B1 (en) * 2018-04-17 2020-03-17 Ali Tasdighi Far Mixed-mode multipliers for artificial intelligence
US20190392298A1 (en) * 2018-06-21 2019-12-26 Hitachi, Ltd. Neural network circuit

Also Published As

Publication number Publication date
WO2021209829A1 (en) 2021-10-21
DE112021002295T5 (de) 2023-03-23
GB202216836D0 (en) 2022-12-28
US11301211B2 (en) 2022-04-12
AU2021254857B2 (en) 2023-11-02
JP2023521341A (ja) 2023-05-24
GB2610332A (en) 2023-03-01
CN115136239B (zh) 2023-07-14
CA3171993A1 (en) 2021-10-21
AU2021254857A1 (en) 2022-08-04
US20210318852A1 (en) 2021-10-14

Similar Documents

Publication Publication Date Title
CN111758106B (zh) 用于大规模并行神经推理计算元件的方法和系统
Salamat et al. Rnsnet: In-memory neural network acceleration using residue number system
KR102653822B1 (ko) 혼성 신호 컴퓨팅 시스템 및 방법
US10831691B1 (en) Method for implementing processing elements in a chip card
KR20180093245A (ko) 뉴로모픽 연산 장치
US11042715B2 (en) Electronic system for performing a multiplication of a matrix and vector
KR102567449B1 (ko) 뉴로모픽 연산 장치 및 그것의 동작 방법
CN115136239B (zh) 差分混合信号逻辑处理器及其形成方法
US10777253B1 (en) Memory array for processing an N-bit word
Sikora Controllability of time‐delay fractional systems with and without constraints
US11610101B2 (en) Formation failure resilient neuromorphic device
US11907380B2 (en) In-memory computation in homomorphic encryption systems
CN117980899A (zh) 带有不同准确度的按位乘法的混合信号电路
US11436302B2 (en) Electronic system for computing items of an outer product matrix
US11200297B2 (en) Integrator voltage shifting for improved performance in softmax operation
US11770130B2 (en) Mixed-signal dot product processor with single capacitor per multiplier
US11811416B2 (en) Energy-efficient analog-to-digital conversion in mixed signal circuitry
US20210224036A1 (en) Dual capacitor mixed signal mutiplier
AU2020399273B2 (en) Capacitive processing unit
US20230058641A1 (en) Analog-to-digital conversion with bit skipping functionality
US20220391684A1 (en) Asynchronous mixed precision update of resistive processing unit array
US10049326B1 (en) Systems and methods for transfer function estimation using membership functions
WO2023248049A1 (en) Stochastic bitstream generation with in-situ function mapping
CN115952847A (zh) 神经网络模型的处理方法及处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant