CN115129629A - 具有双闪存芯片的带宽扩展方法、计算机装置和存储介质 - Google Patents
具有双闪存芯片的带宽扩展方法、计算机装置和存储介质 Download PDFInfo
- Publication number
- CN115129629A CN115129629A CN202211062662.2A CN202211062662A CN115129629A CN 115129629 A CN115129629 A CN 115129629A CN 202211062662 A CN202211062662 A CN 202211062662A CN 115129629 A CN115129629 A CN 115129629A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- mode
- code
- program
- dual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供一种具有双闪存芯片的带宽扩展方法、计算机装置和存储介质,该方法包括:获取程序标签段中的闪存模式标志位,根据闪存模式标志位确认当前的工作模式为单闪存模式或者双闪存模式;如当前的工作模式为双闪存模式,将第一闪存中的切换代码复制至随机存储器中,并执行切换代码;使用绝对地址跳转方式获取用户数据代码:从第一闪存中获取第一预设字节块的第一程序代码,从第二闪存中获取第二预设字节块的第二程序代码,将第一程序代码与第二程序代码组合形成目标程序代码,将目标程序代码传输至高速缓冲存储器。本发明提供的计算机装置可实现上述的带宽扩展方法。本发明能够增加闪存的带宽和容量,能够提升数据传输的速度。
Description
技术领域
本发明涉及数字数据处理领域,具体涉及一种具有双闪存芯片的带宽扩展方法、计算机装置和存储介质。
背景技术
现如今,系统级芯片的主频和性能都有一定的提升,微处理器能够完成更复杂的运算。若要处理更复杂的运算,对系统级芯片的闪存的容量和带宽有了更高的要求。例如,由于蓝牙和WIFI的协议栈比较庞大,一些有蓝牙和WIFI等无线功能的系统级芯片对闪存的容量有较大的需求。又例如,一些采用了神经网络算法进行语音和图像处理相关的系统级芯片,由于其需要搭载的神经网络模型参数数据更为巨大,所以对闪存的容量也有较大的需求。
通常,系统级芯片搭载闪存有两种形式,一种是采用嵌入式闪存,另一种是系统级芯片内部叠封串行接口闪存或者在印制电路板上外置串行接口闪存。
嵌入式闪存是主流的一种选择。若系统级芯片需要兆字节级别的闪存容量时,采用嵌入式闪存会使得成本过高。且嵌入式闪存会限制系统级芯片整体的制程,导致系统级芯片在性能上无法达到预期。
若采用串行接口闪存,其花费成本较低,但在实际应用中,其带宽不足,延迟较大。在现有技术中,为了扩展带宽和减少延迟,通常系统级芯片会在硬件上添加高速缓冲存储器。同时,在软件上,会在软件运行的早期阶段,将代码从串行接口闪存复制到随机存储器中。但是,面对短时间内大数据量的访问需求,例如加载神经网络模型参数数据,串行接口闪存的带宽仍然不足。
发明内容
本发明的第一目的是提供一种具有双闪存芯片的带宽扩展方法。
本发明的第二目的是提供一种应用上述的具有双闪存芯片的带宽扩展方法的计算机装置。
本发明的第三目的是提供一种实现上述的具有双闪存芯片的带宽扩展方法的存储介质。
为了实现上述的第一目的,本发明提供的一种具有双闪存芯片的带宽扩展方法,包括:获取程序标签段中的闪存模式标志位,根据闪存模式标志位确认当前的工作模式为单闪存模式或者双闪存模式;如当前的工作模式为双闪存模式,将第一闪存中的切换代码复制至随机存储器中,并执行切换代码;使用绝对地址跳转方式跳转至第一闪存的用户程序代码初始地址,并获取用户数据代码:从第一闪存中获取第一预设字节块的第一程序代码,从第二闪存中获取第二预设字节块的第二程序代码,将第一程序代码与第二程序代码组合形成目标程序代码,将目标程序代码传输至高速缓冲存储器。
由上述方案可见,当具有双闪存的芯片的核心处理器执行双闪存模式后,通过从第一闪存中读取16字节的程序代码,再从第二闪存中读取16字节的程序代码,将第一闪存中读取的16字节代码与第二闪存读取的16字节的程序代码合并成32字节的程序代码,送进闪存控制器中的高速缓冲存储器。这种读取方法可以在单位时间内,比单闪存模式多存储16字节的数据。由于数据在单位时间内能够传输多一倍的数据,对于单闪存模式而言,闪存的带宽扩展了一倍。
进一步的方案中,第一程序代码在第一闪存中的存储地址与第二程序代码在第二闪存中的存储地址相同。
由此可见,闪存控制器在读取程序代码时,在第一程序代码读取代码的首地址与在第二程序代码读取的代码的首地址相同,保证数据在读取过程中保持稳定。
进一步的方案中,第一预设字节块与第二预设字节块相等。
由此可见,由于一个高速缓冲存储器存储的内存是固定的,若第一预设字节块不等于第二预设字节块,在传输时,会有其中一个闪存所用的传输时间增加,从而带宽扩展不能增加一倍;第一预设字节块与第二预设字节块大小相等可以使得带宽拓展能够增加一倍。同时,第一预设字节块与第二预设字节块大小相等可以使得闪存控制器能够在第一闪存和第二闪存中相同的位置读取到第一预设字节块和第二预设字节块。
进一步的方案中,用户数据代码包括用户程序代码和/或数据资源代码。
由此可见,用户程序代码为用户应用程序的逻辑代码,数据资源代码根据应用的实际要求规划。
进一步的方案中,如当前的工作模式为单闪存模式,获取存储在第一闪存中的用户数据代码。
由此可见,当系统级芯片当前的工作模式是单闪存模式时,此时第二闪存不工作,只需第一闪存工作。
进一步的方案中,如当前的工作模式为双闪存模式,程序标签段所有的有效标签位于程序标签段的前半部分,程序标签段所有的填充字位于程序标签段的后半部分。
由此可见,工作模式为单闪存模式时,闪存控制器在读取程序标签段时,会按照读取4个32比特的有效标签再读取4个32比特的填充字的顺序来执行;工作模式为双闪存模式时,闪存控制器会先读取第一闪存中的4个32比特的有效标签,再读取第二闪存的4个32比特的填充段信息,以保证闪存控制器读取数据的顺序与单闪存模式相同。
为了实现上述的第二目的,本发明提供的一种具有双闪存的计算机装置,包括:核心处理器、闪存控制器、随机存储器以及第一闪存,核心处理器与闪存控制器、随机存储器进行通信,闪存控制器可读取第一闪存的数据,闪存控制器内设置有高速缓冲存储器;还包括第二闪存,闪存控制器可读取第二闪存的数据,其中,核心处理器运行计算机程序时可执行上述的具有双闪存芯片的带宽扩展方法的各个步骤。
由上述方案可见,本系统级芯片的核心处理器基于RISC-V指令集进行设计,由于现采用的闪存的通讯方式采用串行接口,不符合RISC-V的指令和数据总线结构,因此,需要专门的闪存控制器来桥接核心处理器和闪存。
进一步的方案中,核心处理器、闪存控制器、随机存储器以及第一闪存集成在一个系统级芯片中,第二闪存设置在系统级芯片外。
由此可见,第二闪存可通过在系统级芯片后期封装时叠封,或者在印制电路板上焊接。
为了实现上述的第三目的,本发明提供的一种存储介质,其上面存储计算机程序,计算机程序被核心处理器执行时实现上述的具有双闪存芯片的带宽扩展方法的各个步骤。
附图说明
图1是具有双闪存的计算机装置实施例中的系统结构图。
图2是具有双闪存的计算机装置实施例中的高速缓冲存储器缓存闪存的数据块结构图。
图3是具有双闪存的计算机装置实施例中的双闪存模式下的物理视图。
图4是具有双闪存的计算机装置实施例中的双闪存模式下的逻辑视图。
图5是具有双闪存的计算机装置实施例中的二进制镜像文件的结构图。
图6是具有双闪存的计算机装置实施例中的二进制镜像文件拆分的示意图。
图7是具有双闪存的计算机装置实施例中的用户数据代码拆分示意图。
图8是具有双闪存芯片的带宽扩展方法实施例中的流程图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
计算机装置实施例:
参见图1,图1是具有双闪存芯片的带宽扩展方法实施例中的计算机装置的系统结构图。计算机装置包括系统级芯片11和第二闪存17。系统级芯片11内设置有核心处理器12、随机存储器13、闪存控制器14和第一闪存16。核心处理器12与闪存控制器14、随机存储器13进行通信,闪存控制器14可读取第一闪存16的数据,闪存控制器14内设置有高速缓冲存储器15。第二闪存17在系统级芯片11外部,闪存控制器14可读取第二闪存17的数据。第二闪存17可通过在系统级芯片后期封装时叠封,或者在印制电路板上焊接。核心处理器12基于RISC-V指令集进行设计,由于现采用的第一闪存16和第二闪存17的通讯方式采用串行接口,不符合RISC-V的指令和数据总线结构,因此,需要专门的闪存控制器14来桥接核心处理器12和闪存。
参见图2,图2是具有双闪存的计算机装置实施例高速缓冲存储器缓存闪存的数据块结构图。闪存控制器14每次读取正式数据之前,需要先向第一闪存16和第二闪存17发送准备数据,例如片选信号、命令字节、地址数据以及假时钟。闪存控制器14发送完准备数据后,才开始读取正式数据。所以,闪存控制器14每次读取的数据量不能过少,如果每次读取的数据量不多,由于准备数据的数据量是固定的,但由于正式数据的数量较少,则所有需要传输的数量中,准备数据的占比较大,影响了数据的读取效率。但是,闪存控制器14每次读取的数据量不能过多,因为在数据读取的过程中,核心处理器12 的通讯总线一直被闪存控制器14占用,直至闪存控制器14完成数据的读取。所以,在本实施例中,闪存控制器14的单次读取量定为32字节。高速缓冲存储器15的宽度是根据闪存控制器14的单次数据读取量确定,所以,本实施例的高速缓冲存储器15的宽度为32字节,即高速缓冲存储器15中的缓存行122每次缓存数据为32字节。
在逻辑上,第一闪存16会被划分为相同字节的数据块121,每个数据块121的字节数量为32字节。当核心处理器12获取数据块121的内容时,闪存控制器14将数据块的内容读取到高速缓冲存储器15的缓存行122中。
参见图3,图3是具有双闪存的计算机装置实施例中的双闪存模式下的物理视图。当计算机装置处于单闪存模式时,闪存控制器14只读取第一闪存16的数据,第二闪存17此时不工作。当计算机装置处于双闪存模式时,闪存控制器14同时读取第一闪存16和第二闪存17的数据。在物理视图上,此时第一闪存16和第二闪存17划分为16字节的数据块,16字节的数据块为131至138。
参见图4,图4是具有双闪存的计算机装置实施例中的双闪存模式下的逻辑视图。在逻辑视图上,第一闪存16的数据块131与第二闪存17的数据块135组成32字节的数据块,第一闪存16的数据块132与第二闪存17的数据块136组成另一个32字节的数据块,从而组成闪存的逻辑视图139。
参见图5,图5是具有双闪存芯片的带宽扩展方法的二进制镜像文件的结构图。二进制镜像文件根据模式选择下载至第一闪存或者拆分后下载至第一闪存和第二闪存中。在本实施例中,二进制镜像文件包括五个部分:程序标签段111、引导代码段112、填充段113、用户程序代码114和数据资源代码115。本实施例的用户数据代码包括用户程序代码114和数据资源代码115。
程序标签段中包含跳转指令码1111、程序选项字1112、用户标签1113和填充字1114。跳转指令码1111、程序选项字1112和用户标签1113统称为有效标签。程序标签段111中,每个信息的宽度为32比特。跳转指令码1111中,存在一条跳转指令码,其用于跳转程序标签段111,到达引导代码段112的首地址,执行后面的引导过程。程序选项字1112中包含闪存模式标志位,当闪存模式标志位为0时,表示计算机装置的工作模式为单闪存模式;当闪存模式标志位为1时,表示计算机装置的工作模式为双闪存模式。用户标签1113记录用户资源信息,例如,数据资源段的数量、起始地址、大小等。填充字1114占总程序标签段111一半,每四个32比特的有效标签后接着四个32比特的填充字1114。程序标签段111大小为1千字节。
引导代码段112中包括引导逻辑代码1121和切换代码1122。引导逻辑代码1121对程序标签段111中的闪存模式标志位做判断,判断闪存工作模式为单闪存模式或者双闪存模式。切换代码1122可以将闪存控制器14从单闪存模式转换为双闪存模式。由于闪存模式切换会引起闪存逻辑视图和物理视图之间映射关系的突变,切换代码要复制到随机存储器13中,在随机存储器13中执行该切换程序。引导代码段的大小为1千字节。
填充段113用于填充二进制镜像文件,其大小等于程序标签段111和引导代码段112之和,为2千字节。计算机装置的工作模式为双闪存模式时,可以存储在第二闪存17上,使得第一闪存16的用户程序代码与第二闪存17的用户程序代码的逻辑位置相同。
用户程序代码114存储用户应用程序的业务逻辑代码,数据资源代码115根据应用的实际要求规划。
参见图6,图6是具有双闪存芯片的带宽扩展方法的二进制镜像文件拆分的结构图。当应用程序需要计算机装置的工作模式为双闪存模式时,二进制镜像文件需要拆分成两个,分别下载进第一闪存16和第二闪存17。其中,程序标签段111中的闪存模式标志位设置为1。在计算机装置复位时,闪存控制器14的工作模式默认为单闪存模式,此时第二闪存17不起作用。在切换至双闪存模式之前,程序标签段111和引导代码段112的代码需要在第一闪存16中,能够以单闪存模式被正常访问和被执行。
程序标签段111中,其有效标签会被抽取存储在第一闪存16的程序标签段111的前半部分,填充字1114集中存储在第一闪存16的程序标签段111的后半部分。处理完的程序标签段111大小不变,跳转指令码1111和程序选项字1112的位置不变。工作模式为单闪存模式时,闪存控制器在读取程序标签段时,会按照读取4个32比特的有效标签再读取4个32比特的填充字的顺序来执行;工作模式为双闪存模式时,闪存控制器会先读取第一闪存中的4个32比特的有效标签,再读取第二闪存17的4个32比特的填充段信息,以保证闪存控制器读取数据的顺序与单闪存模式相同。
引导代码段112不做改变,存储在第一闪存16的程序标签段111的后面。填充段113存储与第二闪存17的基地址处。由于填充段113大小等于程序标签段111大小与引导代码段112大小之和,因此在后续存储用户程序代码114的数据时,用户程序代码在第一闪存16中的起始位置和在第二闪存17中的起始位置相同。
参见图7,图7是具有双闪存芯片的带宽扩展方法实施例中的用户数据代码拆分示意图。用户数据代码以每32字节为一组进行拆分,拆分为多个数据块。其中数据块可拆分为两个16字节的字节块,例如字节块1143和字节块1144。字节块1143为数据块的前半部分,存储于第一闪存16中第一用户数据代码1141,字节块1144为数据块的后半部分,存储于第二闪存17中第二用户数据代码1142。同理,字节块1145和字节块1146为一组数据块,字节块1145为数据块的前半部分,存储于第一闪存16中第一用户数据代码1141,字节块1146为数据块的后半部分,存储于第二闪存17中的第二用户数据代码1142。
对于尾部的数据块,若不足16字节,即将数据块存储在第一闪存16中的第一用户数据代码1141,若数据块超过16字节,而不超过32字节的,前16字节的字节块1147存储在第一闪存16中的第一用户数据代码1141,后面数据块剩余的部分为字节块1148,存储在第二闪存17中的第二用户数据代码1142。
具有双闪存芯片的带宽扩展方法实施例:
参见图8,图8是具有双闪存芯片的带宽扩展方法实施例中的流程图。在计算机装置上电或复位后,核心处理器的程序指针会指向第一闪存的首地址处,同时,闪存控制器开始以单闪存模式开始工作。首先执行步骤S11,获取程序标签段中的闪存模式标志位。核心处理器通过从第一闪存中的基地址获取跳转指令码,通过跳转指令码跳转至引导代码段。引导代码段有引导逻辑代码,核心处理器执行引导逻辑代码可以获取程序标签段中的闪存模式标志位,然后对其进行判断。
获取程序标签段中的闪存模式标志位的步骤后,执行步骤S12,根据闪存模式标志位确认当前的工作模式为单闪存模式或者双闪存模式。程序标签段中的闪存模式标志位若为0,则确认当前工作模式为单闪存模式。程序标签段中的闪存模式标志位若为1,则确认当前工作模式为双闪存模式。
若当前工作模式为单闪存模式,则执行步骤S15,获取存储在第一闪存的用户数据代码。由于闪存处理器一直处于单闪存模式,所以不需要切换至双闪存模式,可直接获取存储在第一闪存的用户数据代码,然后执行用户数据代码。在当前工作模式为单闪存工作模式时,核心处理器访问程序标签段时,闪存控制器会访问4个32比特的有效标签后再访问4个32比特的填充字。
若当前工作模式为双闪存模式,则执行步骤S13,将第一闪存中的切换代码复制至随机存储器中,并执行切换代码。切换代码中涉及对闪存控制器的操作,将闪存控制器从只读取第一闪存转换成闪存控制器读取第一闪存和第二闪存的数据。在操作闪存控制器期间,核心处理器无法通过闪存控制器正常获取指令和数据。所以要将切换代码复制到随机存储器当中,使得核心处理器在随机存储器执行切换代码,以保证不影响整个操作的进行。
执行切换代码结束后,还执行步骤S14,使用绝对地址跳转方式跳转至第一闪存的用户程序代码初始地址,并获取用户数据代码:从第一闪存中获取第一预设字节块的第一程序代码,从第二闪存中获取第二预设字节块的第二程序代码,将第一程序代码与第二程序代码组合形成目标程序代码,将目标程序代码传输至高速缓冲存储器。第一程序代码在第一闪存中的存储地址与第二程序代码在第二闪存中的存储地址相同,第一预设字节块与第二预设字节块大小相等。当具有双闪存的芯片的核心处理器执行双闪存模式后,通过从第一闪存中读取16字节的程序代码,再从第二闪存中读取16字节的程序代码,将第一闪存中读取的16字节代码与第二闪存读取的16字节的程序代码合并成32字节的程序代码,送进闪存控制器中的高速缓冲存储器。这种读取方法可以在单位时间内,比单闪存模式多存储16字节的数据。由于数据在单位时间内能够传输多一倍的数据,对于单闪存模式而言,闪存的带宽扩展了一倍。
在当前工作模式为双闪存工作模式时,核心处理器访问程序标签段时,闪存控制器会先读取第一闪存中的4个32比特的有效标签,再读取第二闪存17的4个32比特的填充段信息,以保证闪存控制器读取数据的顺序与单闪存模式相同。
存储介质实施例:
上述实施例所描述的具有双闪存芯片的带宽扩展方法能以计算机程序方式存储在存储介质中,该程序被处理器执行时,可完成上述具有双闪存芯片的带宽扩展方法实施例的步骤。计算机可读介质可以是计算机可读信号介质或者存储介质。存储介质例如可以是但不限于:电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。
上述仅为本发明的较佳实施例,但发明的设计构思并不局限于此,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。
Claims (10)
1.一种具有双闪存芯片的带宽扩展方法,其特征在于:
获取程序标签段中的闪存模式标志位,根据所述闪存模式标志位确认当前的工作模式为单闪存模式或者双闪存模式;
如当前的工作模式为双闪存模式,将第一闪存中的切换代码复制至随机存储器中,并执行所述切换代码;
使用绝对地址跳转方式跳转至所述第一闪存的用户程序代码初始地址,并获取用户数据代码:从所述第一闪存中获取第一预设字节块的第一程序代码,从第二闪存中获取第二预设字节块的第二程序代码,将所述第一程序代码与所述第二程序代码组合形成目标程序代码,将所述目标程序代码传输至高速缓冲存储器。
2.根据权利要求1所述的具有双闪存芯片的带宽扩展方法,其特征在于:
所述第一程序代码在所述第一闪存中的存储地址与所述第二程序代码在所述第二闪存中的存储地址相同。
3.根据权利要求1所述的具有双闪存芯片的带宽扩展方法,其特征在于:
所述第一预设字节块与所述第二预设字节块相等。
4.根据权利要求1至3任一项所述的具有双闪存芯片的带宽扩展方法,其特征在于:
所述用户数据代码包括所述用户程序代码和/或数据资源代码。
5.根据权利要求1至3任一项所述的具有双闪存芯片的带宽扩展方法,其特征在于:
如当前的工作模式为单闪存模式,获取存储在所述第一闪存中的用户数据代码。
6.根据权利要求5所述的具有双闪存芯片的带宽扩展方法,其特征在于:
如当前的工作模式为单闪存模式,所述程序标签段包含间隔存储的有效标签以及填充字,所述有效标签与所述填充字的位数相等。
7.根据权利要求6所述的具有双闪存芯片的带宽扩展方法,其特征在于:
如当前的工作模式为双闪存模式,所述程序标签段所有的有效标签位于所述程序标签段的前半部分,所述程序标签段所有的填充字位于所述程序标签段的后半部分。
8.具有双闪存的计算机装置,包括:
核心处理器、闪存控制器、随机存储器以及第一闪存,所述核心处理器与所述闪存控制器、所述随机存储器进行通信,所述闪存控制器可读取所述第一闪存的数据,所述闪存控制器内设置有高速缓冲存储器;
其特征在于:
还包括第二闪存,所述闪存控制器可读取所述第二闪存的数据,其中,所述核心处理器运行计算机程序时可执行如权利要求1至7任一项所述的具有双闪存芯片的带宽扩展方法的各个步骤。
9.根据权利要求8所述的具有双闪存的计算机装置,其特征在于:
所述核心处理器、所述闪存控制器、所述随机存储器以及所述第一闪存集成在一个系统级芯片中,所述第二闪存设置在所述系统级芯片外。
10.存储介质,其上面存储计算机程序,其特征在于:
所述计算机程序被核心处理器执行时实现如权利要求1至7任一项所述的具有双闪存芯片的带宽扩展方法的各个步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211062662.2A CN115129629B (zh) | 2022-09-01 | 2022-09-01 | 具有双闪存芯片的带宽扩展方法、计算机装置和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211062662.2A CN115129629B (zh) | 2022-09-01 | 2022-09-01 | 具有双闪存芯片的带宽扩展方法、计算机装置和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115129629A true CN115129629A (zh) | 2022-09-30 |
CN115129629B CN115129629B (zh) | 2022-12-02 |
Family
ID=83387286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211062662.2A Active CN115129629B (zh) | 2022-09-01 | 2022-09-01 | 具有双闪存芯片的带宽扩展方法、计算机装置和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115129629B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080040598A1 (en) * | 1999-08-04 | 2008-02-14 | Super Talent Electronics Inc. | Flash micro-controller with shadow boot-loader SRAM for dual-device booting of micro-controller and host |
US20100146256A1 (en) * | 2000-01-06 | 2010-06-10 | Super Talent Electronics Inc. | Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces |
US20110066837A1 (en) * | 2000-01-06 | 2011-03-17 | Super Talent Electronics Inc. | Single-Chip Flash Device with Boot Code Transfer Capability |
CN102063943A (zh) * | 2010-11-01 | 2011-05-18 | 香港应用科技研究院有限公司 | Nand闪存参数自动检测系统 |
CN103942151A (zh) * | 2014-04-10 | 2014-07-23 | 深圳市硅格半导体有限公司 | 闪存的数据存储方法及装置 |
US20210406170A1 (en) * | 2020-06-24 | 2021-12-30 | MemRay Corporation | Flash-Based Coprocessor |
-
2022
- 2022-09-01 CN CN202211062662.2A patent/CN115129629B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080040598A1 (en) * | 1999-08-04 | 2008-02-14 | Super Talent Electronics Inc. | Flash micro-controller with shadow boot-loader SRAM for dual-device booting of micro-controller and host |
US20100146256A1 (en) * | 2000-01-06 | 2010-06-10 | Super Talent Electronics Inc. | Mixed-Mode ROM/RAM Booting Using an Integrated Flash Controller with NAND-Flash, RAM, and SD Interfaces |
US20110066837A1 (en) * | 2000-01-06 | 2011-03-17 | Super Talent Electronics Inc. | Single-Chip Flash Device with Boot Code Transfer Capability |
CN102063943A (zh) * | 2010-11-01 | 2011-05-18 | 香港应用科技研究院有限公司 | Nand闪存参数自动检测系统 |
US20120110241A1 (en) * | 2010-11-01 | 2012-05-03 | Hong Kong Applied Science and Technology Research Institute Company Limited | System for nand flash parameter auto-detection |
CN103942151A (zh) * | 2014-04-10 | 2014-07-23 | 深圳市硅格半导体有限公司 | 闪存的数据存储方法及装置 |
US20210406170A1 (en) * | 2020-06-24 | 2021-12-30 | MemRay Corporation | Flash-Based Coprocessor |
Also Published As
Publication number | Publication date |
---|---|
CN115129629B (zh) | 2022-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2031492B1 (en) | Data storage device and data storage method | |
US9292224B2 (en) | Providing indirect data addressing for a control block at a channel subsystem of an I/O processing system | |
EP3036642B1 (en) | Hardware managed compressed cache | |
US9436272B2 (en) | Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous | |
EP2849076B1 (en) | Dma transmission method and system | |
RU2556419C2 (ru) | Способ и компьютерная система для выполнения команды запуска субканала в вычислительной среде | |
JP5159902B2 (ja) | 入出力処理システム内のチャネル・サブシステムと通信するように構成された制御装置において可変長のデバイス・コマンド・ワード(dcw)を処理するための方法 | |
KR102358477B1 (ko) | 인터페이스 제어 메커니즘을 갖는 전자 시스템 및 그것의 동작 방법 | |
JP2011512591A5 (zh) | ||
CN111108488B (zh) | 内存块回收方法和装置 | |
CN102667714B (zh) | 支持访问由操作系统环境外的资源提供的功能的方法和系统 | |
US10866755B2 (en) | Two stage command buffers to overlap IOMMU map and second tier memory reads | |
CN110781120A (zh) | 一种axi总线主机设备跨4kb传输的实现方法 | |
KR20210124705A (ko) | 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법 | |
CN115129629B (zh) | 具有双闪存芯片的带宽扩展方法、计算机装置和存储介质 | |
CN104598409A (zh) | 一种处理输入输出请求的方法及设备 | |
US7979606B2 (en) | Method for storing data | |
CN104424124A (zh) | 内存装置、电子设备和用于控制内存装置的方法 | |
JP3517417B2 (ja) | データ転送装置 | |
EP4261687A1 (en) | Data check method and related device | |
JPS58137047A (ja) | コンピユ−タの省略命令制御装置 | |
CN114356234A (zh) | 非对齐存储结构的闪存设备及数据存储方法 | |
CN117193632A (zh) | 一种操作命令处理方法、装置、设备和存储介质 | |
CN117312201A (zh) | 一种数据传输方法、装置及加速器设备、主机和存储介质 | |
CN111858494A (zh) | 文件获取方法、装置、存储介质及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |