CN115117095A - 阵列基板和显示面板 - Google Patents

Abstract

本申请提供一种阵列基板和显示面板，包括：衬底以及位于衬底上的多个像素电路组和多个信号线组，多个像素电路组和多个信号线组均沿行方向间隔设置，像素电路组包括沿行方向间隔设置的两个像素电路子组；信号线组在衬底上的至少部分正投影位于同一像素电路组中的两个像素电路子组在衬底上的正投影之间；一个像素电路组与一个信号线组对应设置，且像素电路组中的两个像素电路子组均与信号线组电连接。相邻两个信号线组之间的距离较大，至少部分发光单元在衬底上的正投影位于相邻两个信号线组在衬底上的正投影之间。因此，本申请提供的阵列基板和显示面板，能够改善显示面板的色偏现象，从而保证显示面板的显示效果。

Description

阵列基板和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板和显示面板。

背景技术

有机电致发光二极管(Organic Light-Emitting Diode，简称为OLED)作为一种自发光器件，因其具有低功耗、高色饱和度、广视角、薄厚度、能实现柔性化且无需背光源等优异性能，被广泛地应用在终端设备和穿戴设备等显示装置中。

显示面板可以包括衬底以及依次层叠设置在衬底上的金属走线层和发光层，发光层包括多个间隔设置的发光单元，金属走线层在衬底上的正投影与发光单元在衬底上的正投影部分重叠。

然而，相关技术中，大视角下发光单元的色偏现象较为严重，影响显示面板的显示效果。

发明内容

鉴于上述至少一个技术问题，本申请实施例提供一种阵列基板和显示面板，能够改善显示面板的色偏现象，从而保证显示面板的显示效果。

为了实现上述目的，本申请实施例提供如下技术方案：

本申请实施例的第一方面提供一种阵列基板，包括：衬底以及位于衬底上的多个像素电路组和多个信号线组，多个像素电路组和多个信号线组均沿行方向间隔设置，像素电路组包括沿行方向间隔设置的两个像素电路子组；信号线组在衬底上的至少部分正投影位于同一像素电路组中的两个像素电路子组在衬底上的正投影之间；一个像素电路组与一个信号线组对应设置，且像素电路组中的两个像素电路子组均与信号线组电连接。

本申请实施例提供的阵列基板，阵列基板可以包括衬底以及位于衬底上的多个像素电路组和多个信号线组；一个像素电路组与一个信号线组对应设置，信号线组用于为像素电路组提供各种信号。多个像素电路组和多个信号线组均沿行方向间隔设置，像素电路组包括沿行方向间隔设置的两个像素电路子组；其中，每个像素电路子组中包括沿列方向间隔设置的多个像素电路。像素电路组中的两个像素电路子组均与对应设置的信号线组电连接。信号线组在衬底上的至少部分正投影位于同一像素电路组中的两个像素电路子组在衬底上的正投影之间。相邻两个信号线组在衬底上的正投影位于前一列的像素电路组中的一个像素电路子组和后一列的像素电路组中的一个像素电路子组在衬底上的正投影的相对两侧，即相邻两个信号线组在衬底上的正投影位于两个像素电路子组在衬底上的正投影的沿行方向的相对两侧，相比于相邻两个信号线组在衬底上的正投影分别位于同一个像素电路子组在衬底上的正投影的沿行方向的相对两侧，可使得相邻两个信号线组之间的距离较大，从而使得发光层中的至少部分发光单元在衬底上的正投影位于相邻两个信号线组在衬底上的正投影之间，且与相邻两个信号线组在衬底上的正投影不相重叠，以避免相邻两个信号线组对发光单元的平坦性的影响，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

在一种可能的实现方式中，信号线组包括电源线和数据线，电源线和数据线均与像素电路组中的两个像素电路子组电连接。

这样，电源线和数据线分别为像素电路组提供电源信号和数据信号。

在一种可能的实现方式中，信号线组中的数据线包括两个，一个数据线与一个像素电路子组电连接；

可以实现的是，在同一信号线组中，电源线在衬底上的正投影位于两个数据线在衬底上的正投影之间。

在一种可能的实现方式中，信号线组中的电源线包括一个，电源线分别与像素电路组中的两个像素电路子组电连接；

可以实现的是，在同一信号线组中，两个数据线在衬底上的正投影对称设置在电源线在衬底上的正投影两侧。

这样，同一信号线组中，两个数据线与电源线之间干扰较为一致，从而使得两个数据线输入到对应像素电路中的数据信号一致性较高。

在一种可能的实现方式中，信号线组中的电源线包括两个，一个电源线与一个像素电路子组电连接。

在一种可能的实现方式中，像素电路子组包括多个沿列方向间隔设置的像素电路，在同一个像素电路组中，位于同一行的两个像素电路对称设置。

这样，相邻两个像素电路对称设置，从而便于信号线组分别向对应的两个像素电路中输入信号。

在一种可能的实现方式中，阵列基板用于具有发光层的显示面板，阵列基板还包括衬垫件，信号线组与衬垫件同层设置，发光层包括像素开口，像素开口在衬底上的正投影位于衬垫件在衬底上的正投影内；

可以实现的是，衬垫件与电源线电连接。

这样，单个衬垫件为完整的一体结构，具有较为平整的表面，可以保证发光单元的平整性，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

在一种可能的实现方式中，衬垫件包括第一衬垫件，第一衬垫件位于同一信号线组中的两个数据线之间；

这样，第一衬垫件具有较为平整的表面，可以保证发光单元的平整性，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

可以实现的是，数据线具有弯折区，在同一信号线组中，位于弯折区的两个数据线之间的距离大于位于其余区域的两个数据线之间的距离，第一衬垫件位于弯折区的两个数据线之间。

这样，弯折区的两个数据线的距离较大，可以降低两个数据线之间的干扰，另外，两个数据线之间具有较大的容置空间可以设置第一衬垫件。

可以实现的是，第一衬垫件与电源线为一体结构。

可以实现的是，衬垫件包括第二衬垫件，第二衬垫件位于相邻两个信号线组之间。

这样，第二衬垫件具有较为平整的表面，可以保证发光单元的平整性，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

本申请实施例的第二方面提供一种显示面板，包括上述第一方面中的阵列基板。

本申请实施例提供的显示面板，显示面板包括阵列基板，阵列基板可以包括衬底以及位于衬底上的多个像素电路组和多个信号线组；一个像素电路组与一个信号线组对应设置，信号线组用于为像素电路组提供各种信号。多个像素电路组和多个信号线组均沿行方向间隔设置，像素电路组包括沿行方向间隔设置的两个像素电路子组；其中，每个像素电路子组中包括沿列方向间隔设置的多个像素电路。像素电路组中的两个像素电路子组均与对应设置的信号线组电连接。信号线组在衬底上的至少部分正投影位于同一像素电路组中的两个像素电路子组在衬底上的正投影之间。相邻两个信号线组在衬底上的正投影位于前一列的像素电路组中的一个像素电路子组和后一列的像素电路组中的一个像素电路子组在衬底上的正投影的相对两侧，即相邻两个信号线组在衬底上的正投影位于两个像素电路子组在衬底上的正投影的沿行方向的相对两侧，相比于相邻两个信号线组在衬底上的正投影分别位于同一个像素电路子组在衬底上的正投影的沿行方向的相对两侧，可使得相邻两个信号线组之间的距离较大，从而使得发光层中的至少部分发光单元在衬底上的正投影位于相邻两个信号线组在衬底上的正投影之间，且与相邻两个信号线组在衬底上的正投影不相重叠，以避免相邻两个信号线组对发光单元的平坦性的影响，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

本申请的构造以及它的其他目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的阵列基板的俯视图；

图2为本申请实施例提供的阵列基板的另一俯视图；

图3为本申请实施例提供的单个像素电路中的半导体层的结构示意图；

图4为本申请实施例提供的像素电路中写入数据信号的结构示意图；

图5为本申请实施例提供的像素电路中写入电源信号的结构示意图。

附图标记说明：

100-阵列基板； 101-像素电路组；

102-信号线组； 110-像素电路子组；

111-第一像素电路子组； 112-第二像素电路子组；

113-像素电路； 120-电源线；

130-数据线； 131-第一数据线；

132-第二数据线； 140-衬垫件；

141-第一衬垫件； 142-第二衬垫件；

151-第一扫描线； 152-第二扫描线；

153-第三扫描线； 154-发光控制线；

155-参考线； 161-第一连接结构；

162-第二连接结构； 171-第一极板。

具体实施方式

经发明人长期研究发现，相关技术中，显示面板包括多个像素电路，多个像素电路呈多行多列的阵列排布，一个像素电路对应一个发光单元，像素电路位于衬底上，发光单元位于像素电路背离衬底的一侧。像素电路为发光单元提供驱动信号，以驱动发光单元发光。一列像素电路形成一个像素电路组，一个像素电路组对应电连接一个信号线组，信号线组为像素电路组提供各种信号。对应的信号线组在衬底上的正投影位于对应的像素电路组在衬底上的正投影的沿行方向的一侧，相邻两个信号线组在衬底上的正投影分别位于同一个像素电路组在衬底上的正投影的沿行方向的相对两侧。

然而，由于相邻两个信号线组在衬底上的正投影分别位于同一个像素电路组在衬底上的正投影的沿行方向的相对两侧，相邻两个信号线组之间的距离较小，而部分发光单元的尺寸较大，发光单元在衬底上的正投影与相邻两个信号线组在衬底上的正投影均部分重叠，发光单元横跨在相邻两个信号线组上，而相邻两个信号线组间隔设置，相邻两个信号线组之间的平整性较差，从而导致发光单元的平整性较差，进而使得大视角下发光单元的色偏现象较为严重，影响显示面板的显示效果。

基于上述的至少一个技术问题，本申请实施例提供一种阵列基板和显示面板，阵列基板可以包括衬底以及位于衬底上的多个像素电路组和多个信号线组；一个像素电路组与一个信号线组对应设置，信号线组用于为像素电路组提供各种信号。多个像素电路组和多个信号线组均沿行方向间隔设置，像素电路组包括沿行方向间隔设置的两个像素电路子组；其中，每个像素电路子组中包括沿列方向间隔设置的多个像素电路。像素电路组中的两个像素电路子组均与对应设置的信号线组电连接。信号线组在衬底上的至少部分正投影位于同一像素电路组中的两个像素电路子组在衬底上的正投影之间。相邻两个信号线组在衬底上的正投影位于前一列的像素电路组中的一个像素电路子组和后一列的像素电路组中的一个像素电路子组在衬底上的正投影的相对两侧，即相邻两个信号线组在衬底上的正投影位于两个像素电路子组在衬底上的正投影的沿行方向的相对两侧，相比于相邻两个信号线组在衬底上的正投影分别位于同一个像素电路子组在衬底上的正投影的沿行方向的相对两侧，可使得相邻两个信号线组之间的距离较大，从而使得发光层中的至少部分发光单元在衬底上的正投影位于相邻两个信号线组在衬底上的正投影之间，且与相邻两个信号线组在衬底上的正投影不相重叠，以避免相邻两个信号线组对发光单元的平坦性的影响，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下将结合图1-图5对本申请实施例提供的显示面板进行说明。

本实施例提供一种显示面板，该显示面板可以应用于电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、智能手环、智能手表、超级个人计算机、导航仪等移动或固定终端。

显示面板可以为有机发光二极管(Organic Light-Emitting Diode，简称为OLED)显示面板，微发光二极管(Micro Light Emitting Diode，简称为Micro LED或μLED)显示面板，或者，液晶(Liquid Crystal Display，简称为LCD)显示面板。

显示面板可以包括阵列基板100，以及位于阵列基板100上发光层。阵列基板100与发光层电连接。发光层可以包括阳极、阴极，以及位于阴极和阳极之间的发光材料层。阳极可以为像素电极，阴极可以为公共电极。

其中，发光材料层一般可以包括间隔设置的多个发光单元，多个发光单元可以呈阵列排布，多个发光单元可以包括但不限于红色发光单元、绿色发光单元和蓝色发光单元。另一些示例中，多个发光单元还可以包括白色发光单元。

发光层还可以包括像素限定层，像素限定层位于阴极和阳极之间，且像素限定层中具有间隔设置的多个像素开口，发光单元设置于像素开口中，像素限定层可以围设在发光单元的外周。

以下对本申请实施例提供的阵列基板100进行说明。

本申请实施例中，阵列基板100可以包括衬底，衬底可为后续设置的其余结构层提供支撑。一些示例中，衬底可以为刚性衬底，例如衬底的材料可以为玻璃。其他一些示例中，衬底可以为柔性衬底，衬底的材料可以包括聚酰亚胺(Polyimide，简称为PI)、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚乙烯、聚丙烯酸酯、聚醚酰亚胺、聚碳酸酯、聚芳酯以及聚醚砜中的至少一种。

如图1所示，阵列基板100可以包括第一方向X，第一方向X可以为阵列基板100的宽度方向；阵列基板100可以包括第二方向Y，第二方向Y可以为阵列基板100的长度方向；阵列基板100可以包括第三方向，第三方向可以为阵列基板100的厚度方向。本申请实施例中的长度、宽度和厚度等，仅仅是为了描述方便，并不意味着对尺寸的任何限制。例如，宽度可以大于、等于或小于长度。其中，第一方向X、第二方向Y和第三方向均不同。

本申请实施例以第一方向X为行方向，第二方向Y为列方向进行说明。

如图1所示，阵列基板100可以包括位于衬底上的多个信号线组102，多个信号线组102可以沿行方向间隔设置，每个信号线组102均沿列方向延伸。每个信号线组102中可以包括数据线130和电源线120。另外，如图2所示，阵列基板100中还可以设置有第一扫描线151、第二扫描线152、第三扫描线153、发光控制线154和参考线155。

如图1和图2所示，阵列基板100可以包括位于衬底上的多个像素电路组101，多个像素电路组101可以沿行方向间隔设置，每个像素电路组101中包括沿行方向间隔设置的两个像素电路子组110，该两个像素电路子组110可以包括第一像素电路子组111和第二像素电路子组112。每个像素电路子组110中包括沿列方向间隔设置的多个像素电路113(图2)。

多个像素电路113可以呈多行多列的阵列排布。像素电路113与发光层电连接，以为发光层提供驱动信号。像素电路113中可以包括多个晶体管(Thin Film Transistor,简称为TFT)以及电容结构。

其中，阵列基板100可以包括依次层叠设置在衬底上的半导体层、第一金属层、第二金属层、第三金属层和第四金属层，且半导体层、第一金属层、第二金属层、第三金属层和第四金属层中的相邻两层之间均设置有绝缘层。

如图2所示，半导体层包括多个晶体管的有源层，第一金属层可以包括第一扫描线151、第二扫描线152、第三扫描线153、电容结构的第一极板171、发光控制线154和多个晶体管的栅极；第二金属层可以包括参考线155和电容结构的第二极板；第三金属层可以包括晶体管的源漏极；第四金属层可以包括数据线130和电源线120(图1中)。

其中，半导体层的材料可以包括多晶硅(例如，低温多晶硅)或金属氧化物。第一金属层、第二金属层、第三金属层和第四金属层中的任意一者或多者的材料可以包括银、铝、铜等金属材料。

示例性的，多个像素电路113可以排布成M行N列，同一列中的多个像素电路113形成一个像素电路子组110，像素电路子组110包括N列，相邻两列像素电路子组110形成一个像素电路组101，即阵列基板100可以包括N/2个像素电路组101，一个像素电路组101与一个信号线组102对应设置，对应设置的一个信号线组102与一个像素电路组101之间电连接，即信号线组102也可以包括N/2个。

如图1所示，像素电路组101与信号线组102一一对应电连接，例如，第i列像素电路组101与第i列信号线组102电连接，其中，M、N为正整数，i为小于或等于N/2的正整数。

阵列基板100还包括向数据线130提供数据信号的数据驱动器、用于向第一扫描线151、第二扫描线152和第三扫描线153提供扫描信号的扫描驱动器、用于向发光控制线154提供发光控制信号的发光驱动器，以及用于向数据驱动器、扫描驱动器和发光驱动器提供驱动信号的时序控制器。

如图1所示，信号线组102包括电源线120和数据线130，电源线120和数据线130均与对应的像素电路组101中的两个像素电路子组110电连接。

继续参考图1，每列信号线组102中的数据线130可以包括两个，两个数据线130可以包括沿行方向间隔设置的第一数据线131和第二数据线132，第一数据线131在衬底上的正投影靠近第一像素电路子组111在衬底上的正投影，且第一数据线131与第一像素电路子组111电连接；第二数据线132在衬底上的正投影靠近第二像素电路子组112在衬底上的正投影，且第二数据线132与第二像素电路子组112电连接。

每个信号线组102中的电源线120分别为对应的像素电路组101中的各个像素电路113提供电源信号。在同一信号线组102中，电源线120在衬底上的正投影位于第一数据线131和第二数据线132在衬底上的正投影之间，且电源线120在衬底上的正投影与第一数据线131和第二数据线132在衬底上的正投影不相重叠，可以避免电源线120与数据线130之间短路。

如图1所示，数据线130具有弯折区W，在同一信号线组102中，位于弯折区W的第一数据线131和第二数据线132之间的距离大于位于其余区域的第一数据线131和第二数据线132之间的距离。至少部分发光单元在数据线130所在平面上的正投影位于弯折区W的第一数据线131和第二数据线132之间，且与第一数据线131和第二数据线132不相重叠，从而可以避免第一数据线131和第二数据线132距离较小而影响部分发光单元的平整性。

示例性的，信号线组102中的电源线120可以包括两个，一个电源线120与一个像素电路子组110电连接。例如，电源线120可以包括第一电源线和第二电源线，第一电源线和第二电源线在衬底上的正投影均位于第一数据线131和第二数据线132在衬底上的正投影之间。第一电源线靠近第一像素电路子组111，第二电源线靠近第二像素电路子组112。第一电源线可以与第一像素电路子组111电连接，第二电源线可以与第二像素电路子组112电连接。

示例性的，如图1所示，信号线组102可以包括一个电源线120，电源线120分别与像素电路组101中的两个像素电路子组110电连接，即一个电源线120同时电连接第一像素电路子组111和第二像素电路子组112，第一像素电路子组111和第二像素电路子组112共用一个电源线120。无需为两个像素电路子组110单独设置两个电源线120，使得电源线120的结构较为简单，可以简化阵列基板100的制备工艺。在同一信号线组102中，两个数据线130在衬底上的正投影对称设置在电源线120在衬底上的正投影两侧。本申请实施例以电源线120为一个进行说明。

以下对本申请实施例提供的多个晶体管进行说明。

如图2所示，像素电路113可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和驱动晶体管DT中的任意一个或多个。第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6可以为开关晶体管。

像素电路113中的晶体管的类型可以均是P型晶体管或者N型晶体管。或者，部分数量的晶体管可以为P型晶体管，其余数量的晶体管可以为N型晶体管。根据不同的晶体管类型提供不同的使能电平。使能电平指的是可以使晶体管导通的电平。示例性地，晶体管为P型晶体管时，使能电平为低电平。晶体管为N型晶体管时，使能电平为高电平。本申请实施例以多个晶体管均为P型晶体管为例进行说明。

如图1和图3所示，第一晶体管T1的第一极T11与数据线130电连接，第一晶体管T1的第二极T12与驱动晶体管DT的第一极DT1电连接；驱动晶体管DT的第二极DT2与第二晶体管T2的第二极T22电连接，第二晶体管T2的第一极T21与电容结构的第一极板171电连接；第三晶体管T3的第一极T31与电源线120电连接，第三晶体管T3的第二极T32与驱动晶体管DT的第一极DT1电连接；第四晶体管T4的第一极T41电连接至阳极，第四晶体管T4的第二极T42与驱动晶体管DT的第二极DT2电连接；第五晶体管T5的第一极T51电连接至阳极，第五晶体管T5的第二极T52电连接至参考线155；第六晶体管T6的第一极T61电连接至参考线155，第六晶体管T6的第二极T62电连接至电容结构的第一极板171；电容结构的第二极板与电源线120连接。

另外，第一晶体管T1的栅极与第二扫描线152连接，第二晶体管T2的栅极与第二扫描线152连接，第三晶体管T3的栅极与发光控制线154连接，第四晶体管T4的栅极与发光控制线154连接，第五晶体管T5的栅极与第三扫描线153连接，第六晶体管T6的栅极与第一扫描线151连接；驱动晶体管DT的栅极与电容结构的第一极板171连接。

以下对本申请实施例提供的像素电路113的工作过程进行说明。

在第一阶段中，发光控制线154提供高电平，控制第三晶体管T3和第四晶体管T4截止，发光层不发光。第一扫描线151提供低电平，控制第六晶体管T6导通，参考线155的参考电压传输至电容结构的第一极板171，并对第一极板171进行复位；第二扫描线152提供高电平，控制第一晶体管T1和第二晶体管T2截止，第三扫描线153提供低电平，控制第五晶体管T5导通，参考线155的参考电压传输至阳极，对发光层的阳极进行复位。

在第二阶段中，发光控制线154提供高电平，控制第三晶体管T3和第四晶体管T4截止，发光层不发光。第一扫描线151提供高电平，控制第六晶体管T6截止，第二扫描线152提供低电平，控制第一晶体管T1和第二晶体管T2导通。图4中的箭头示出了数据电压的传输路径，其中，数据线130的数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2传输至电容结构的第一极板171，并为电容结构充电。第三扫描线153提供高电平，控制第五晶体管T5截止。

在第三阶段中，发光控制线154提供低电平，控制第三晶体管T3和第四晶体管T4导通。第一扫描线151提供高电平，控制第六晶体管T6截止；第二扫描线152提供高电平，控制第一晶体管T1和第二晶体管T2截止，第三扫描线153提供高电平，控制第五晶体管T5截止，在电容结构的第一极板171的电位控制下，驱动晶体管DT导通。图5中的箭头示出了电源信号的传输路径，其中，电源线120的电源信号通过第三晶体管T3、驱动晶体管DT和第四晶体管T4传输至阳极；电源线120向发光层提供驱动电流以驱动发光层发光。

如图2所示，阵列基板100中可以包括第一连接结构161，第一连接结构161的一端与第二晶体管T2的第一极T21电连接，第一连接结构161的另一端与电容结构的第一极板171电连接，使得数据线130通过第一晶体管T1、驱动晶体管DT、第二晶体管T2和第一连接结构161向电容结构的第一极板171充电。例如，第一连接结构161可以由第三金属层形成。

如图2所示，阵列基板100可以包括第二连接结构162，第二连接结构162用于电连接阳极和第四晶体管T4的第一极T41，另外，第二连接结构162还以用于电连接第五晶体管T5的第一极T51和阳极。例如，第二连接结构162可以由第三金属层形成。

需要说明的是，晶体管的第一极和第二极中的一者可以是晶体管的源极，晶体管的第一极和第二极中的另一者可以是晶体管的漏极。

以下对本申请实施例提供的信号线组102和像素电路组101的位置关系进行说明。

如图1所示，信号线组102在衬底上的至少部分正投影位于同一像素电路组101中的第一像素电路子组111和第二像素电路子组112在衬底上的正投影之间。信号线组102在衬底上的正投影为信号线组投影，像素电路组101在衬底上的正投影为像素电路组投影，像素电路子组110在衬底上的正投影为像素电路子组投影，第一像素电路子组111在衬底上的正投影为第一像素电路子组投影，第二像素电路子组112在衬底上的正投影为第二像素电路子组投影。其中，信号线组投影的一部分位于第一像素电路子组投影的靠近第二像素电路子组投影的一侧，信号线组投影的另一部位于第二像素电路子组投影的靠近第一像素电路子组投影的一侧。

具体的，相邻两个信号线组投影包括第一信号线组投影和第二信号线组投影。第一信号线组投影和第二信号线组投影分别位于前一列的像素电路组101的第二像素电路子组投影以及后一列的像素电路组101的第一像素电路子组投影的相对两侧。此时，第一信号线组投影和第二信号线组投影分别位于相邻两个像素电路子组投影的相对两侧，相比于第一信号线组投影和第二信号线组投影设置于同一像素电路子组投影的相对两侧来说，第一信号线组投影和第二信号线组投影之间距离较大，使得至少部分发光单元在衬底正投影位于相邻两个信号线组投影之间，且与相邻两个信号线组投影不相重叠，即发光单元不会横跨在相邻两个信号线组102上，避免相邻两个信号线组102对发光单元的平坦性的影响，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

在信号线组102中仅设置一个电源线120的实施方式中，一个电源线120所占用的阵列基板100的面积相比于两个电源线120所占用的阵列基板100的面积小，进一步增大了相邻两个信号线组102之间的距离，避免相邻信号线组102对发光单元的平坦性的影响，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

示例性的，在同一个像素电路组101中，位于同一行的两个像素电路113包括第一像素电路和第二像素电路，第一像素电路和第二像素电路之间具有中心线AA(图1中)，第一像素电路和第二像素电路相对于中心线AA对称设置，从而便于信号线组102分别向对应的第一像素电路和第二像素电路中输入信号。

同一信号线组102中，电源线120可以沿中心线AA(图1中)线对称设置，由于第一像素电路的第三晶体管T3和第二像素电路的第三晶体管T3沿中心线AA对称设置，从而使得电源线120向第一像素电路的第三晶体管T3和第二像素电路的第三晶体管T3输入电源信号时距离相同，其电源信号一致性较高。

另外，电源信号在第一像素电路和第二像素电路中的传输路径沿中心线AA对称设置，使得电源信号的传输路径较为一致，进一步提高电源信号一致性。

同一信号线组102中，第一数据线131和第二数据线132沿中心线AA(图1中)对称设置，由于第一像素电路的第一晶体管T1和第二像素电路的第一晶体管T1沿中心线AA对称设置，从而使得第一数据线131与第一像素电路的第一晶体管T1之间的距离和第二数据线132与第二像素电路的第一晶体管T1之间的距离相同，第一数据线131和第二数据线132输入对应的第一晶体管T1的数据信号一致性较高。另外，数据信号在第一像素电路和第二像素电路中的传输路径沿中心线AA对称设置，使得数据信号的传输路径较为一致，进一步提高数据信号的一致性。

可以实现的是，同一信号线组102中，沿行方向，第一数据线131和第二数据线132在衬底上的正投影对称设置在电源线120在衬底上的正投影相对两侧。第一数据线131、第二数据线132与电源线120之间的距离一致，使得第一数据线131、第二数据线132与电源线120之间干扰较为一致，从而使得第一数据线131、第二数据线132输入到对应第一晶体管T1的数据信号一致性较高。

一些实施例中，如图1所示，阵列基板100中还可以包括衬垫件140，信号线组102与衬垫件140同层设置，即衬垫件140由第四金属层形成，从而可以简化衬垫件140的制备工艺。像素开口B在衬底上的正投影位于衬垫件140在衬底上的正投影内，从而使得像素开口B中的发光单元在衬底上的正投影均位于衬垫件140在衬底上的正投影内。衬垫件140的尺寸大于发光单元的尺寸，衬垫件140位于发光单元的朝向衬底的一侧，单个衬垫件140为完整的一体结构，具有较为平整的表面，可以保证发光单元的平整性，从而改善大视角下发光单元的色偏现象，以改善显示面板的显示效果。

示例性的，衬垫件140与可以电源线120电连接，从而可以增大电源线120的面积，使得电源线120的电阻较低，以降低电源线120的压降，提高显示面板的显示均匀性。例如，衬垫件140可以通过第二金属层、第三金属层中的至少一者形成的连接结构与电源线120电连接。当然的，衬垫件140也可以与电源线120之间并不电连接。

其中，衬垫件140可以包括第一衬垫件141，第一衬垫件141位于同一信号线组102中的第一数据线131和第二数据线132之间，例如，位于弯折区W(图1中)的第一数据线131和第二数据线132之间，从而可以将第一衬垫件141的面积设置的较大，可以提高显示面板的开口率。例如，第一衬垫件141与电源线120可以为一体结构，从而可以降低电源线120的压降，提高显示面板的显示均匀性。另外，由于位于弯折区W(图1中)的第一数据线131和第二数据线132之间距离较大，第一数据线131和第二数据线132之间具有足够的空间设置第一衬垫件141，可以避免第一衬垫件141与第一数据线131和第二数据线132接触造成短路。例如，不同的第一衬垫件141的尺寸可以相同或者不同。

如图1所示，衬垫件140还可以包括第二衬垫件142，第二衬垫件142位于相邻两个信号线组102之间。相邻两个信号线组102之间的距离较大，相邻两个信号线组102之间具有足够的空间设置第二衬垫件142，第二衬垫件142可以与相邻两个信号线组102之间间隔设置，从而可以避免第二衬垫件142与相邻两个信号线组102之间接触造成短路。例如，不同的第二衬垫件142的尺寸可以相同或者不同。

可以理解的是，第一衬垫件141和第二衬垫件142的尺寸可以相同或者不同。如图1所示，部分第二衬垫件142的尺寸可以小于另一部分的第二衬垫件142的尺寸，第一衬垫件141尺寸可以小于第二衬垫件142尺寸，从而可以设置不同尺寸的发光单元。尺寸较大的衬垫件140可以对应发光效率较低的发光单元，尺寸较小的衬垫件140可以对应发光效率较高的发光单元，从而可以提高显示面板的显示效果。可以理解的是，每个发光单元均对应设置有衬垫件140。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底以及位于所述衬底上的多个像素电路组和多个信号线组；

多个所述像素电路组和多个所述信号线组均沿行方向间隔设置，所述像素电路组包括沿所述行方向间隔设置的两个像素电路子组；

所述信号线组在所述衬底上的至少部分正投影位于同一所述像素电路组中的两个所述像素电路子组在所述衬底上的正投影之间；

一个所述像素电路组与一个所述信号线组对应设置，且所述像素电路组中的两个所述像素电路子组均与所述信号线组电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述信号线组包括电源线和数据线，所述电源线和所述数据线均与所述像素电路组中的两个所述像素电路子组电连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述信号线组中的所述数据线包括两个，一个所述数据线与一个所述像素电路子组电连接；

优选的，在同一所述信号线组中，所述电源线在所述衬底上的正投影位于两个所述数据线在所述衬底上的正投影之间。

4.根据权利要求3所述的阵列基板，其特征在于，所述信号线组中的所述电源线包括一个，所述电源线分别与所述像素电路组中的两个所述像素电路子组电连接；

优选的，在同一所述信号线组中，两个所述数据线在所述衬底上的正投影对称设置在所述电源线在所述衬底上的正投影两侧。

5.根据权利要求3所述的阵列基板，其特征在于，所述信号线组中的所述电源线包括两个，一个所述电源线与一个所述像素电路子组电连接。

6.根据权利要求1-5任一所述的阵列基板，其特征在于，所述像素电路子组包括多个沿列方向间隔设置的像素电路，在同一个所述像素电路组中，位于同一行的两个所述像素电路对称设置。

7.根据权利要求3-5任一所述的阵列基板，其特征在于，所述阵列基板用于具有发光层的显示面板，所述阵列基板还包括衬垫件，所述信号线组与所述衬垫件同层设置，所述发光层包括像素开口，所述像素开口在所述衬底上的正投影位于所述衬垫件在所述衬底上的正投影内；

优选的，所述衬垫件与所述电源线电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述衬垫件包括第一衬垫件，所述第一衬垫件位于同一所述信号线组中的两个所述数据线之间；

优选的，所述数据线具有弯折区，在同一所述信号线组中，位于所述弯折区的两个所述数据线之间的距离大于位于其余区域的两个所述数据线之间的距离，所述第一衬垫件位于所述弯折区的两个所述数据线之间；

优选的，所述第一衬垫件与所述电源线为一体结构。

9.根据权利要求7所述的阵列基板，其特征在于，所述衬垫件包括第二衬垫件，所述第二衬垫件位于相邻两个所述信号线组之间。

10.一种显示面板，其特征在于，包括上述权利要求1-9任一所述的阵列基板。

Images