CN115117020A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115117020A
CN115117020A CN202111292671.6A CN202111292671A CN115117020A CN 115117020 A CN115117020 A CN 115117020A CN 202111292671 A CN202111292671 A CN 202111292671A CN 115117020 A CN115117020 A CN 115117020A
Authority
CN
China
Prior art keywords
resistive
resistor
segment
effective resistance
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111292671.6A
Other languages
English (en)
Inventor
权五圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115117020A publication Critical patent/CN115117020A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Inks, Pencil-Leads, Or Crayons (AREA)

Abstract

本申请涉及半导体装置。一种半导体装置包括：第一电阻链，其包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；第二电阻链，其包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及第三电阻链，其包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，其中第一上电阻段具有第一上有效电阻距离，并且第二上电阻段具有第二上有效电阻距离，并且第三上电阻段具有第三上有效电阻距离，并且第一上有效电阻距离等于第三上有效电阻距离，并且第二上有效电阻距离为第一上有效电阻距离的整数倍。

Description

半导体装置
技术领域
本发明的示例性实施方式涉及用于晶片(die)上电子参数监测(EPM)的电阻图案。
背景技术
晶片上电子参数监测(EPM)是通过使用多样的测试图案来测量晶片中的晶体管的特性、电容、电阻等的一系列的检测过程。通过使用位于半导体芯片内部的图案，执行晶片上EPM以预测半导体芯片的电气特性、操作和性能。
发明内容
本发明的实施方式涉及具有能够准确测量晶片上电子参数监测量(EPM)的电阻图案的半导体装置。
根据本公开的实施方式，一种半导体装置包括：第一电阻链，其包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；第二电阻链，其包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及第三电阻链，其包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，其中第一上电阻段具有第一上有效电阻距离，并且第二上电阻段具有第二上有效电阻距离，并且第三上电阻段具有第三上有效电阻距离，并且第一上有效电阻距离等于第三上有效电阻距离，并且第二上有效电阻距离为第一上有效电阻距离的整数倍。
根据本公开的另一实施方式，一种半导体装置包括：第一电阻链，其包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；第二电阻链，其包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及第三电阻链，其包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，其中，第一上电阻段的总数、第二上电阻段的总数和第三上电阻段的总数相同，并且第一下电阻段的总数、第二下电阻段的总数和第三下电阻段的总数相同，并且第一电阻通孔插塞的总数、第二电阻通孔插塞的总数和第三电阻通孔插塞的总数相同。
根据本公开的又一实施方式，一种半导体装置包括：第一电阻链，其包括具有第一上有效电阻距离的第一上电阻段、具有第一通孔有效电阻距离的第一电阻通孔插塞和具有第一下有效电阻距离的第一下电阻段；第二电阻链，其包括具有第二上有效电阻距离的第二上电阻段、具有第二通孔有效电阻距离的第二电阻通孔插塞和具有第二下有效电阻距离的第二下电阻段；以及第三电阻链，其包括具有第三上有效电阻距离的第三上电阻段、具有第三通孔有效电阻距离的第三电阻通孔插塞和具有第三下有效电阻距离的第三下电阻段，其中第二电阻链的总长度比第一电阻链的总长度长第一上电阻段的第一上有效电阻距离之和，并且第三电阻链的总长度比第一电阻链的总长度长第一下电阻段的第一下有效电阻距离之和。
附图说明
图1是示意性地例示根据本公开的实施方式的半导体装置的电阻图案的框图。
图2A是示意性地例示第一电阻图案的纵向截面图，而图2B是图2A的一部分的放大图以说明第一电阻链，并且图2C是例示第一电阻链的有效电阻距离的布局。
图3A是示意性地例示第二电阻图案的纵向截面图，图3B是图3A的一部分的放大图以说明第二电阻链，并且图3C是例示第二电阻链的有效电阻距离的布局。
图4A是示意性地例示第三电阻图案的纵向截面图，而图4B是图4A的一部分的放大图以说明第三电阻链，并且图4C是例示第三电阻链的有效电阻距离的布局。
图5A和图5B是示意性地例示根据本公开的其它实施方式的半导体装置的第四电阻图案的纵向截面图。
图6A和图6B是例示根据本发明的实施方式的存储器系统的配置的框图。
图7A和图7B是例示根据本发明的实施方式的计算系统的配置的框图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施方式。然而，本发明可以以不同的形式实施并且不应被解释为限于本文阐述的实施方式。相反，提供这些实施方式是为了使本公开将是彻底的和完整的，并将向本领域技术人员充分传达本发明的范围。贯穿本公开，贯穿本发明的各个附图和实施方式，相似的附图标记指代相似的部件。
将理解的是，尽管本文可以使用术语“第一”和/或“第二”来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以称为第一元件。
诸如“在……之间”、“直接在……之间”、“与……相邻”或“与……直接相邻”之类的解释元件之间关系的其它表述应以同样的方式解释。
附图不一定按比例绘制，并且在一些情况下，为了清楚地例示实施方式的特征，可能已经夸大了比例。当第一层被称为在第二层“上”或基板“上”时，它不仅指第一层直接形成在第二层或基板上的情况，而且指在第一层与第二层或基板之间存在一个或更多个层的情况。
图1是示意性地例示根据本公开的实施方式的半导体装置的电阻图案的框图。
参照图1，根据本文档的示例性实施方式的半导体装置可以包括第一电阻图案10、第二电阻图案20和第三电阻图案30。
第一电阻图案10可以可选地包括第一前焊盘11a、第一后焊盘11b、第一前通孔12a、第一后通孔12b、第一前开关13a、第一后开关13b和第一电阻链15。第二电阻图案20可以可选地包括第二前焊盘21a、第二后焊盘21b、第二前通孔22a、第二后通孔22b、第二前开关23a、第二后开关23b和第二电阻链25。第三电阻图案30可以可选地包括第三前焊盘31a、第三后焊盘31b、第三前通孔32a、第三后通孔32b、第三前开关33a和第三后开关33b、和第三电阻链35。贯穿本公开，“前”和“后”是为了方便区分组件而使用的术语，它们可以彼此互换。
前焊盘11a、21a和31a以及后焊盘11b、21b和31b可以是来自半导体芯片的电源焊盘、接地焊盘、地址焊盘、DQ焊盘和命令焊盘当中的任何一个。换句话说，晶片上EPM焊盘11a、11b、21a、21b、31a和31b可以是半导体芯片的不同类型的功能焊盘。
如图1所示，前通孔12a、22a和32a以及后通孔12b、22b和32b可以分别电连接焊盘11a、11b、21a、21b、31a和31b与开关13a、13b、23a、23b、33a和33b。例如，第一前通孔12a可以电连接第一前焊盘11a和第一前开关13a，而第一后通孔12b可以电连接第一后开关13b和第一后焊盘11b。第二前通孔22a可以电连接第二前焊盘21a和第二前开关23a，而第二后通孔22b可以电连接第二后开关23b和第二后焊盘21b。第三前通孔32a可以电连接第三前焊盘31a和第三前开关33a，而第三后通孔32b可以电连接第三后开关33b和第三后焊盘31b。
第一前开关13a可以将第一前通孔12a和第一电阻链15彼此电连接或电断开。换句话说，第一前开关13a可以将第一前焊盘11a和第一电阻链15彼此电连接或电断开。第一后开关13b可以将第一电阻链15和第一后通孔12b彼此电连接或断开。换句话说，第一后开关13b可以将第一电阻链15和第一后焊盘11b彼此电连接或电断开。
第二前开关23a可以将第二前通孔22a和第二电阻链25彼此电连接或电断开。换句话说，第二前开关23a可以将第二前焊盘21a和第二电阻链25彼此电连接或断开。第二后开关23b可以将第二电阻链25和第二后通孔22b彼此电连接或断开。换句话说，第二后开关23b可以将第二电阻链25和第二后焊盘21b彼此电连接或电断开。
第三前开关33a可以将第三前通孔32a和第三电阻链35彼此电连接或电断开。换句话说，第三前开关33a可以将第三前焊盘31a和第三电阻链35彼此电连接或电断开。第三后开关33b可以将第三电阻链35和第三后通孔32b彼此电连接或电断开。换句话说，第三后开关33b可以将第三电阻链35和第三后焊盘31b彼此电连接或电断开。
根据本公开的实施方式，第二电阻链25的总长度可以长于第一电阻链15的总长度。此外，第三电阻链35的总长度可以长于第二电阻链25的总长度。
图2A是示意性地例示第一电阻图案10的纵向截面图，而图2B是图2A的一部分的放大图以说明第一电阻链15，并且图2C是例示第一电阻链15的有效电阻距离的布局。
参照图2A，第一电阻图案10可以包括第一前焊盘11a、第一后焊盘11b、第一前通孔12a、第一后通孔12b、第一前开关13a、第一后开关13b、第一前开关接触件14a、第一后开关接触件14b和第一电阻链15。第一前焊盘11a和第一后焊盘11b可以暴露于半导体芯片的表面上。例如，第一前焊盘11a和第一后焊盘11b可以是半导体芯片的输入/输出焊盘。
第一前通孔12a可以电连接第一前焊盘11a和基板5。第一前通孔12a可以具有垂直柱形状。第一前开关13a可以包括MOS晶体管。例如，第一前通孔12a可以电连接第一前焊盘11a和MOS晶体管的源电极。第一前开关接触件14a可以电连接第一前开关13a和第一电阻链15。例如，第一前开关接触件14a可以电连接MOS晶体管的漏电极和第一电阻链15。第一前开关13a可以执行开/关操作以将第一前通孔12a和第一前开关接触件14a彼此电连接或电断开。因此，第一前开关13a可以将第一前焊盘11a和第一电阻链15彼此电连接或电断开。
第一后通孔12b可以电连接基板5和第一后焊盘11b。第一后通孔12b可以具有垂直柱形状。第一后开关13b可以包括MOS晶体管。例如，第一后通孔12b可以电连接MOS晶体管的源电极和第一后焊盘11b。第一后开关接触件14b可以电连接第一电阻链15和第一后开关13b。例如，第一后开关接触件14b可以电连接第一电阻链15和MOS晶体管的漏电极。第一后开关13b可以执行开/关操作以将第一后开关接触件14b和第一后通孔12b彼此电连接或电断开。因此，第一后开关13b可以将第一电阻链15和第一后焊盘11b彼此电连接或电断开。
第一电阻链15可以包括以链的形式联接的第一上电阻段16、第一电阻通孔插塞17和第一下电阻段18。第一上电阻段16和第一下电阻段18可以具有水平地延伸的条或段的形状。第一电阻通孔插塞17可以具有柱形状。例如，第一上电阻段16可以对应于上金属布线层，而第一电阻通孔插塞17可以对应于金属间通孔，并且第一下电阻段18可以对应于下金属布线层。
参照图2B和图2C，在第一上电阻段16中，接触并联接至第一电阻通孔插塞17的区域的中心之间的第一上有效电阻距离D1a可以相同。因此，第一上电阻段16可以具有相同的第一上有效电阻值。所有的第一电阻通孔插塞17可以具有相同的第一通孔有效电阻距离D1b。例如，所有的第一电阻通孔插塞17可以具有相同的垂直高度和水平宽度。因此，第一电阻通孔插塞17可以具有相同的第一通孔有效电阻值。在第一下电阻段18中，接触并联接至第一电阻通孔插塞17的区域的中心之间的第一下有效电阻距离D1c可以相同。因此，第一下电阻段18可以具有相同的第一下有效电阻值。可以独立设置第一上有效电阻距离D1a和第一下有效电阻距离D1c。有效电阻值可以表示作为电连接中的电阻分量有贡献的部分的实际电阻值。
图3A是示意性地例示第二电阻图案20的纵向截面图，而图3B是图3A的一部分的放大图以说明第二电阻链25，并且图3C是例示第二电阻链的有效电阻距离的布局。
参照图3A，第二电阻图案20可以包括第二前焊盘21a、第二后焊盘21b、第二前通孔22a、第二后通孔22b和第二前开关23a、第二后开关23b、第二前开关接触件24a、第二后开关接触件24b和第二电阻链25。可以通过参照图2A至图2C所示的第一前焊盘11a、第一后焊盘11b、第一前通孔12a、第一后通孔12b、第一前开关13a、第一后开关13b、第一前开关接触件14a和第一后开关接触件14b来理解第二前焊盘21a、第二后焊盘21b、第二前通孔22a、第二后通孔22b、第二前开关23a、第二后开关23b、第二前开关接触件24a和第二后开关接触件24b。
第二电阻链25可以包括以链的形式联接的第二上电阻段26、第二电阻通孔插塞27和第二下电阻段28。第二上电阻段26和第二下电阻段28可以具有水平地延伸的条或段的形状。第二电阻通孔插塞27可以具有柱形状。例如，第二上电阻段26可以对应于上金属布线层，而第二电阻通孔插塞27可以对应于金属间通孔，并且第二下电阻段28可以对应于下金属布线层。因此，参照图2A和图3A，第一上电阻段16和第二上电阻段26可以形成于相同的高度，而第一电阻通孔插塞17和第二电阻通孔插塞27可以形成于相同的高度，并且第一下电阻段18和第二下电阻段28可以形成于相同的高度。
参照图3B和图3C，在第二上电阻段26中，接触并联接至第二电阻通孔插塞27的区域的中心之间的第二上有效电阻距离D2a可以相同。因此，所有的第二上电阻段26可以具有相同的第二上有效电阻值。所有的第二电阻通孔插塞27可以具有相同的第二通孔有效电阻距离D2b。例如，所有的第二电阻通孔插塞27可以具有相同的垂直高度和水平宽度。因此，第二电阻通孔插塞27可以具有相同的第二通孔有效电阻值。图2B和2C中的第一电阻通孔插塞17和第二电阻通孔插塞27可以具有相同的尺寸。因此，第一电阻通孔插塞17的第一通孔有效电阻值和第二电阻通孔插塞27的第二通孔有效电阻值可以相同。在第二下电阻段28中，接触和联接至第二电阻通孔插塞27的区域的中心之间的第一下有效电阻距离D2c可以相同。因此，所有的第二下电阻段28可以具有相同的第二下有效电阻值。以独立设置第二上有效电阻距离D2a和第二下有效电阻距离D2c可。
在实施方式中，第二上有效电阻距离D2a可以是第一上有效电阻距离D1a的两倍。因此，第二上电阻段26的第二上有效电阻值可以是第一上电阻段16的第一上有效电阻值的两倍。第一下有效电阻距离D1c和第二下有效电阻距离D2c可以相同。因此，第一下电阻段18的第一下有效电阻值和第二下电阻段28的第二下有效电阻值可以相同。
图4A是示意性地例示第三电阻图案30的纵向截面图，而图4B是图4A的一部分的放大图以说明第三电阻链35，并且图4C是例示第三电阻链35的有效电阻距离的布局。
参照图4A，第三电阻图案30可以包括第三前焊盘31a、第三后焊盘31b、第三前通孔32a、第三后通孔32b、第三前开关33a、第三后开关33b、第三前开关接触件34a、第三后开关接触件34b和第三电阻链35。可以通过参照图2A至图2C所示的第一前焊盘11a、第一后焊盘11b、第一前通孔12a、第一后通孔12b、第一前开关13a、第一后开关13b、第一前开关接触件14a和第一后开关接触件14b来理解第三前焊盘31a、第三后焊盘31b、第三前通孔32a、第三后通孔32b、第三前开关33a、第三后开关33b、第三前开关接触件34a和第三后开关接触件34b。
第三电阻链35可以包括以链的形式联接的第三上电阻段36、第三电阻通孔插塞37和第三下电阻段38。第三上电阻段36和第三下电阻段38可以具有水平地延伸的条或段的形状。第三电阻通孔插塞37可以具有柱形状。例如，第三上电阻段36可以对应于上金属布线层，而第三电阻通孔插塞37可以对应于金属间通孔，并且第三下电阻段38可以对应于下金属布线层。因此，参考图2A、图3A和图4A，第一上电阻段16、第二上电阻段26和第三上电阻段36可以形成于相同的高度，第一电阻通孔插塞17、第二电阻通孔插塞27和第三电阻通孔插塞37可以形成于相同的高度，并且第一下电阻段18、第二下电阻段28和第三下电阻段38可以形成于相同的高度。
参照图4B和图4C，在第三上电阻段36中，接触并联接至第三电阻通孔插塞37的区域的中心之间的第三上有效电阻距离D3a可以相同。因此，所有的第三上电阻段36可以具有相同的第三上有效电阻值。所有的第三电阻通孔插塞37可以具有相同的第三通孔有效电阻距离D3b。例如，所有的第三电阻通孔插塞37可以具有相同的垂直高度和水平宽度。因此，第三电阻通孔插塞37可以具有相同的第三通孔有效电阻值。第一电阻通孔插塞17、第二电阻通孔插塞27和第三电阻通孔插塞37可以具有相同的尺寸。因此，第一电阻通孔插塞17的第一通孔有效电阻值、第二电阻通孔插塞27的第二通孔有效电阻值和第三电阻通孔插塞37的第三通孔有效电阻值可以相同。在第三下电阻段38中，接触并联接至第三电阻通孔插塞37的区域的中心之间的第三下有效电阻距离D3c可以相同。因此，所有的第三下电阻段38可以具有相同的第三下有效电阻值。可以独立设置第三上有效电阻距离D3a和第三下有效电阻距离D3c。
在实施方式中，第一上有效电阻距离D1a和第三上有效电阻距离D3a可以相同。因此，第一上电阻段16的第一上有效电阻值和第三上电阻段36的第三上有效电阻值可以相同。第三下有效电阻距离D3c可以是第一下有效电阻距离D1c的两倍。因此，第三下电阻段38的第三下有效电阻值可以是第一下电阻段18的第一下有效电阻值的两倍。
参照图2A、图3A和图4A，第一前开关接触件至第三前开关接触件14a、24a和34a可以分别将第一前开关至第三前开关13a、23a和33a直接联接至第一电阻链至第三电阻链15、25和35中的最前的第一下电阻段至第三下电阻段18、28和38的端部。第一后开关接触件至第三后开关接触件14b、24b和34b可以分别将第一电阻链至第三电阻链15、25和35的最后的第一下电阻段至第三下电阻段18、28和38的端部直接联接至第一后开关至第三后开关13b、23b和33b。例如，第一前开关接触件至第三前开关接触件14a、24a和34a可以分别将基板5直接联接至第一电阻链至第三电阻链15、25和35的最前的第一下电阻段至第三下电阻段18、28和38的端部。第一后开关接触件至第三后开关接触件14b、24b和34b可以分别将第一电阻链至第三电阻链15、25和35的最后的第一下电阻段至第三下电阻段18、28和38的端部直接联接至基板5。
参照图2A至图4C，第一上电阻段至第三上电阻段16、26和36可以具有相同的截面面积。例如，在截面中，第一上电阻段至第三上电阻段16、26和36可以包括相同的垂直厚度和相同的水平宽度。另外，第一上电阻段至第三上电阻段16、26和36可以包括相同的材料。第一电阻通孔插塞至第三电阻通孔插塞17、27和37可以具有相同的截面面积。例如，在截面中，第一电阻通孔插塞至第三电阻通孔插塞17、27和37可以具有相同的水平宽度。第一下电阻段至第三下电阻段18、28和38可以具有相同的截面面积。例如，在截面中，第一下电阻段至第三下电阻段18、28和38可以包括相同的垂直厚度和相同的水平宽度。另外，第一下电阻段至第三下电阻段18、28和38可以包括相同的材料。
如上所述，第一上电阻段16的第一上有效电阻距离D1a和第三上电阻段36的第三上有效电阻距离D3a可以相同。因此，第一上电阻段16的第一上有效电阻值(称为R1a)和第三上电阻段36的第三上有效电阻值(称为R3a)可以相同。第二上电阻段26的第二上有效电阻距离D2a可以是第一上电阻段16的第一上有效电阻距离D1a和第三上电阻段36的第三上有效电阻距离D3a的两倍。因此，第二上电阻段26的第二上有效电阻值(称为R2a)可以是第一上电阻段16的第一上有效电阻值R1a和第三上电阻段36的第三上有效电阻值R3a的两倍。(2R1a＝2R3a≒R2a)
第二电阻链25的第二上有效电阻距离D2a的总和可以大于第一电阻链15的第一上有效电阻距离D1a的总和。第一电阻链15的第一上有效电阻距离D1a的总和与第三电阻链35的第三上有效电阻距离D3a的总和可以相同。
如上所述，第一下电阻段18的第一下有效电阻距离D1c和第二下电阻段28的第二下有效电阻距离D2c可以相同。因此，第一下电阻段18的第一下有效电阻值(称为R1c)与第二下电阻段28的第二下有效电阻值(称为R2c)可以相同。第三下电阻段38的第三下有效电阻距离D3c可以是第一下电阻段18的第一下有效电阻距离D1c和第二下电阻段28的第二下有效电阻距离D2c的两倍。因此，第三下电阻段38的第三下有效电阻值(称为R3c)可以是第一下电阻段18的第一下有效电阻值R1c和第二下电阻段28的第二下有效电阻值R2c的两倍。(2R1c＝2R2c≒R3c)
第三电阻链35的第三下有效电阻距离D3c的总和可以大于第一电阻链15的第一下有效电阻距离D1c的总和。第一电阻链15的第一下有效电阻距离D1c的总和与第二电阻链25的第二下有效电阻距离D2c的总和可以相同。
第一电阻通孔插塞17的第一通孔有效电阻距离D1b、第二电阻通孔插塞27的第二通孔有效电阻距离D2b、和第三电阻通孔插塞37的第三通孔有效电阻距离D3b可以相同。因此，第一电阻通孔插塞17的第一通孔有效电阻值(称为R1b)、第二电阻通孔插塞27的第二通孔有效电阻值(称为R2b)和第三电阻通孔插塞37的第三通孔有效电阻值(称为R3b)可以相同。
第一电阻链15的第一上电阻段16的总数、第二电阻链25的第二上电阻段26的总数、以及第三电阻链35的第三上电阻段的总数可以相同。第一电阻链15的第一电阻通孔插塞17的总数、第二电阻链25的第二电阻通孔插塞27的总数、以及第三电阻链35的第三电阻通孔插塞37的总数可以相同。第一电阻链15的第一下电阻段18的总数、第二电阻链25的第二下电阻段28的总数、和第三电阻链35的第三下电阻段38的总数可以相同。
可以测量第一电阻链15的总电阻值(称为Rt1)、第二电阻链25的总电阻值(称为Rt2)以及第三电阻链35的总电阻值(称为Rt3)，以获得第一上电阻段至第三上电阻段16、26和36，第一电阻通孔插塞至第三电阻通孔插塞17、27和37，以及第一下电阻段至第三下电阻段18、28和38的有效电阻值R1a、R1b、R1c、R2a、R2b、R2c、R3a、R3b和R3c。在本文中，当假设第一上有效电阻值R1a为“A”时，第二上有效电阻值R2a可以为“2A”，并且第三上有效电阻值R3a可以为“A”。假设第一通孔有效电阻值至第三通孔有效电阻值R1b、R2b和R3b可以全部相同并且它们为“B”。当假设第一下有效电阻值R1c为“C”时，第二下有效电阻值R2c为“C”并且第三下有效电阻值R3c为“2C”。当第一上电阻段至第三上电阻段36分别有L个，而第一电阻通孔插塞至第三电阻通孔插塞37分别有M个，并且第一下电阻段至第三下电阻段38分别有N个时，可以建立以下关系。这里，L、M和N为自然数。
Rt1＝(A×L)+(B×M)+(C×N)----------①
Rt2＝(2A×L)+(B×M)+(C×N)---------②
Rt3＝(A×L)+(B×M)+(2C×N)---------③
(其中Rt1、Rt2和Rt3分别是测量到的电阻值)
电阻通孔插塞17、27和37可以是上下段16、18、26、28、36和38的两倍。因此，当假设L和N相同时，由于M是L和N的两倍大，因此上式可以如下简化。
Rt1＝n(A+2B+C)--------------①′
Rt2＝n(2A+2B+C)-------------②′
Rt3＝n(A+2B+2C)-------------③′
(其中n等于L或N)
这里，可以如下获得“B”。
B＝{(①′×3)-(②′+③′)}/2n
换句话说，可以获得第一通孔有效电阻值至第三通孔有效电阻值。
当获得“B”时，也可以从三个式中获得“A”和“C”。
或者，当从式①′、②′、③′右侧减去“2B”时，结果如下。
Rt1′＝Rt1-n2B＝n(A+C)----------①″
Rt2′＝Rt2-n2B＝n(2A+C)----------②″
Rt3′＝Rt3-n2B＝n(A+2C)----------③″
(其中Rt1′、Rt2′、Rt3′和n2B是常数值)
因此，
Rt1′/n＝A+C----------①″′
Rt2′/n＝2A+C----------②″′
Rt3′/n＝A+2C----------③″′
Rt1、Rt2、Rt3可以是通过测量已知的电阻值，而n2B可以是常数。因此，Rt1′、Rt2′和Rt3′也是已经获得的电阻值。因此，也可以计算A和C。
由于根据上述方法获得A和C的值，因此可以获得第一上有效电阻值至第三上有效电阻值Ra1、R2a和R3a以及第一下有效电阻值至第三下有效电阻值Rc1、Rc2和Rc3。基于所获得的有效电阻值Ra1至Ra3、Rb1至Rb3以及Rc1至Rc3，可以准确地预测设计的导电布线和导电通孔接触件的电阻参数。
图5A是示意性地例示根据本公开的另一实施方式的半导体装置的第四电阻图案的纵向截面图。参照图5A，根据本公开的另一实施方式的半导体装置的第四电阻图案40可以包括第四前焊盘41a、第四后焊盘41b、第四前通孔42a、第四后通孔42b、第四前开关43a、第四后开关43b、第四前开关接触件44a、第四后开关接触件44b和第四电阻链45。参照图2A至图4C，第四前焊盘41a、第四后焊盘41b、第四前通孔42a、第四后通孔42b、第四前开关43a、第四后开关43b和第四电阻链45可以分别对应于第一前焊盘至第三前焊盘11a、21a和31a中的任一个，对应于第一后焊盘至第三后焊盘11b、21b和31b中的任一个，对应于第一前开关至第三前开关13a、23a和33a中的任一个，对应于第一后开关至第三后开关13b、23b和33b中的任一个，以及对应于第一电阻链至第三电阻链15、25和35中的任一个。第四上电阻段46可以对应于第一上电阻段至第三上电阻段16、26和36中的任一个，第四电阻通孔插塞47可以对应于第一电阻通孔插塞至第三电阻通孔插塞17、27和37中的任一个，并且第四下电阻段48可以对应于第一下电阻段至第三下电阻段18、28和38中的任一个。例如，第四上电阻段46可以具有第一上有效电阻距离至第三上有效电阻距离D1a、D2a和D3a当中的一个，因此第四上电阻段46可以具有第一上有效电阻值至第三上有效电阻值当中的任一个。第四电阻通孔插塞47可以具有第一通孔有效电阻距离至第三通孔有效电阻距离D1b、D2b和D3b当中的一个，因此可以具有第一通孔有效电阻值至第三通孔有效电阻值当中的一个。第四下电阻段48可以具有第一下有效电阻距离至第三下有效电阻距离D1c、D2c和D3c当中的一个，因此第四下电阻段48可以具有第一下有效电阻值至第三下有效电阻值当中的一个。
第四前开关接触件44a可以将基板5直接联接至第四电阻链45的最前的第四上电阻段46。第四后开关接触件44b可以将第四电阻链45的最后的第四上电阻段46直接联接至第四后开关43b。
图5B是示意性地例示根据本公开的另一实施方式的半导体装置的第四电阻图案的纵向截面图。与图5A相比，第四前开关接触件44a可以直接联接基板5和第四电阻链45的最前的第四下电阻段48。第四后开关接触件44b可以将第四电阻链45的最后的第四上电阻段46直接联接至第四后开关43b。对称地，第四前开关接触件44a可以将基板5直接联接至第四电阻链45的第四上电阻段46中的最前的端部当中的一个。第四后开关接触件44b可以将第四电阻链45的第四下电阻段48的最后的端部当中的一个直接联接至第四后开关43b。
根据本公开的实施方式，可以在晶片上电子参数监测(EPM)中测量准确的电阻值。因此，可以准确地设计半导体装置的多样布线，并且可以提高半导体装置的电性能。
图6A是例示根据本发明的实施方式的存储器系统1000的配置的框图。参照图6A，根据本发明的实施方式的存储器系统1000可以包括存储器装置1200和控制器1100。存储器装置1200可以存储具有诸如文本、图形和软件代码之类的各种数据类型的数据信息。存储器装置1200可以包括非易失性存储器。此外，存储器装置1200可以包括参照图1所描述的半导体装置的电阻图案。控制器1100可以连接至主机和存储器装置1200。控制器1100可以响应于来自主机的请求而访问存储器装置1200。例如，控制器1100可以控制存储器装置1200的诸如读取操作、写入操作、擦除操作和后台操作之类的操作。控制器1100可以包括例如随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140和存储器接口1150。这里，例如，RAM 1110可以用作CPU 1120的操作存储器、存储器装置1200和主机之间的缓存存储器、存储器装置1200和主机之间的缓冲存储器等。作为参考，RAM 1110可以用静态随机存取存储器(SRAM)、只读存储器(ROM)等代替。CPU 1120可以控制控制器1100的整体操作。例如，CPU 1120可以操作诸如存储在RAM 1110中的闪存转换层(FTL)之类的固件。主机接口1130可以与主机接口连接。例如，控制器1100可以通过包括USB(通用串行总线)协议、MMC(多媒体卡)协议、PCI(外围组件互连)协议、PCI-E(PCI–快速)协议、ATA(高级技术附件)协议、串行-ATA协议、并行-ATA协议、SCSI(小型计算机器小型接口)协议、ESDI(增强型小磁盘接口)协议、IDE(集成驱动电子设备)协议、私有协议等中的至少一个的各种接口协议与主机通信。ECC电路1140可以使用纠错码ECC检测并纠正从存储器装置1200读取的数据中所包括的错误。存储器接口1150可以与存储器装置1200接口连接。例如，存储器接口1150可以包括NAND接口或NOR接口。缓冲存储器可以临时存储通过主机接口1130向外部发送的数据或者可以临时存储通过存储器接口1150从存储器装置1200发送的数据。另外，控制器1100还可以包括存储用于与主机接口连接的代码数据的ROM。如上所述，因为根据本发明的实施方式的存储器系统1000包括具有提高的性能的存储器装置1200，所以可以提高存储器系统1000的性能。
图6B是例示根据本发明的实施方式的存储器系统1000′的配置的框图。在下文中，以下将省略重复描述。参照图6B，根据本发明的实施方式的存储器系统1000′可以包括存储器装置1200′和控制器1100。另外，控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140、存储器接口1150等。存储器装置1200′可以包括非易失性存储器。此外，存储器装置1200′可以包括参照图1描述的半导体装置的电阻图案。此外，存储器装置1200′可以包括包含多个存储器芯片的多芯片封装件。多个存储器芯片可以被分成多个组，并且多个组可以通过第一通道CH1至第k通道CHk与控制器1100通信。此外，属于一个组的存储器芯片可以通过公共通道与控制器1100通信。作为参考，可以修改存储器系统1000′以使得一个存储器芯片连接至一个通道。如上所述，因为根据本发明的实施方式的存储器系统1000′包括具有提高的性能的存储器装置1200'，所以也可以提高存储器系统1000′的性能。具体而言，因为存储器装置1200′包括多芯片封装件，所以存储器装置1200′可以具有增加的数据储存容量和提高的操作速度。
图7A是例示根据本发明的实施方式的计算系统2000的配置的框图。在下文中，以下将省略重复描述。参照图7A，根据本发明的实施方式的计算系统2000可以包括存储器装置2100、CPU 2200、RAM 2300、用户接口2400、电源2500和系统总线2600等。存储器装置2100可以存储通过用户接口2400提供的数据和由CPU 2200处理的数据。另外，存储器装置2100可以通过系统总线2600电连接至CPU 2200、RAM 2300、用户接口2400、电源2500等。例如，存储器装置2100可以通过控制器(未示出)连接至系统总线2600或者可以直接连接至系统总线2600。当存储器装置2100直接连接至系统总线2600时，控制器的功能可以由CPU 2200、RAM 2300等执行。这里，存储器装置2100可以包括非易失性存储器。此外，存储器装置2100可以包括参照图1描述的半导体装置的电阻图案。计算系统2000可以包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、PMP(便携式多媒体播放器)、便携式游戏机、导航装置、黑匣子、数码相机、三维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪、数字视频播放器、可以在无线环境中发送和接收信息的装置之一、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、或RFID装置。因为根据本发明的实施方式的计算系统2000包括具有提高的性能的存储器装置2100，因此也可以提高计算系统2000的性能。
图7B是例示根据本发明的实施方式的计算系统3000的框图。参照图7B，根据本发明的实施方式的计算系统3000可以包括软件层，该软件层包括操作系统3200、应用3100、文件系统3300、转换层3400等。另外，计算系统3000可以包括诸如存储器装置3500之类的硬件层。操作系统3200可以管理计算系统3000的软件和硬件资源并且可以控制中央处理单元以执行程序。应用3100可以包括由计算系统3000执行的各种应用程序。例如，应用3100可以包括由操作系统3200执行的实用软件。文件系统3300是指用于管理存在于计算系统3000中的数据、文件等的逻辑结构。文件系统3300可以根据规则组织要存储在存储器装置3500中的文件或数据。文件系统3300可以依据用于计算系统3000的操作系统3200来确定。例如，当操作系统3200是Microsoft Corporation(微软公司)的Windows系列时，文件系统3300可以包括文件分配表(FAT)、NT文件系统(NTFS)等。另外，当操作系统3200是Unix/Linux系列时，文件系统3300可以包括扩展文件系统(EXT)、Unix文件系统(UFS)、日志文件系统(JFS)等。尽管操作系统3200、应用3100和文件系统3300在单独的块中描述，但是应用3100和文件系统3300可以包括在操作系统3200中。转换层3400可以响应于来自文件系统3300的请求而将地址转换成适于存储器装置3500的格式。例如，转换层3400可以将文件系统3300所生成的逻辑地址转换为存储器装置3500的物理地址。这里，逻辑地址和物理地址之间的映射信息可以存储在地址转换表中。例如，转换层3400可以包括闪存转换层(FTL)、通用闪存链路层(ULL)等。存储器装置3500可以包括非易失性存储器。此外，存储器装置3500可以包括参照图1描述的半导体装置的电阻图案。因为根据本发明的实施方式的计算系统3000包括具有提高的性能的存储器装置3500，所以可以提高计算系统3000的性能。
虽然已经针对特定实施方式描述了本发明，但是对于本领域技术人员来说将显而易见的是，在不脱离如下权利要求中所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。
相关申请的交叉引用
本申请要于2021年3月17日提交的韩国专利申请No.10-2021-0034733的优先权，其全部内容通过引用并入本文中。

Claims (20)

1.一种半导体装置，该半导体装置包括：
第一电阻链，所述第一电阻链包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；
第二电阻链，所述第二电阻链包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及
第三电阻链，所述第三电阻链包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，
其中，所述第一上电阻段具有第一上有效电阻距离，
所述第二上电阻段具有第二上有效电阻距离，
所述第三上电阻段具有第三上有效电阻距离，
所述第一上有效电阻距离等于所述第三上有效电阻距离，并且
所述第二上有效电阻距离为所述第一上有效电阻距离的整数倍。
2.根据权利要求1所述的半导体装置，其中，所述第一下电阻段具有第一下有效电阻距离，
所述第二下电阻段具有第二下有效电阻距离，
所述第三下电阻段具有第三下有效电阻距离，
所述第一下有效电阻距离等于所述第二下有效电阻距离，并且
所述第三下有效电阻距离为所述第一下有效电阻距离的整数倍。
3.根据权利要求2所述的半导体装置，其中，所述第一电阻通孔插塞具有第一通孔有效电阻距离，
所述第二电阻通孔插塞具有第二通孔有效电阻距离，
所述第三电阻通孔插塞具有第三通孔有效电阻距离，并且
所述第一通孔有效电阻距离、所述第二通孔有效电阻距离和所述第三通孔有效电阻距离相同。
4.根据权利要求1所述的半导体装置，其中，所述第一电阻链的所述第一上电阻段的总数、所述第二电阻链的所述第二上电阻段的总数、以及所述第三电阻链的所述第三上电阻段的总数相同。
5.根据权利要求4所述的半导体装置，其中，所述第一电阻链的所述第一下电阻段的总数、所述第二电阻链的所述第二下电阻段的总数以及所述第三电阻链的所述第三下电阻段的总数相同。
6.根据权利要求5所述的半导体装置，其中，所述第一电阻链的所述第一电阻通孔插塞的总数、所述第二电阻链的所述第二电阻通孔插塞的总数、以及所述第三电阻链的所述第三电阻通孔插塞的总数相同。
7.根据权利要求1所述的半导体装置，该半导体装置还包括：
第一前焊盘和第一前开关，所述第一前开关将所述第一前焊盘电连接至所述第一电阻链；
第二前焊盘和第二前开关，所述第二前开关将所述第二前焊盘电连接至所述第二电阻链；以及
第三前焊盘和第三前开关，所述第三前开关将所述第三前焊盘电连接至所述第三电阻链。
8.根据权利要求7所述的半导体装置，该半导体装置还包括：
第一后焊盘和第一后开关，所述第一后开关将所述第一后焊盘电连接至所述第一电阻链；
第二后焊盘和第二后开关，所述第二后开关将所述第二后焊盘电连接至所述第二电阻链；以及
第三后焊盘和第三后开关，所述第三后开关将所述第三后焊盘电连接至所述第三电阻链。
9.根据权利要求8所述的半导体装置，该半导体装置还包括：
第一后通孔，所述第一后通孔电连接所述第一后焊盘和所述第一后开关；
第一后开关接触件，所述第一后开关接触件电连接所述第一后开关和所述第一电阻链；
第二后通孔，所述第二后通孔电连接所述第二后焊盘和所述第二后开关；
第二后开关接触件，所述第二后开关接触件电连接所述第二后开关和所述第二电阻链；
第三后通孔，所述第三后通孔电连接所述第三后焊盘和所述第三后开关；以及
第三后开关接触件，所述第三后开关接触件电连接所述第三后开关和所述第三电阻链。
10.根据权利要求7所述的半导体装置，该半导体装置还包括：
第一前通孔，所述第一前通孔电连接所述第一前焊盘和所述第一前开关；
第一前开关接触件，所述第一前开关接触件电连接所述第一前开关和所述第一电阻链；
第二前通孔，所述第二前通孔电连接所述第二前焊盘和所述第二前开关；
第二前开关接触件，所述第二前开关接触件电连接所述第二前开关和所述第二电阻链；
第三前通孔，所述第三前通孔电连接所述第三前焊盘和所述第三前开关；以及
第三前开关接触件，所述第三前开关接触件电连接所述第三前开关和所述第三电阻链。
11.根据权利要求10所述的半导体装置，其中，所述第一前开关、所述第二前开关和所述第三前开关中的每一个包括MOS晶体管。
12.根据权利要求1所述的半导体装置，其中，所述第一上电阻段、所述第二上电阻段和所述第三上电阻段具有相同的截面面积和相同的材料；
所述第一下电阻段、所述第二下电阻段及所述第三下电阻段具有相同的截面面积和相同的材料；并且
所述第一电阻通孔插塞、所述第二电阻通孔插塞和所述第三电阻通孔插塞具有相同的截面面积和相同的材料。
13.根据权利要求1所述的半导体装置，其中，所述第一上电阻段、所述第二上电阻段和所述第三上电阻段具有形成于上高度并且水平地延伸的段形状，
所述第一下电阻段、所述第二下电阻段和所述第三下电阻段具有形成于下高度并且水平地延伸的段形状，并且
所述第一电阻通孔插塞、所述第二电阻通孔插塞和所述第三电阻通孔插塞具有垂直地延伸的柱形状以将所述第一上电阻段至所述第三上电阻段与所述第一下电阻段至所述第三下电阻段分别电连接。
14.一种半导体装置，该半导体装置包括：
第一电阻链，所述第一电阻链包括第一上电阻段、第一电阻通孔插塞和第一下电阻段；
第二电阻链，所述第二电阻链包括第二上电阻段、第二电阻通孔插塞和第二下电阻段；以及
第三电阻链，所述第三电阻链包括第三上电阻段、第三电阻通孔插塞和第三下电阻段，
其中，所述第一上电阻段的总数、所述第二上电阻段的总数和所述第三上电阻段的总数相同，
所述第一下电阻段的总数、所述第二下电阻段的总数和所述第三下电阻段的总数相同，并且
所述第一电阻通孔插塞的总数、所述第二电阻通孔插塞的总数和所述第三电阻通孔插塞的总数相同。
15.根据权利要求14所述的半导体装置，其中，
所述第一上电阻段、所述第二上电阻段和所述第三上电阻段形成于相同的高度，
所述第一下电阻段、所述第二下电阻段和所述第三下电阻段形成于相同的高度，并且
所述第一电阻通孔插塞、所述第二电阻通孔插塞和所述第三电阻通孔插塞形成于相同的高度。
16.根据权利要求14所述的半导体装置，其中，
所述第一上电阻段各自具有第一上有效电阻距离，
所述第二上电阻段各自具有第二上有效电阻距离，
所述第三上电阻段各自具有第三上有效电阻距离，
所述第一上有效电阻距离等于所述第三上有效电阻距离，并且
所述第二上有效电阻距离是所述第一上有效电阻距离的两倍。
17.根据权利要求14所述的半导体装置，其中，所述第一下电阻段各自具有第一下有效电阻距离，
所述第二下电阻段各自具有第二下有效电阻距离，
所述第三下电阻段各自具有第三下有效电阻距离，
所述第一下有效电阻距离等于所述第二下有效电阻距离，并且
所述第三下有效电阻距离是所述第一下有效电阻距离的两倍。
18.根据权利要求14所述的半导体装置，其中，所述第一电阻通孔插塞各自具有第一通孔有效电阻距离，
所述第二电阻通孔插塞各自具有第二通孔有效电阻距离，
所述第三电阻通孔插塞各自具有第三通孔有效电阻距离，并且
所述第一通孔有效电阻距离、所述第二通孔有效电阻距离和所述第三通孔有效电阻距离相同。
19.一种半导体装置，该半导体装置包括：
第一电阻链，所述第一电阻链包括具有第一上有效电阻距离的第一上电阻段、具有第一通孔有效电阻距离的第一电阻通孔插塞和具有第一下有效电阻距离的第一下电阻段；
第二电阻链，所述第二电阻链包括具有第二上有效电阻距离的第二上电阻段、具有第二通孔有效电阻距离的第二电阻通孔插塞和具有第二下有效电阻距离的第二下电阻段；以及
第三电阻链，所述第三电阻链包括具有第三上有效电阻距离的第三上电阻段、具有第三通孔有效电阻距离的第三电阻通孔插塞和具有第三下有效电阻距离的第三下电阻段，
其中，所述第二电阻链的总长度比所述第一电阻链的总长度长所述第一上电阻段的所述第一上有效电阻距离之和，并且
所述第三电阻链的总长度比所述第一电阻链的总长度长所述第一下电阻段的所述第一下有效电阻距离之和。
20.根据权利要求19所述的半导体装置，其中，所述第一上有效电阻距离的总和等于所述第三上有效电阻距离的总和；并且
所述第一下有效电阻距离的总和与所述第二下有效电阻距离的总和相同。
CN202111292671.6A 2021-03-17 2021-11-03 半导体装置 Withdrawn CN115117020A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0034733 2021-03-17
KR1020210034733A KR20220129867A (ko) 2021-03-17 2021-03-17 온-다이 이피엠(On-Die EPM)용 저항 패턴들

Publications (1)

Publication Number Publication Date
CN115117020A true CN115117020A (zh) 2022-09-27

Family

ID=83284126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111292671.6A Withdrawn CN115117020A (zh) 2021-03-17 2021-11-03 半导体装置

Country Status (3)

Country Link
US (1) US11837512B2 (zh)
KR (1) KR20220129867A (zh)
CN (1) CN115117020A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942392B2 (en) * 2021-09-02 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal resistor and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253436B2 (en) * 2003-07-25 2007-08-07 Matsushita Electric Industrial Co., Ltd. Resistance defect assessment device, resistance defect assessment method, and method for manufacturing resistance defect assessment device
JP5435713B2 (ja) * 2009-07-23 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法、製造プログラム、及び半導体装置
KR101707931B1 (ko) 2015-08-07 2017-02-17 주식회사 에스에프에이반도체 저항 측정용 재배선층을 갖는 웨이퍼 레벨 패키지 및 상기 저항 측정용 재배선층을 이용하여 상기 웨이퍼 레벨 패키지의 전기적 특성을 테스트하는 방법

Also Published As

Publication number Publication date
US20220301953A1 (en) 2022-09-22
KR20220129867A (ko) 2022-09-26
US11837512B2 (en) 2023-12-05

Similar Documents

Publication Publication Date Title
CN107342289B (zh) 半导体装置及其制造方法
US20160334992A1 (en) Semiconductor device that changes a target memory unit based on temperature
CN110083545B (zh) 数据存储装置及其操作方法
CN102150257B (zh) 堆叠式装置识别指派
KR20170050057A (ko) 칩 아이디(id) 발생 회로를 갖는 반도체 장치
US9875170B2 (en) Data storage device for self-detecting error and logging operation and method of operating the same
US10539611B2 (en) Integrated circuit chip reliability qualification using a sample-specific expected fail rate
KR102420148B1 (ko) 반도체 패키지
CN115117020A (zh) 半导体装置
TWI745817B (zh) 具有內裝於封裝材料中之測試墊的電裝置，及相關之系統及測試方法
US20170032836A1 (en) Semiconductor device that performs temperature-based data writing operation
US10453829B2 (en) Method and apparatus for reducing capacitance of input/output pins of memory device
US8053687B2 (en) Semiconductor device and touch sensor device
US20240107769A1 (en) Semiconductor memory device including a plurality of memory blocks and method of manufacturing the same
US11744068B2 (en) Three-dimensional semiconductor memory device including slit structures
KR20190098393A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US11961549B2 (en) Data storage device for refreshing data and operating method thereof
US20140223086A1 (en) Rapid reading from memory devices
US9888565B2 (en) Memory module and solid state drive having the same
CN112540881A (zh) 存储装置测试管理方法以及存储装置测试管理系统
US20150009615A1 (en) Pad structure and printed circuit board and memory storage device using the same
US20240040700A1 (en) Semiconductor storage device
KR20230035947A (ko) 저장 장치 및 그의 동작 방법
US9916899B2 (en) Storing information and updating management data in non-volatile memory
KR20230044883A (ko) 저장 장치 및 그의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220927