CN115116529A - 自测试控制器及关联的方法 - Google Patents

自测试控制器及关联的方法 Download PDF

Info

Publication number
CN115116529A
CN115116529A CN202210276601.XA CN202210276601A CN115116529A CN 115116529 A CN115116529 A CN 115116529A CN 202210276601 A CN202210276601 A CN 202210276601A CN 115116529 A CN115116529 A CN 115116529A
Authority
CN
China
Prior art keywords
bist
test
frequency
controller
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210276601.XA
Other languages
English (en)
Inventor
A·潘迪
B·S·索尼
A·阿南德
V·N·斯里尼瓦桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Publication of CN115116529A publication Critical patent/CN115116529A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及一种自测试控制器及关联的方法。在一个实施例中，一种用于管理集成电路(IC)中的自测试的方法包括：接收内置自测试(BIST)配置数据；基于BIST配置数据将第一时钟配置为第一频率；以第一频率执行第一BIST测试；将第二时钟配置为不同于第一频率的第二频率；并以第二频率执行第二BIST测试。

Description

自测试控制器及关联的方法
技术领域
本公开总体上涉及电子系统和方法，并且在特定实施例中涉及自测试控制器和关联的方法。
背景技术
近年来，集成电路(IC)的复杂性稳步增加。一些IC包括多个电路。例如，片上系统(SoC)可以在芯片上集成计算机或其他电子系统的所有组件，以例如执行多种功能，诸如接收和发送数据、接收和拨打电话，播放虚拟游戏等等。例如，除了中央处理单元(CPU)和关联的寄存器之外，微控制器IC还可以包括多个存储器，用于例如软件存储、模数转换器(ADC)、数模转换器(DAC)、通信接口模块诸如串行外围接口(SPI)和内部集成电路(I2C)、内部振荡器以及其他数字和模拟电路。复杂IC的其他示例包括现场可编程门阵列(FPGA)、电源管理IC(PMIC)、处理器(诸如ARM或x86处理器)、数字信号处理器(DSP)等。
一些应用被认为是安全关键的并且需要在任务模式期间(在正常操作期间)或在现场应用的启动/停止期间对其电路进行自测试和/或实时监控。一个示例是汽车级应用控制安全机制，诸如制动、停车、变道等。
复杂IC可以包括一个或多个内置自测试(BIST)电路。BIST电路(也被称为内置测试电路或BIT电路)是被包括在复杂IC中的测试电路，其允许这种复杂IC进行自我测试。例如，逻辑BIST(LBIST)被用于通过应用使用复杂IC的扫描电路的(例如由伪随机发生器所生成的)测试模式来测试复杂IC的逻辑电路。
BIST电路可以被用于例如通过测试逻辑或存储器功能来辅助自动测试装备(ATE)，或在IC的制造(生产)期间提高覆盖率或其他测试性能。
BIST电路也可以被用于现场(例如，在启动/停止期间)。例如，符合ISO 26262(诸如符合汽车安全完整性等级(ASIL)D)的汽车级微控制器可以在每次汽车启动时使用一个或多个BIST电路来测试微控制器的不同组件，并向汽车的中央处理单元报告检测到的任何故障。例如，符合ISO 26262(诸如符合汽车安全完整性等级(ASIL)D)的汽车应用的微控制器可以使用存储器BIST(MBIST)来在每次汽车启动时以及在汽车工作时(例如，在驾驶时)测试集成存储器的故障。
发明内容
根据一个实施例，一种用于管理集成电路(IC)中的自测试的方法包括：接收内置自测试(BIST)配置数据；基于BIST配置数据，将第一时钟配置为第一频率；以第一频率执行第一BIST测试；将第二时钟配置为不同于第一频率的第二频率；并以第二频率执行第二BIST测试。
根据一个实施例，一种集成电路包括：多个逻辑电路；多个存储器；以及可编程自测试控制器，该可编程自测试控制器被配置为：接收内置自测试(BIST)配置数据；基于BIST配置数据，将第一时钟配置为第一频率；引起以第一频率对第一逻辑BIST(LBIST)测试的执行以测试多个逻辑电路中的第一逻辑电路；将第二时钟配置为不同于第一频率的第二频率；以及引起以第二频率对第一存储器BIST(MBIST)测试的执行以测试多个存储器中的第一存储器。
根据一个实施例，一种自测试控制器包括：主有限状态机(FSM)；以及耦合到主FSM的内置自测试(BIST)FSM，其中主FSM被配置为：接收内置自测试(BIST)配置数据，并且基于BIST配置数据来分别将第一时钟和第二时钟配置为第一频率和第二频率，第二频率不同于第一频率，其中BIST FSM被配置为：触发第一BIST控制器来以第一频率执行第一BIST测试，并且触发第二BIST控制器来以第二频率执行第二BIST测试。
根据一个实施例，一种设备包括：电子控制单元(ECU)；以及片上系统，该片上系统包括：多个逻辑电路、多个存储器和可编程自测试控制器，该可编程自测试控制器被配置为：接收内置自测试(BIST)配置数据；基于BIST配置数据，将第一时钟配置为第一频率；引起以第一频率对第一逻辑BIST(LBIST)测试的执行以测试多个逻辑电路中的第一逻辑电路；将第二时钟配置为不同于第一频率的第二频率；引起以第二频率对第一存储器BIST(MBIST)测试的执行以测试多个存储器中的第一存储器；以及引起检测到的与第一LBIST和第一MBIST相关联的故障到ECU的错误管理逻辑的传输。
附图说明
为了更完整地理解本发明及其优点，现在结合附图对以下描述进行参考，其中：
图1示出了根据本发明的实施例的包括多个BIST控制器的SoC；
图2示出了根据本发明的实施例的用于在汽车中执行多个BIST测试的设置和调度的实施例方法200的流程图；
图3示出了根据本发明的实施例的图1的自测试控制器的一部分的可能实现以及存储在图1的NVM中的数据的可能布置；
图4示出了根据本发明的实施例的图3的指针文件的可能实现；
图5A和图5B分别图示了根据本发明的实施例的已填充MBIST指针文件的示例和对应的BIST测试执行时间线；
图6示出了根据本发明的实施例的MBIST指针文件；
图7示出了根据本发明的实施例的SoC的时钟分布架构；
图8示出了根据本发明的实施例的SoC 800的一部分；
图9示出了根据本发明的实施例的实现SoC的汽车；和
图10和图11示出了根据本发明的实施例的用于动态地编程BIST测试的实施例方法的流程图。
除非另有说明，否则不同附图中的对应数字和符号通常指代对应部分。绘制这些附图是为了清楚地说明优选实施例的相关方面并且不一定按比例绘制。
具体实施方式
下面详细讨论所公开的实施例的制造和使用。然而，应当了解，本发明提供了许多可应用的发明概念，这些概念可以被体现在各种各样的特定上下文中。所讨论的具体实施例仅用于说明制造和使用本发明的具体方式，并不限制本发明的范围。
下面的说明书说明了各种具体细节以提供对根据描述的若干示例实施例的深入理解。这些实施例可以在没有一个或多个具体细节的情况下获得，或者可以用其他方法、组件、材料等获得。在其他情况下，未详细示出或描述已知的结构、材料或操作，以免混淆实施例的不同方面。在本说明书中对“实施例”的引用指示与该实施例相关地描述的特定配置、结构或特征被包括在至少一个实施例中。因此，可能出现在本说明书的不同点的诸如“在一个实施例中”之类的短语不一定完全指代相同的实施例。此外，可以在一个或多个实施例中以任何适当的方式组合特定的结构、结构或特征。
将在特定上下文中描述本发明的实施例，例如在汽车应用中的SoC的自测试控制器(也称为自测试控制器单元，或STCU)以及关联的方法。例如，本发明的实施例可以被用于其他应用，诸如其他安全关键应用，诸如空间应用。一些实施例可以被用于非安全关键应用。例如使用被配置为运行来自耦合的存储器的编程指令的通用计算核心，一些实施例可以以软件或固件来实现。
在本发明的一个实施例中，综合可编程自测试控制器被利用来控制多个BIST控制器在启动时间和运行时间期间的自测试执行。在一些实施例中，可编程自测试控制器例如经由循环冗余校验(CRC)来执行BIST调度、BIST设置、故障管理、锁相环(PLL)管理和/或自完整性校验监控，和/或包括调试/诊断接口以帮助调度BIST操作。在一些实施例中，多个BIST控制器包括一个或多个MBIST控制器、一个或多个LBIST控制器和/或一个或多个自定义BIST(CBIST)控制器。
IC的安全关键电路可以采用BIST作为自我测试的机制，例如以增强安全性和提高可靠性。MBIST和LBIST是常见的BIST电路的示例。也可以使用其他BIST电路。例如，还可以使用CBIST电路，例如诸如可以采用自定义技术以用于测试一个或多个数字和/或模拟电路的BIST电路。
当使用多个BIST电路测试IC时，可能希望以短测试时间实现目标测试覆盖率，并且不超过最大峰值瞬态功耗且不超过最大平均功耗。例如，在汽车安全关键产品中，BIST电路可以在启动时间期间启动时(例如，每次汽车开启时)执行IC测试。因此，可能希望以较短的测试时间实现目标测试覆盖率，以使得汽车的完全启动不会被延迟太久。减少测试时间的一种方法是并行运行多个BIST电路。但是，并行运行多个BIST电路可能会增加IC的峰值和/或平均功耗，其应被保持低于IC的额定功耗规格。因此，在某些IC中，需要在测试覆盖率、测试时间和功耗之间进行权衡。例如，更高的测试覆盖率可能会导致更长的测试时间。在保持相同测试覆盖率的同时减少测试时间可能会导致更高的功耗。降低功耗可以通过降低覆盖率和/或延迟一个或多个BIST测试的执行来实现。
在本发明的一个实施例中，单个自测试控制器被用来设置和调度多个BIST测试的触发，以便在实现目标测试覆盖率的同时将测试时间最小化，同时峰值功耗低于最大峰值功率电平且平均功耗低于最大平均功率电平。
图1示出了根据本发明的实施例的包括多个BIST控制器的SoC100。SoC 100包括自测试控制器102、时钟/复位电路104、计算核心106、配置加载器108、故障聚合器110、L个MBIST控制器112、M个LBIST控制器122和N个CBIST控制器132。
在自测试期间，自测试控制器102调度L个MBIST控制器112、M个LBIST控制器122和N个CBIST控制器132的触发以执行相应的MBIST、LBIST和CBIST测试。由任何BIST控制器(112、122、132)检测到的故障被传输(例如，同步地或异步地)到自测试控制器102。自测试控制器102将接收到的故障传输到故障聚合器110。故障聚合器110聚合检测到的故障并将其传输到外部电路(例如，诸如汽车的中央处理单元)。
在一些实施例中，自测试控制器102以交错的方式调度L个MBIST控制器112、M个LBIST控制器122和N个CBIST控制器132中的一些的触发以便保持峰值功耗低于最大峰值功耗，同时并行调度L个MBIST控制器112、M个LBIST控制器122和N个CBIST控制器132中的一些其他控制器的触发以便将测试时间最小化。
在一些实施例中，自测试控制器102基于SoC 100的状态或与SoC100相关联的事件来确定触发事件的顺序、以及其他任务(例如，BIST设置、PLL设置)的顺序和配置。例如，在启动时间期间(例如，在汽车被允许完全开启之前)，计算核心106可能处于关闭状态、睡眠状态或不同于活动状态的另一状态。因此，在启动时间期间，自测试控制器102可以基于来自配置加载器108的输入来确定BIST触发调度和任何其他任务并且触发BIST测试的执行。在一些实施例中，配置加载器108根据请求(例如，经由自测试控制器102和配置加载器108之间的常规或自定义通信通道)通过从非易失性存储器(NVM)107加载配置文件来向自测试控制器102提供这样的输入。因此，在一些实施例中，自测试控制器102有利地能够以自主方式(例如，离线-无来自SoC 100的计算核心的输入)执行BIST电路(例如，112、122、132)的设置、调度和触发。
在运行时间期间(例如，当汽车完全开启时，诸如在驾驶时)，计算核心106可以处于活动状态，并且可以向自测试控制器102提供BIST设置和/或BIST调度输入。因此，在一些实施例中，自测试控制器102可以基于来自SoC 100的一个或多个计算核心的输入来执行BIST电路(例如，112、122、132)的设置、调度和触发。在一些实施例中，在运行时间期间，除了来自SoC 100的一个或多个计算核心的输入之外，自测试控制器102还可以基于来自配置加载器108(例如，其可以耦合到存储器)和/或耦合到自测试控制器102的存储器的输入来执行BIST电路(例如，112、122、132)的设置、调度和触发。
在一些实施例中，自测试控制器102可以基于来自寄存器(未示出)、计算核心106和/或时钟和复位电路104的输入来确定SoC 100的状态。例如，在一些实施例中，时钟和复位电路104可以使信号有效(例如，经由寄存器位或经由IRQ节点)以指示SoC 100正在经历复位过程，从而提示SoC 100的启动，这可以提示在启动时间期间执行BIST测试。作为另一个非限制性示例，自测试控制器102可以基于来自计算核心106的响应或没有响应来确定计算核心106的状态，并且可以基于所确定的计算核心106的状态来确定是运行启动时间BIST测试还是运行时间BIST测试。
在一些实施例中，单个自测试控制器102被用来设置和调度L个MBIST控制器112、M个LBIST控制器122和N个CBIST控制器132的触发。当与使用用于管理L个MBIST控制器112、M个LBIST控制器122和N个CBIST控制器132的多个控制器的实现相比时，一些实施例通过使用单个自测试控制器有利地在BIST测试期间以较小的硅面积实现了目标测试覆盖率、测试时间和功耗。
NVM 107被配置为存储与BIST配置数据的调度和/或其他类型相对应的数据。如稍后将更详细描述的，存储在NVM 107中的数据可以被布置在文件(诸如指针文件)中。每个指针文件可以包括关于何时执行特定BIST测试的信息以及BIST设置信息。
在一些实施例中，NVM 107可以由SoC制造商预先配置。在一些实施例中，SoC用户(例如，人、外部控制器等)可以配置NVM 107(例如，经由自测试控制器102)。在一些实施例中，NVM 107可以在SoC 100内部。在一些实施例中，NVM 107可以在SoC 100外部。NVM 107可以以本领域已知的任何方式来实现。
在一些实施例中，L可以是大于或等于0的整数，诸如1、2、3、4、10或更多。在一些实施例中，M可以是大于或等于0的整数，诸如1、2、3、4、10或更多。在一些实施例中，N可以是大于或等于0的整数，诸如1、2、3、4、10或更多。在一些实施例中，L、M和N可以全部相等。在一些实施例中，L、M和N可以全部不同。其他实现也是可能的。例如，在一些实施例中，L大于或等于2，M大于或等于2，N为0。
时钟和复位电路104被配置为向计算核心106和/或向自测试控制器102提供一个或多个时钟。时钟和复位电路104还被配置为复位SoC 104(例如，在内部或外部事件后)。在一些实施例中，时钟和复位电路104包括例如可由自测试控制器102配置的PLL(未示出)。时钟和复位电路104可以以本领域已知的任何方式来实现。
计算核心106被配置为执行SoC 100的计算任务。在一些实施例中，计算核心106可以被实现为ARM核心，诸如ARM
Figure BDA0003555969690000081
核心。一些实施例可以以其他方式实现计算核心106，诸如使用x86或RISC架构。其他实现也是可能的。
在一些实施例中，SoC 100可以包括单个计算核心106。在其他实施例中，SoC 100可以包括多个相同的计算核心106。在一些实施例中，SoC 100可以包括多个不同的计算核心。
配置加载器108被配置为加载被存储在NVM 107中的数据(例如，来自文件)并将经加载的数据(例如，包括BIST设置和/或BIST调度信息)传输到自测试控制器102。在一些实施例中，配置加载器108可以利用有限状态机(FSM)来实现。其他实现也是可能的。
故障聚合器110被配置为聚合由BIST电路(112、122、132)检测到的故障，并且例如将经聚合的故障传输到外部控制器。在一些实施例中，故障聚合器110从自测试控制器102异步接收故障。其他实现也是可能的。例如，在一些实施例中，故障聚合器110可以直接从BIST控制器(112、122、132)异步接收检测到的故障。在一些实施例中，故障聚合器110可以(例如，从自测试控制器102或直接从BIST控制器)同步接收检测到的故障。
在一些实施例中，故障聚合器110可以利用FSM来实现。其他实现也是可能的。
在一些实施例中，自测试控制器102有利地独立于处理器架构。例如，在一些实施例中，自测试控制器102可以利用自定义的或通用的控制器或处理器来实现，该控制器或处理器被配置为执行被存储在耦合到该控制器或处理器的存储器中的编程指令。例如，在一些实施例中，自测试控制器102可以基于ARM、x86或RISC架构来实现。在一些实施例中，自测试控制器102可以利用FSM来实现。其他实现也是可能的。
MBIST控制器112被配置为设置和触发MBIST测试的执行，以使用环(collar)114(围绕存储器116的包装器)来测试存储器116。MBIST控制器112还收集在存储器116中检测到的故障并将检测到的故障传输到故障聚合器110(例如，经由自测试控制器102)。MBIST测试可以以本领域已知的任何方式来实现。
MBIST控制器112可以例如利用FSM来实现。其他实现也是可能的。
存储器116可以以本领域已知的任何方式来实现。环114可以以本领域已知的任何方式来实现。
一些实施例可以实现L个MBIST控制器112，其中L个MBIST控制器中的每一个具有相同的架构。在一些实施例中，L个MBIST控制器中的一个或多个可以具有与L个MBIST控制器中的另一个不同的架构。
LBIST控制器122被配置为设置和触发对LBIST测试的执行以测试SoC 100的逻辑电路。LBIST控制器122还收集在逻辑分区中检测到的故障并将检测到的故障传输到故障聚合器110(例如，经由自测试控制器102)。LBIST测试可以以本领域已知的任何方式来实现。例如，在一些实施例中，伪随机模式生成器(PRPG)124被用来生成测试模式。测试模式被馈送到扫描链126以测试SoC 100的逻辑电路。多输入签名寄存器(MISR)128被用来检测在测试下的逻辑电路的响应以确定故障。
LBIST控制器122可以例如利用FSM来实现。其他实现也是可能的。
伪随机模式生成器126、(多个)扫描链126和MISR电路128可以以本领域已知的任何方式来实现。
一些实施例可以实现M个LBIST控制器122，其中M个LBIST控制器中的每一个具有相同的架构。在一些实施例中，M个LBIST控制器中的一个或多个可以具有与M个LBIST控制器中的另一个不同的架构。例如，在一些实施例中，给定的LBIST控制器可以具有串行编程接口，而另一个LBIST控制器可以具有并行编程接口。
CBIST控制器132被配置为设置和触发对CBIST测试的执行以使用自定义技术测试SoC 100的模拟和/或数字电路。用于BIST测试模拟和/或数字电路的自定义技术的示例包括用于BIST测试比较器、模数转换器(ADC)、数模转换器(DAC)等以获得参数性能数据的技术。
CBIST控制器132可以例如利用FSM来实现。其他实现也是可能的。
一些实施例可以实现N个CBIST控制器132，其中N个CBIST控制器中的每一个具有相同的架构。在一些实施例中，N个CBIST控制器中的一个或多个可以具有与N个CBIST控制器中的另一个不同的架构。
图2示出了根据本发明的实施例的用于在汽车中执行多个BIST测试的设置和调度的实施例方法200的流程图。方法200可以例如在SoC 100中被执行。
在步骤202期间，汽车可以开始启动过程。例如，在一些实施例中，将钥匙插入汽车可以触发汽车启动过程的开始。
在步骤204期间，来自非易失性存储器(例如NVM 107)的数据被加载。在一些实施例中，加载数据包括加载指向数据位置的指针，并且访问数据包括基于经加载的指针从NVM107读取数据。在一些实施例中，加载数据包括读取数据并将经加载的数据存储在临时存储器位置，诸如高速缓存、寄存器或其他例如易失性存储器。
在步骤206期间，诸如与BIST控制器112、122和/或132相关联的BIST测试之类的BIST测试基于在步骤204期间加载的数据而被设置并调度以用于执行。
在步骤208期间，基于在步骤206期间确定的调度来执行BIST测试。
在一些实施例中，步骤206和208可以并行执行。例如，可以在步骤206期间设置和触发第一BIST测试，并且在步骤208期间正在执行第一BIST测试时，可以在步骤208期间设置第二BIST测试等。
如果在步骤210期间检测到关键故障，则可以执行关键故障动作。如果在步骤210期间未检测到关键故障，则汽车在步骤212期间正常运行。
在步骤214期间，基于来自存储器(诸如NVM 107)和/或来自计算核心(例如，106)的数据来设置和调度BIST测试，诸如与BIST控制器112、122和/或132相关联的BIST测试。
在步骤216期间，执行在步骤214期间设置和调度的BIST测试。在一些实施例中，可以并行执行步骤214和216。
如果在步骤218期间检测到关键故障，则可以执行关键故障动作。如果在步骤218期间没有检测到关键故障，则汽车在步骤220期间等待，然后继续执行步骤214。
在一些实施例中，关键故障是能够产生安全隐患的故障。在一些实施例中，可能的关键故障动作(例如，来自步骤210和/或218)是：阻止汽车完全开启、打开仪表板中的灯以指示关键故障的存在、关闭汽车的一个或多个特征以及改变汽车的一个或多个特征的操作模式(例如，到安全模式)。
在一些实施例中，设置BIST测试(例如，在步骤206和214期间)包括配置与BIST控制器相关联的时钟信号的频率，配置是否要绕过BIST测试的特定部分，和/或设置BIST的初始参数。
图3示出了根据本发明的实施例的自测试控制器102的一部分的可能实现以及被存储在NVM 107中的数据的可能布置。如图3中所示，自测试控制器102包括主FSM 308、MBIST FSM 310、LBIST FSM312和CBIST FSM 314。
在BIST测试期间(例如，在步骤204期间)，主FSM 308可以从NVM 107接收分别与MBIST、LBIST和CBIST相关联的指针文件302、304和306。在一些实施例中，指针文件302、304和306包括针对其相应BIST电路的BIST调度信息以及BIST设置信息。
主FSM 308分别基于指针文件302、304和306触发(例如，在步骤206期间)MBISTFSM 310、LBIST FSM 312和CBIST FSM 314的操作。响应于相应的触发，MBIST FSM 310、LBIST FSM 312和CBIST FSM 314分别触发(多个)MBIST控制器112、(多个)LBIST控制器122和(多个)CBIST控制器132以根据相应的指针文件302、304和306执行相应的MBIST、LBIST和CBIST测试。
在一些实施例中，主FSM 308读取指针文件(例如，302、304和306)并基于相应的指针文件来配置BIST FSM(例如，310、312和314)。
在一些实施例中，BIST FSM(例如，310、312和314)在触发BIST控制器执行BIST测试之前例如利用静态信息配置其相应的BIST控制器(例如，112、122、132)。
在一些实施例中，FSM 308、310、312和314可以被实现在具有组合逻辑的硬件中。在一些实施例中，FSM 308、310、312和314可以例如在耦合到存储器的通用的或自定义的控制器或处理器中以软件或固件来实现。
图4示出了根据本发明的实施例的指针文件302、304和306的可能实现。如图4中所示，在一些实施例中，NVM 107可以包括分别用于LBIST、MBIST和CBIST的三个指针文件(例如，302、304和306)。每个指针文件(例如，302、304和306)包括多个字段(例如，DELAY_EN、NEXT_BIST_TYPE、BIST_CTLR_IDX、BIST_PTR_VAL和BIST_EXE_TYPE)和多个行。每行在被执行时引起对关联的BIST控制器的触发，使得对应的BIST测试被执行。
DELAY_EN字段被用来指定触发BIST控制器(例如，112、122、132)和关联的BIST的执行之间的延迟。例如，没有延迟或延迟为零使对BIST测试的执行例如与对相应BIST控制器的触发的接收同时进行。大于零的延迟使BIST控制器在执行关联的BIST测试之前等待指定的延迟量。在一些实施例中，延迟由相应的BIST FSM(例如，310、312、314)管理。在一些实施例中，延迟由主FSM 308管理。通过使用自测试控制器102而不是BIST控制器(例如，112、122、132)来管理延迟，一些实施例能够在不修改或不增加BIST控制器的复杂性的情况下交错执行BIST测试。
在一些实施例中，在执行相应的行之前应用在DELAY_EN字段中指定的延迟(例如，如图5A中所图示)。在一些实施例中，在执行相应的行之后应用在DELAY_EN字段中指定的延迟(例如，如图6中所图示)。
NEXT_BIST_TYPE字段指示哪个指针文件应该选择要被触发的下一个BIST控制器。例如，如果LBIST指针文件的行1在NEXT_BIST_TYPE中包括MBIST，则接下来执行要被执行的MBIST指针文件的下一行(例如，行1)。
BIST_CTRL_IDX字段指示哪个BIST控制器要被触发。例如，如果LBIST指针文件的行1在BIST_CTRL_IDX字段中包括7，则在LBIST指针文件的行1被执行时触发与标识号7相关联的LBIST控制器122。
BIST_PTR_VAL字段被用于级联操作(以指示存储器索引，例如在给定的控制器与多个存储器相关联的实现中)。例如，如果MBIST指针文件的行1在BIST_PTR_VAL中包括1，则与标识号1相关联的环114的存储器被选择以用于执行MBIST测试。在一些实施例中，指示并行操作(用于并行测试多个存储器)的0或空值不适用。
BIST_EXE_TYPE字段被用来指定对BIST的执行要与下一个BIST是被循序地(串行)执行还是被同时(并行)执行。例如，如果：
LBIST指针文件的行1包括：分别针对字段DELAY_EN，NEXT_BIST_TYPE，BIST_CTRL_IDX，BIST_PTR_VAL，BIST_EXE_TYPE——0，LBIST，7，空，同时；
LBIST指针文件的行2包括：分别针对字段DELAY_EN，NEXT_BIST_TYPE，BIST_CTRL_IDX，BIST_PTR_VAL，BIST_EXE_TYPE——0，LBIST，8，空，循序；和
LBIST指针文件的行3包括：分别针对字段DELAY_EN，NEXT_BIST_TYPE，BIST_CTRL_IDX，BIST_PTR_VAL，BIST_EXE_TYPE——0，LBIST，10，空，循序，
那么，当执行LBIST指针文件的行1时，与标识7和8相关联的LBIST控制器122被并发地(例如同时地)触发。一旦与与标识号8相关联的LBIST控制器122相关联的BIST测试完成，那么与标识号10相关联的LBIST控制器122被触发。
在一些实施例中，并行执行BIST测试有利地允许减少测试时间。
在一些实施例中，连续地执行BIST测试有利地允许降低峰值功耗。在一些实施例中，连续地执行BIST测试有利地允许在测试取决于给定电路的另一电路之前完成对给定电路的测试。例如，在一些实施例中，对与给定存储器和/或关联的MBIST控制器相关联的逻辑执行LBIST测试，并且在执行MBIST测试以测试给定存储器之前完成这样的LBIST测试。
指针文件指针(例如，LBIST_ptr、MBIST_ptr和CBIST_ptr)被用来跟踪要被执行的指针文件的下一行。例如，如果MBIST_ptr指向MBIST指针文件304的行3，并且如果LBIST指针文件302的行1当前正在被执行并且在NEXT_BIST_TYPE字段中具有MBIST，则接下来执行MBIST指针文件304的行3。
在一些实施例中，初始指针INIT_PTR指向要被执行的第一指针文件(或指向第一BIST指针文件的BIST指针文件指针)。例如，如果INIT_PTR指向MBIST指针文件304，则要被执行的第一BIST是与MBIST_ptr正在指向的位置相对应的BIST。在一些实施例中，初始指针INIT_PTR被存储于在步骤204期间从NVM 107加载的寄存器的位中。在一些实施例中，INIT_PTR所指向的位置是NVM 107中对应于第一指针文件(例如，可以被编程为例如指针文件302、304或306)的位置。
在一些实施例中，NVM 107可以包括多个MBIST指针文件、LBIST指针文件和/或CBIST指针文件，它们可以基于例如SoC 100的状态而在不同的时间点处被使用。例如，指定特定序列的MBIST指针文件可以在启动时间期间被使用，并且第二MBIST指针文件可以在SoC 100处于活动状态时被使用。
应当理解，一些实施例可以包括单个指针文件、两个指针文件或多于三个指针文件。例如，在SoC 100实现MBIST但不实现LBIST或CBIST的实施例中，NVM 107可以包括MBIST指针文件而不包括LBIST指针文件或CBIST指针文件。作为另一个非限制性示例，在SoC 100实现LBIST和MBIST但不实现CBIST的实施例中，NVM 107可以包括LBIST指针文件和MBIST指针文件而不包括CBIST指针文件。作为另一个非限制性示例，在SoC 100实现LBIST、MBIST和两种类型的CBIST的实施例中，NVM 107可以包括LBIST指针文件、MBIST指针文件和两个CBIST指针文件。
如图4中所示，LBIST指针文件302可以包括L行，MBIST指针文件304可以包括M行，并且CBIST指针文件306可以包括N行。然而，不同数目的行可以被使用，并且可以例如由用户以编程方式改变。例如，在一些实施例中，BIST指针文件可以包括比关联的控制器的数目更少的行。例如，在一些实施例中，一些BIST控制器可以不被触发。
在一些实施例中，指针文件可以包括比关联的BIST控制器的数目更多的行。例如，可以在不同的行中触发特定的BIST控制器，使得在不同的时间下执行关联的BIST测试。
图5A和图5B分别图示了根据本发明的实施例的被填充的MBIST指针文件的示例和对应的BIST测试执行时间线。
如图5A中所示，初始指针INIT_PTR指向MBIST指针文件指针MBIST_ptr，该指针又指向MBIST指针文件504的行1。在一些实施例中，初始指针INIT_PTR的加载使得其指向MBIST指针文件指针MBIST_ptr可以在步骤204期间执行。在一些实施例中，MBIST指针文件504由MBIST FSM 310处理并且MBIST FSM 310触发关联的MBIST控制器112的执行。
当MBIST指针文件504的行1被执行时，与标识号12相关联的MBIST控制器被触发(基于BIST_CTRL_IDX字段)。由于行1的BIST_EXE_TYPE字段被设置为“并行”(PARALLEL)并且NEXT_BIST_TYPE被设置为MBIST，因此指针MBIST_ptr递增，使得其指向MBIST指针文件504的下一行)，并且该行(在此示例中为行2)立即被执行。由于行2具有值为16的BIST_CTRL_IDX字段，因此与标识号16相关联的MBIST控制器被触发。如图5B中所示，与标识号12和16相关联的MBIST控制器被触发并在时间t0处开始执行其相应的MBIST测试。
由于行2将BIST_EXE_TYPE字段被设置为“串行”(SERIAL)，因此行2的执行在执行下一个BIST之前完成。由于NEXT_BIST_TYPE被设置为MBIST，因此指针MBIST_ptr递增，使得其指向MBIST指针文件504的下一行，并且一旦行2完成执行，则执行该行(在此示例中为行3)。
当MBIST指针文件504的行3被执行时，与标识号12相关联的MBIST控制器被触发(基于BIST_CTRL_IDX字段)。由于行3的BIST_EXE_TYPE字段被设置为“并行”并且NEXT_BIST_TYPE被设置为MBIST，因此指针MBIST_ptr递增，使得其指向MBIST指针文件504的下一行)，并且该行(在此示例中为行4)立即被执行。由于行4具有值为1的BIST_CTRL_IDX字段，因此与标识号1相关联的MBIST控制器被触发。如图5B中所示，与标识号12和1相关联的MBIST控制器被触发并且在时间t1处开始执行其相应的MBIST测试。
由于行4的BIST_EXE_TYPE字段被设置为“并行”并且NEXT_BIST_TYPE被设置为MBIST，因此指针MBIST_ptr递增，使得其指向MBIST指针文件504的下一行)，并且该行(在此示例中为行5)立即被执行。然而，由于行5的DELAY_EN字段被设置为1，因此在与标识号2相关联的MBIST控制器被触发之前应用对应的延迟(如图5B中时间t1和t2之间的延迟所示)。在一些实施例中，延迟的持续时间是可配置的，并且可以使例如与标识号2相关联的MBIST控制器在与标识号1相关联的MBIST控制器完成之前、同时或之后开始。
在延迟时间之后，与标识号2相关联的MBIST控制器被触发(基于来自行5的数据)。由于行5的BIST_EXE_TYPE字段被设置为“并行”并且NEXT_BIST_TYPE被设置为MBIST，因此指针MBIST_ptr递增，使得其指向MBIST指针文件504的下一行)，并且此行(在此示例中为行6))与行5一起执行。如图5B中所示，MBIST控制器2和4被触发并在时间t2处开始执行其相应的BIST测试。
由于行6具有为空值的NEXT_BIST_TYPE字段，因此认为BIST测试已完成。
在一些实施例中，BIST指针文件(例如，302、304、306)可以用不同数目和/或类型的字段来实现。例如，图6示出了根据本发明的实施例的MBIST指针文件604。MBIST指针文件604以与MBIST指针文件504类似的方式操作，并且产生类似的结果(例如，如图5B中所示)。然而，MBIST指针文件604不是在执行相应行之前而是在执行相应行之后应用DELAY_EN字段。因此，具有值为1的MBIST指针文件604的行4实现了与具有值为1的MBIST指针文件504的行5相同的结果。
一些实施例的优点包括配置BIST调度以优化一个或多个参数(例如，减少测试时间、减少峰值或平均功耗、增加或改变测试覆盖率等)而不修改电路设计的能力。在一些实施例中，这样的优化可以有利地由消费者在更大的系统(例如，汽车)中使用IC来执行，使得覆盖率是专门针对由这种消费者使用的特征集的)。在一些实施例中，这样的优化可以有利地在现场执行，例如经由产品(例如，汽车)的固件更新，例如以在产品已经交付(例如，已销售)给消费者之后修复错误或改进/优化性能。
在本发明的实施例中，自测试控制器包括多个BIST接口，多个BIST接口基于具有独立于功能时钟的频率的时钟来操作。在一些实施例中，基于具有独立于功能时钟的频率的时钟来操作的BIST接口有利地允许通过在不影响被提供给SoC的功能电路的时钟信号的情况下允许调整一个或多个BIST控制器的操作频率以调整(增加/减少)BIST测试速度来优化BIST测试时间和功耗。
图7示出了根据本发明的实施例的时钟分配架构SoC 700。SoC 100可以被实现为SoC 700。
在编程步骤(例如，202，或在步骤206或214期间的BIST接口的配置)期间，编程接口716可以访问存储器(例如，107)以加载配置指令和/或可以从功能电路702或另一个内部或外部电路接收配置指令。编程接口716然后基于接收到的配置指令来配置一个或多个BIST接口(例如，718、720)。
BIST接口(例如，718、720)配置它们关联的BIST控制器(例如，在步骤206、214期间)。BIST控制器(例如，722、724、752、754)一旦被触发，就执行其相应的BIST测试(例如，在步骤208、216期间)。如图7中所示，BIST接口可以是LBIST接口或MBIST接口。在一些实施例中，也可以使用其他类型的BIST接口，例如CBIST接口。
如图7中所示，SoC 700可以包括多个时钟域(例如，701、731)。例如，在图7的实施例中，功能电路702和732在不同的时钟域(分别为701和731)中并且基于相应的多个时钟进行操作。编程接口基于也被功能电路702使用的时钟(例如，710)来操作。
时钟分频器712向LBIST接口718提供一个或多个时钟信号。时钟分频器712还向多个LBIST控制器122(诸如LBIST控制器722和752)提供时钟信号。时钟分频器714向MBIST接口720提供一个或多个时钟信号。时钟分频器714还向多个MBIST控制器112(诸如MBIST控制器724和754)提供时钟信号。
时钟分频器712和714能够例如以不同的频率生成一个或多个分频时钟。因此，一些实施例有利地能够调整一个或多个BIST控制器的操作频率以调整(增加/减少)相应的BIST测试的速度来优化测试时间和功耗。例如，在一些实施例中，可以增加BIST控制器(例如，724)的频率，并且可以降低另一个BIST控制器(例如，754)的频率，例如使得并行执行两个BIST测试(例如，因此减少测试时间)，同时保持峰值功耗低于最大峰值功率电平。
如图所示，编程接口716和一个或多个BIST接口(例如，718、720)可以基于不同的时钟进行操作。在一些实施例中，时钟同步器可以被用来允许电路716、718和720之间的通信。时钟同步器可以以本领域已知的任何方式来实现。
一些实施例可以包括多个BIST接口718和720。例如，在一些实施例中，第一LBIST接口718可以控制第一组一个或多个LBIST控制器122，第二LBIST接口720可以控制第二组一个或多个LBIST控制器122。在一些实施例中，第一组控制器122可以包括并行编程接口并且第二组控制器122可以包括串行编程接口。
一些实施例可以包括用于每个BIST控制器(例如，722、752、724、754)的BIST接口(例如，718、720)。在一些实施例中，BIST接口(例如，718/720)可以控制多于一个的BIST控制器(例如，122/112)。
在一些实施例中，多个BIST接口(例如，718和/或720)可以共享相同的时钟信号。在一些实施例中，每个BIST接口可以基于专用时钟进行操作。例如，在一些实施例中，时钟分频器712可以产生100个时钟信号，这些时钟信号被供应给100个LBIST接口718和100个相应的LBIST控制器122。
在一些实施例中，由时钟分频器(例如，712、714)产生的每个时钟信号可以利用独立值来编程。例如，在一些实施例中，每个时钟分频器(例如，712、714)的6位被用来选择相应时钟信号的分频因子(例如，对于64个可能的时钟频率)。例如，在一些实施例中，时钟分频器可以执行在1和1/64之间的源时钟(例如，在400MHz)的分频。不同数目的位可以被用于选择由时钟分频器产生的时钟频率。
在一些实施例中，BIST控制器722和724被配置为对时钟域701的电路执行BIST测试。在一些实施例中，BIST控制器752和754被配置为对时钟域731的电路(例如，时钟监控器)执行BIST测试。
在一些实施例中，编程接口716可以被实现为主FSM 308。
在一些实施例中，由编程接口716接收的配置指令可以包括与一个或多个BIST指针文件(例如，302、304、306)相关联的信息。
在一些实施例中，LBIST接口可以由相应的LBIST FSM(例如，312)实现。在一些实施例中，MBIST接口可以由相应的MBIST FSM(例如，310)来实现。
在一些实施例中，功能核心可以是两个独立的计算核心(例如，106)。在一些实施例中，功能电路702和732可以具有相同的架构(例如，功能电路732可以是功能电路732的复制)。
时钟域701包括一个或多个时钟(例如，704、706、708、710)，它们是同步的并且可以例如同时地从相同的PLL(例如，703)导出。在一些实施例中，时钟704、706、708和710分别具有400MHz、200MHz、100MHz和50MHz的频率。也可以使用其他频率。
时钟域731包括一个或多个时钟(例如，734、736、738、740)，它们是同步的并且可以例如同时地从相同的PLL(例如，733)导出。在一些实施例中，时钟704、706、708和710分别具有400MHz、200MHz、100MHz和50MHz的频率。也可以使用其他频率。
在一些实施例中，时钟/复位电路104包括时钟704、706、708、710、734、736、738、740、PLL 703和733、时钟分频器712和714。在一些实施例中，自测试控制器102包括时钟分频器712和714。
在一些实施例中，PLL 703和733是不同的PLL。因此，尽管时钟域701和731上的时钟可以以相似的频率来操作(例如，时钟704和734都可以以400MHz来操作)，但是这样的时钟可以是不同步的。在一些实施例中，多个时钟域中的时钟可以从相同的PLL导出。例如，在一些实施例中，时钟734、736、738、740可以从PLL 703导出。其他实现也是可能的。
如图7中所示，SoC 700可以包括多个时钟域(例如，701、731)。尽管图7仅示出了2个时钟域(701、731)，但是一些实施例包括多于2个的时钟域，例如4、10、32、100或更多。在一些实施例中，SoC 700包括单个时钟域。
与针对每个时钟域使用专用自测试控制器相比，通过使用单个自测试控制器以用于控制不同时钟域中的BIST测试，一些实施例有利地实现了专用于BIST测试的较小硅面积。
在一些实施例中，单个自测试控制器有利地能够同步和异步地控制BIST控制器。
通过使用具有独立于功能时钟(被提供给功能电路(诸如702和732)的时钟信号)的频率的自测试控制器，一些实施例有利地能够调整BIST频率而不影响功能性能，并且没有增加与时钟考虑相关联的SoC设计的复杂性。
在一些实施例中，自测试控制器有利地能够控制SoC的一个或多个PLL的频率。例如，在一些实施例中，例如在运行时间期间，自测试控制器102能够使用配置位(每个PLL)启用/禁用PLL以及启用/禁用PLL锁定监测。通过控制PLL的启用/禁用和/或其相应的频率，一些实施例有利地能够调整功耗和测试时间以实现最佳性能。
图8示出了根据本发明的实施例的SoC 800的一部分。SoC 100可以被实现为SoC800。
如图8中所示，SoC 800包括P个计算核心、多个易失性存储器和非易失性存储器以及附加电路，诸如通信接口(I/F)、直接存储器访问(DMA)电路、外围通道等等。在一些实施例中，P可以是大于或等于1的正整数。
如图所示，Q个虚拟机可以使用SoC 800的硬件来实现。在一些实施例中，Q可以是大于或等于1的正整数。
在一些实施例中，自测试控制器102被配置为在启动时间和运行时间期间测试SoC800的存储器和逻辑电路。在一些实施例中，由自测试控制器102在SoC 800上执行的BIST测试符合ISO 26262ASIL-D要求，诸如ISO 26262标准的ISO 26262:2018版本中列出的ASIL-D要求。
SoC 800可以在诸如汽车之类的安全关键应用中被实现。例如，图9示出了根据本发明的实施例的实现SoC 800的汽车902。汽车902可以包括具有错误管理逻辑的电子控制单元(ECU)。在一些实施例中，ECU的错误管理逻辑接收由SoC 800的一个或多个BIST(例如，LBIST、MBIST、CBIST)检测到的故障。
如本文所述，在一些实施例中，SoC(例如，SoC 100、700、800)的自测试控制器可以被动态地编程以调整执行哪个BIST测试、何时执行BIST测试、与另一个BIST测试并行还是循序地执行BIST测试以及以什么速度执行BIST测试。例如，图10示出了根据本发明的实施例的用于动态地编程BIST测试的实施例方法1000的流程图。方法1000可以例如通过例如SoC 100、700或800的自测试控制器102来实现。
在步骤1002期间，自测试控制器(例如，102)将第一时钟和第二时钟(例如，来自时钟分频器712和/或714的时钟)分别配置为第一频率和第二频率。例如，在一些实施例中，自测试控制器通过调整相应时钟分频器(例如，712、714)的第一分频因子和第二分频因子(例如通过使用一个或多个寄存器)来将第一时钟和第二时钟配置为第一频率和第二频率。在一些实施例中，自测试控制器通过调整PLL(例如，703)的频率来将第一时钟和第二时钟配置为第一频率和第二频率。
在一些实施例中，第一频率和第二频率是不同的频率。例如，在一些实施例中，第一频率为400MHz，而第二频率为50MHz。
在一些实施例中，第一频率和第二频率高于50MHz。诸如6.25MHz(400MHz除以64)或更低的较低频率也可以被用于第一频率和/或第二频率。
在一些实施例中，第一频率和第二频率是相同的频率。例如，在一些实施例中，第一频率和第二频率为200MHz。在一些实施例中，即使第一时钟和第二时钟可能具有相同的频率，第一时钟和第二时钟也可能是不同步的。例如，在一些实施例中，第一时钟和第二时钟具有相位差。在一些实施例中，第一时钟和第二时钟是同步的。
在步骤1004期间，例如由自测试控制器接收BIST配置数据。例如，在一些实施例中，BIST配置数据包括一个或多个BIST指针文件(例如，302、304、306、504、604)。
在一些实施例中，可以在步骤1004之后执行步骤1002。例如，在一些实施例中，配置数据包括与第一频率和第二频率相关联的数据，并且第一时钟和第二时钟是基于配置数据来配置的。
在步骤1006期间，基于接收到的BIST配置数据来配置第一BIST测试和第二BIST测试。例如，在一些实施例中，BIST FSM(例如，310、312、314)基于接收到的BIST配置数据来配置一个或多个相关联的BIST控制器(例如，112、122、132)。
在步骤1008期间，第一BIST测试和第二BIST测试被调度以用于执行。在步骤1010期间，第一BIST测试器和第二BIST控制器被触发以分别执行第一BIST测试和第二BIST测试。例如，在一些实施例中，主FSM(例如，308)调度(多个)BIST FSM以用于执行，并且(多个)BIST FSM基于调度而触发关联的BIST控制器。
在步骤1012期间，第一BIST测试和第二BIST测试分别以第一频率和第二频率来并行执行。在一些实施例中，第一BIST测试和第二BIST测试可以是相同的BIST类型，诸如MBIST(例如，如图5B中所示)。在一些实施例中，第一BIST测试和第二BIST测试可以是不同类型的(例如，一个可以是MBIST且另一个是LBIST；一个可以是MBIST且另一个是CBIST；或者一个可以是LBIST且另一个是CBIST)。
在一些实施例中(如图10中所图示)，并行执行第一BIST和第二BIST(例如，如图5B中的MBIST#2和MBIST#4)。在一些实施例中，循序地执行第一BIST和第二BIST。
在一些实施例中，方法1000被实现为步骤206、208、214和/或216的一部分。例如，在一些实施例中，步骤1004作为步骤204的一部分来执行、步骤1002、1006、1008以及1010作为步骤206的一部分来执行，并且步骤1012作为步骤208的一部分来执行。在一些实施例中，步骤1002、1004、1006、1008和1010作为步骤214的一部分来执行，并且步骤1012作为步骤216的一部分来执行。
图11示出了根据本发明的实施例的用于动态地编程BIST测试的实施例方法1100的流程图。方法1100可以例如通过例如SoC 100、700或800的自测试控制器102来实现。
在步骤1102期间，自测试控制器(例如，102)将第一时钟(例如，来自时钟分频器712和/或714的时钟)配置为第一频率。例如，在一些实施例中，自测试控制器通过调整时钟分频器(例如，712、714)的分频因子(例如通过使用寄存器)来将第一时钟配置为第一频率。在一些实施例中，自测试控制器通过调整PLL(例如，703)的频率来将第一时钟配置为第一频率。
在步骤1104期间，例如由自测试控制器接收BIST配置数据。例如，在一些实施例中，BIST配置数据包括一个或多个BIST指针文件(例如，302、304、306、504、604)。
在一些实施例中，可以在步骤1104之后执行步骤1102。例如，在一些实施例中，配置数据包括与第一频率相关联的数据，并且第一时钟是基于配置数据来配置的。
在步骤1106期间，基于接收到的BIST配置数据来配置第一BIST测试。例如，在一些实施例中，BIST FSM(例如，310、312、314)基于接收到的BIST配置数据来配置一个或多个关联的BIST控制器(例如，112、122、132)。
在步骤1108期间，第一BIST测试被调度以用于执行。在步骤1110期间，第一BIST控制器被触发以执行第一BIST测试。例如，在一些实施例中，主FSM(例如，308)调度BIST FSM以用于执行，并且BIST FSM基于调度而触发关联的BIST控制器。
在步骤1112期间，以第一频率执行第一BIST测试。
在步骤1114期间，第一时钟被配置为第二频率。在一些实施例中，可以以与步骤1102期间类似的方式配置第一时钟。
在步骤1116期间，第一BIST测试被调度以用于执行。在一些实施例中，第一BIST测试以与步骤1108期间类似的方式被调度以用于执行。
在步骤1118期间，第一BIST控制器被触发以执行第一BIST测试。在一些实施例中，第一BIST控制器以与步骤1110期间类似的方式被触发。
在步骤1120期间，以第二频率执行第一BIST测试。
在一些实施例中，第一频率高于第二频率。例如，在一些实施例中，步骤1112在启动时间期间被执行并且步骤1120在运行时间期间被执行。因此，在一些实施例中，第一频率更快(例如，引起更快的启动时间)并且第二频率更慢(例如，消耗更少的峰值功率)。在一些实施例中，第一频率可以比第二频率慢(例如，基于执行时间要求)。
在一些实施例中，方法1100被实现为步骤206、208、214和/或216的一部分。例如，在一些实施例中，步骤1104作为步骤204的一部分来执行，步骤1102、1106、1108和步骤1110作为步骤206的一部分来执行，步骤1112作为步骤208的一部分来执行，步骤1114、1116和1118作为步骤214的一部分来执行，并且步骤1120作为步骤216的一部分来执行。在一些实施例中，步骤1102、1104、1106、1108和1110在第一BIST测试周期期间作为步骤214的一部分来执行，并且步骤1112在第一BIST测试周期期间作为步骤216的一部分来执行，步骤1114、1116和1118在第二BIST测试周期期间作为步骤214的一部分来执行，并且步骤1120在第二BIST测试周期期间作为步骤216的一部分来执行。
在这里总结了本发明的示例实施例。还可以从在本文中提交的说明书和权利要求的全部内容来理解其他实施例。
示例1.一种用于管理集成电路(IC)中的自测试的方法，该方法包括：接收内置自测试(BIST)配置数据；基于BIST配置数据，将第一时钟配置为第一频率；以第一频率执行第一BIST测试；将第二时钟配置为不同于第一频率的第二频率；以及以第二频率执行第二BIST测试。
示例2.根据示例1所述的方法，其中将第一时钟配置为第一频率包括：改变锁相环(PLL)的频率。
示例3.根据示例1或2之一所述的方法，还包括：基于接收到的BIST配置数据，配置第一BIST接口；以及由第一BIST接口基于接收到的BIST配置数据来触发第一BIST控制器，其中第一BIST控制器执行第一BIST测试。
示例4.根据示例1至3之一所述的方法，其中第一BIST接口利用有限状态机(FSM)来实现。
示例5.根据示例1至4之一所述的方法，其中第一时钟包括第一时钟分频器，并且第二时钟包括不同于第一时钟分频器的第二时钟分频器。
示例6.根据示例1至5之一所述的方法，其中第一BIST测试和第二BIST测试被并行执行。
示例7.根据示例1至6之一所述的方法，其中第一时钟和第二时钟是相同的时钟。
示例8.根据示例1至7之一所述的方法，其中第一BIST测试与第二BIST测试相同。
示例9.根据示例1至8之一所述的方法，其中第二频率低于第一频率。
示例10.根据示例1至9之一所述的方法，其中接收BIST配置数据包括：从非易失性存储器读取BIST配置数据。
示例11.根据示例1至10之一所述的方法，其中BIST配置数据包括BIST指针文件，该BIST指针文件包括多个字段，并且其中该多个字段包括指示要被触发的BIST控制器的BIST控制器索引。
示例12.根据示例1至11之一所述的方法，其中该多个字段包括延迟字段，该延迟字段指示与触发BIST测试相关联的延迟。
示例13.根据示例1至12之一所述的方法，其中该多个字段包括执行类型字段，该执行类型字段指示BIST测试与另一BIST测试是被同时执行的还是被循序地执行的。
示例14.根据示例1至13之一所述的方法，其中该多个字段包括下一个BIST类型字段，该下一个BIST类型字段指示要与另一BIST测试同时或循序地执行的BIST测试的BIST类型。
示例15.根据示例1至14之一所述的方法，其中接收BIST配置数据包括：从计算核心接收BIST配置数据。
示例16.根据示例1至15之一所述的方法，其中第一频率高于或等于50MHz。
示例17.根据示例1至16之一所述的方法，其中接收到的BIST配置数据包括与第一频率相关联的数据。
示例18.根据示例1至17之一所述的方法，其中第一BIST测试和第二BIST测试是相同的BIST类型。
示例19.根据示例1至18之一所述的方法，其中相同的BIST类型是存储器BIST(MBIST)。
示例20.根据示例1至19之一所述的方法，其中第一BIST测试和第二BIST测试是不同的类型。
示例21.根据示例1至20之一所述的方法，其中第一BIST测试是由第一LBIST控制器执行的逻辑BIST(LBIST)测试，第二BIST测试是由MBIST控制器执行的存储器BIST(MBIST)测试，并且其中LBIST测试对MBIST控制器的电路进行测试。
示例22.一种集成电路，包括：多个逻辑电路；多个存储器；以及可编程自测试控制器，该可编程自测试控制器被配置为：接收内置自测试(BIST)配置数据；基于BIST配置数据，将第一时钟配置为第一频率；引起以第一频率对第一逻辑BIST(LBIST)测试的执行以测试多个逻辑电路中的第一逻辑电路；将第二时钟配置为不同于第一频率的第二频率；以及引起以第二频率对第一存储器BIST(MBIST)测试的执行以测试多个存储器中的第一存储器。
示例23.根据示例22所述的集成电路，还包括：第一计算核心和第二计算核心，该第一计算核心包括第一逻辑电路和第一存储器，该第二计算核心包括多个逻辑电路中的第二逻辑电路和多个存储器中的第二存储器，其中可编程自测试控制器还被配置为：引起对第二LBIST和第二MBIST的执行以分别测试第二逻辑电路和第二存储器电路。
示例24.一种自测试控制器，包括：主有限状态机(FSM)；以及内置自测试(BIST)FSM，耦合到主FSM，其中主FSM被配置为：接收内置自测试(BIST)配置数据，并且基于BIST配置数据来分别将第一时钟和第二时钟配置为第一频率和第二频率，第二频率不同于第一频率，其中BIST FSM被配置为：触发第一BIST控制器来以第一频率执行第一BIST测试，并且触发第二BIST控制器来以第二频率执行第二BIST测试。
示例25.一种设备，包括：电子控制单元(ECU)；以及片上系统，该片上系统包括：多个逻辑电路、多个存储器和可编程自测试控制器，该可编程自测试控制器被配置为：接收内置自测试(BIST)配置数据，基于BIST配置数据来将第一时钟配置为第一频率，引起以第一频率对第一逻辑BIST(LBIST)测试的执行以测试多个逻辑电路中的第一逻辑电路，将第二时钟配置为不同于第一频率的第二频率，引起以第二频率对第一存储器BIST(MBIST)测试的执行以测试多个存储器中的第一存储器，以及引起检测到的与第一LBIST和第一MBIST相关联的故障到ECU的错误管理逻辑的传输。
示例26.根据示例25所述的设备，其中该设备是汽车。
虽然已经参考说明性实施例描述了本发明，但是该描述不旨在被解释为限制意义。通过参考描述，说明性实施例以及本发明的其他实施例的各种修改和组合对本领域技术人员而言是显而易见的。因此，所附权利要求旨在涵盖任何此类修改或实施例。

Claims (26)

1.一种用于管理集成电路(IC)中的自测试的方法，所述方法包括：
接收内置自测试(BIST)配置数据；
基于所述BIST配置数据，将第一时钟配置为第一频率；
以所述第一频率执行第一BIST测试；
将第二时钟配置为不同于所述第一频率的第二频率；以及
以所述第二频率执行第二BIST测试。
2.根据权利要求1所述的方法，其中将所述第一时钟配置为所述第一频率包括：改变锁相环(PLL)的频率。
3.根据权利要求1所述的方法，还包括：
基于接收到的所述BIST配置数据，配置第一BIST接口；以及
由所述第一BIST接口基于接收到的所述BIST配置数据来触发第一BIST控制器，其中所述第一BIST控制器执行所述第一BIST测试。
4.根据权利要求3所述的方法，其中所述第一BIST接口利用有限状态机(FSM)来实现。
5.根据权利要求1所述的方法，其中所述第一时钟包括第一时钟分频器，并且所述第二时钟包括不同于所述第一时钟分频器的第二时钟分频器。
6.根据权利要求5所述的方法，其中所述第一BIST测试和所述第二BIST测试被并行执行。
7.根据权利要求1所述的方法，其中所述第一时钟和所述第二时钟是相同的时钟。
8.根据权利要求7所述的方法，其中所述第一BIST测试与所述第二BIST测试相同。
9.根据权利要求7所述的方法，其中所述第二频率低于所述第一频率。
10.根据权利要求1所述的方法，其中接收BIST配置数据包括：从非易失性存储器读取所述BIST配置数据。
11.根据权利要求10所述的方法，其中所述BIST配置数据包括BIST指针文件，所述BIST指针文件包括多个字段，并且其中所述多个字段包括指示要被触发的BIST控制器的BIST控制器索引。
12.根据权利要求11所述的方法，其中所述多个字段包括延迟字段，所述延迟字段指示与触发BIST测试相关联的延迟。
13.根据权利要求11所述的方法，其中所述多个字段包括执行类型字段，所述执行类型字段指示BIST测试与另一BIST测试是被同时执行的还是被循序地执行的。
14.根据权利要求11所述的方法，其中所述多个字段包括下一个BIST类型字段，所述下一个BIST类型字段指示要与另一BIST测试同时或循序地执行的BIST测试的BIST类型。
15.根据权利要求1所述的方法，其中接收BIST配置数据包括：从计算核心接收所述BIST配置数据。
16.根据权利要求1所述的方法，其中所述第一频率高于或等于50MHz。
17.根据权利要求1所述的方法，其中接收到的所述BIST配置数据包括与所述第一频率相关联的数据。
18.根据权利要求1所述的方法，其中所述第一BIST测试和所述第二BIST测试是相同的BIST类型。
19.根据权利要求18所述的方法，其中所述相同的BIST类型是存储器BIST(MBIST)。
20.根据权利要求1所述的方法，其中所述第一BIST测试和所述第二BIST测试是不同的类型。
21.根据权利要求20所述的方法，其中所述第一BIST测试是由第一LBIST控制器执行的逻辑BIST(LBIST)测试，所述第二BIST测试是由MBIST控制器执行的存储器BIST(MBIST)测试，并且其中所述LBIST测试对所述MBIST控制器的电路进行测试。
22.一种集成电路，包括：
多个逻辑电路；
多个存储器；以及
可编程自测试控制器，所述可编程自测试控制器被配置为：
接收内置自测试(BIST)配置数据，
基于所述BIST配置数据，将第一时钟配置为第一频率，
引起以所述第一频率对第一逻辑BIST(LBIST)测试的执行以测试所述多个逻辑电路中的第一逻辑电路，
将第二时钟配置为不同于所述第一频率的第二频率，以及
引起以所述第二频率对第一存储器BIST(MBIST)测试的执行以测试所述多个存储器中的第一存储器。
23.根据权利要求22所述的集成电路，还包括第一计算核心和第二计算核心，所述第一计算核心包括所述第一逻辑电路和所述第一存储器，所述第二计算核心包括所述多个逻辑电路中的第二逻辑电路和所述多个存储器中的第二存储器，其中所述可编程自测试控制器还被配置为：引起对第二LBIST和第二MBIST的执行以分别测试所述第二逻辑电路和所述第二存储器电路。
24.一种自测试控制器，包括：
主有限状态机(FSM)；以及
内置自测试(BIST)FSM，被耦合到所述主FSM，其中所述主FSM被配置为：接收内置自测试(BIST)配置数据，并且基于所述BIST配置数据来分别将第一时钟和第二时钟配置为第一频率和第二频率，所述第二频率不同于所述第一频率，其中BIST FSM被配置为：触发第一BIST控制器来以所述第一频率执行第一BIST测试，并且触发第二BIST控制器来以所述第二频率执行第二BIST测试。
25.一种设备，包括：
电子控制单元(ECU)；以及
片上系统，所述片上系统包括：
多个逻辑电路，
多个存储器，和
可编程自测试控制器，所述可编程自测试控制器被配置为：
接收内置自测试(BIST)配置数据，
基于所述BIST配置数据，将第一时钟配置为第一频率，引起以所述第一频率对第一逻辑BIST(LBIST)测试的执行以测试所述多个逻辑电路中的第一逻辑电路，
将第二时钟配置为不同于所述第一频率的第二频率，
引起以所述第二频率对第一存储器BIST(MBIST)测试的执行以测试所述多个存储器中的第一存储器，以及
引起检测到的与所述第一LBIST和第一MBIST相关联的故障到所述ECU的错误管理逻辑的传输。
26.根据权利要求25所述的设备，其中所述设备是汽车。
CN202210276601.XA 2021-03-22 2022-03-21 自测试控制器及关联的方法 Pending CN115116529A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/208,935 2021-03-22
US17/208,935 US11835991B2 (en) 2021-03-22 2021-03-22 Self-test controller, and associated method

Publications (1)

Publication Number Publication Date
CN115116529A true CN115116529A (zh) 2022-09-27

Family

ID=80684023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210276601.XA Pending CN115116529A (zh) 2021-03-22 2022-03-21 自测试控制器及关联的方法

Country Status (3)

Country Link
US (1) US11835991B2 (zh)
EP (1) EP4063879A3 (zh)
CN (1) CN115116529A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3961229B1 (en) * 2020-08-25 2024-02-28 STMicroelectronics S.r.l. Electronic device and corresponding self-test method

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5936977A (en) 1997-09-17 1999-08-10 Cypress Semiconductor Corp. Scan path circuitry including a programmable delay circuit
JP2000030483A (ja) * 1998-07-15 2000-01-28 Mitsubishi Electric Corp 大規模メモリ用ｂｉｓｔ回路
US6255836B1 (en) 2000-01-12 2001-07-03 Lsi Logic Corporation Built-in self-test unit having a reconfigurable data retention test
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US7036064B1 (en) 2000-11-13 2006-04-25 Omar Kebichi Synchronization point across different memory BIST controllers
US20020194558A1 (en) 2001-04-10 2002-12-19 Laung-Terng Wang Method and system to optimize test cost and disable defects for scan and BIST memories
US20030074616A1 (en) 2001-10-12 2003-04-17 Dorsey Michael C. ASIC BIST controller employing multiple clock domains
US6981191B2 (en) * 2001-10-12 2005-12-27 Sun Microsystems, Inc. ASIC logic BIST employing registers seeded with differing primitive polynomials
US7464295B2 (en) * 2002-10-11 2008-12-09 Broadcom Corporation Software programmable verification tool having multiple built-in self-test (BIST) modules for testing and debugging multiple devices under test (DUT)
US7356741B2 (en) 2002-11-26 2008-04-08 Infineon Technologies Ag Modular test controller with BIST circuit for testing embedded DRAM circuits
US7134061B2 (en) 2003-09-08 2006-11-07 Texas Instruments Incorporated At-speed ATPG testing and apparatus for SoC designs having multiple clock domain using a VLCT test platform
US7117415B2 (en) * 2004-01-15 2006-10-03 International Business Machines Corporation Automated BIST test pattern sequence generator software system and method
US7631236B2 (en) * 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
KR100594257B1 (ko) 2004-02-26 2006-06-30 삼성전자주식회사 내장형 셀프 테스트 회로를 가지는 ｓｏｃ 및 그 셀프테스트 방법
US7599299B2 (en) 2004-04-30 2009-10-06 Xilinx, Inc. Dynamic reconfiguration of a system monitor (DRPORT)
US7360134B1 (en) 2004-09-21 2008-04-15 Sun Microsystems, Inc. Centralized BIST engine for testing on-chip memory structures
US7945823B2 (en) 2006-03-02 2011-05-17 Netlogic Microsystems, Inc. Programmable address space built-in self test (BIST) device and method for fault detection
US20080016421A1 (en) 2006-07-13 2008-01-17 International Business Machines Corporation Method and apparatus for providing programmable control of built-in self test
US7831877B2 (en) 2007-03-08 2010-11-09 Silicon Image, Inc. Circuitry to prevent peak power problems during scan shift
US20090063921A1 (en) 2007-08-28 2009-03-05 Anthony Gus Aipperspach Staggered LBIST Clock Sequence for Noise (di/dt) Amelioration
US7716546B2 (en) 2007-10-03 2010-05-11 International Business Machines Corporation System and method for improved LBIST power and run time
US7996743B1 (en) 2008-04-01 2011-08-09 Altera Corporation Logic circuit testing with reduced overhead
US7873890B2 (en) * 2008-06-30 2011-01-18 International Business Machines Corporation Techniques for performing a Logic Built-In Self-Test in an integrated circuit device
WO2010029644A1 (ja) * 2008-09-12 2010-03-18 富士通株式会社 電気回路および信号処理方法
US20100293426A1 (en) * 2009-05-13 2010-11-18 Qualcomm Incorporated Systems and methods for a phase locked loop built in self test
US8694276B2 (en) 2011-01-20 2014-04-08 Texas Instruments Incorporated Built-in self-test methods, circuits and apparatus for concurrent test of RF modules with a dynamically configurable test structure
US10069578B2 (en) * 2011-06-13 2018-09-04 Mediatek Inc. RF testing system with parallelized processing
US9823296B2 (en) * 2012-06-07 2017-11-21 Nxp Usa, Inc. Built-in self test system, system on a chip and method for controlling built-in self tests
US9092622B2 (en) 2012-08-20 2015-07-28 Freescale Semiconductor, Inc. Random timeslot controller for enabling built-in self test module
US9196381B2 (en) 2012-11-01 2015-11-24 Futurewei Technologies, Inc. Technique to operate memory in functional mode under LBIST test
US8935586B2 (en) 2012-11-08 2015-01-13 International Business Machines Corporation Staggered start of BIST controllers and BIST engines
US9285424B2 (en) * 2014-07-25 2016-03-15 Freescale Semiconductor,Inc. Method and system for logic built-in self-test
US10191110B2 (en) 2015-02-06 2019-01-29 Nxp Usa, Inc. Apparatus and method for self-testing an integrated circuit
US20180005663A1 (en) * 2016-06-29 2018-01-04 Qualcomm Incorporated Method and apparatus for dynamic mode memory testing
US10014899B2 (en) * 2016-07-15 2018-07-03 Texas Instruments Incorporated System and method for built-in self-test of electronic circuits
US10673723B2 (en) * 2017-01-13 2020-06-02 A.T.E. Solutions, Inc. Systems and methods for dynamically reconfiguring automatic test equipment
JP7385651B2 (ja) * 2018-08-31 2023-11-22 エヌビディア コーポレーション 自動車用途のための配置中にビルトイン・セルフテストを実行するためのテスト・システム
DE112019005121T5 (de) * 2018-10-10 2021-06-24 Nvidia Corporation Testsysteme zum ausführen von selbsttests in eingesetzten automobilen plattformen
US10802077B1 (en) * 2019-04-18 2020-10-13 Stmicroelectronics International N.V. Test circuit for dynamic checking for faults on functional and BIST clock paths to memory in both ATPG and LBIST modes
US11133806B1 (en) * 2019-05-14 2021-09-28 Space Exploration Technologies Corp. Phase lock loop (PLL) synchronization
US10823781B1 (en) * 2019-09-25 2020-11-03 Nxp B.V. Internally clocked logic built-in self-test apparatuses and methods
US11626178B2 (en) * 2020-10-02 2023-04-11 Synopsys, Inc. Packetized power-on-self-test controller for built-in self-test
US11218153B1 (en) * 2020-10-29 2022-01-04 Nxp B.V. Configurable built-in self-test for an all digital phase locked loop
US11513153B2 (en) * 2021-04-19 2022-11-29 Nxp Usa, Inc. System and method for facilitating built-in self-test of system-on-chips
US20220277799A1 (en) * 2022-05-18 2022-09-01 Intel Corporation Built-In-Self-Test Circuits And Methods In Sectors Of Integrated Circuits

Also Published As

Publication number Publication date
EP4063879A2 (en) 2022-09-28
US11835991B2 (en) 2023-12-05
US20220300389A1 (en) 2022-09-22
EP4063879A3 (en) 2022-12-07

Similar Documents

Publication Publication Date Title
US8799713B2 (en) Interruptible non-destructive run-time built-in self-test for field testing
US8127188B2 (en) Semiconductor integrated circuit and design automation system
EP2381265B1 (en) System for performing the test of digital circuits
US20040003329A1 (en) Scan test method for providing real time identification of failing test patterns and test bist controller for use therewith
US8461865B2 (en) Logic built-in self-test system and method for applying a logic built-in self-test to a device under test
US9823296B2 (en) Built-in self test system, system on a chip and method for controlling built-in self tests
US7617429B2 (en) Automatable scan partitioning for low power using external control
CN108369522B (zh) 通过专用处理器对片上系统的硬件上电初始化
US11852683B2 (en) Scan chain self-testing of lockstep cores on reset
EP3252488B1 (en) Semiconductor device, electronic control system and method for evaluating electronic control system
EP4063879A2 (en) Self-test controller, and associated method
US20020104050A1 (en) Automatable scan partitioning for low power using external control
US11940492B2 (en) Test architecture for electronic circuits, corresponding device and method
EP0488281B1 (en) Test mode setting arrangement for use in microcomputer
US20150178102A1 (en) System-on-chip, method of manufacture thereof and method of controlling a system-on-chip
US10303237B2 (en) Phase lock loop bypass for board-level testing of systems
JP3308669B2 (ja) システム制御装置
US20230314506A1 (en) Processing system, related integrated circuit, device and method
JP2004159071A (ja) クロック生成回路および半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination