CN115101490A - 一种嵌入微流道散热的三维集成封装结构及其封装方法 - Google Patents
一种嵌入微流道散热的三维集成封装结构及其封装方法 Download PDFInfo
- Publication number
- CN115101490A CN115101490A CN202210696650.9A CN202210696650A CN115101490A CN 115101490 A CN115101490 A CN 115101490A CN 202210696650 A CN202210696650 A CN 202210696650A CN 115101490 A CN115101490 A CN 115101490A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- micro
- heat dissipation
- tmv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 31
- 239000012530 fluid Substances 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 claims description 36
- 229920005989 resin Polymers 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 239000003292 glue Substances 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 3
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000005488 sandblasting Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910000969 tin-silver-copper Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims 2
- 230000001070 adhesive effect Effects 0.000 claims 2
- 238000004026 adhesive bonding Methods 0.000 claims 1
- 229920000642 polymer Polymers 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 3
- 238000004100 electronic packaging Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- KSAVQLQVUXSOCR-UHFFFAOYSA-M sodium lauroyl sarcosinate Chemical compound [Na+].CCCCCCCCCCCC(=O)N(C)CC([O-])=O KSAVQLQVUXSOCR-UHFFFAOYSA-M 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
本发明涉及集成电路封装技术领域，具体公开了一种嵌入微流道散热的三维集成封装结构，包括上下键合的盖板层和凹槽层，盖板层包括第一芯片，凹槽层包括第二芯片，第一芯片和第二芯片的两侧分别设有TMV转接芯片，TMV转接芯片的外侧设有绝缘层，绝缘层的外侧设有再布线层，TMV转接芯片的内侧设有键合层，盖板层和凹槽层通过键合层键合，第一芯片与TMV转接芯片之间设有微流体出入口，第一芯片与第二芯片之间设有微流道凹槽。本发明还公开了一种嵌入微流道散热的三维集成封装方法。本发明提供的嵌入微流道散热的三维集成封装结构,提升了三维集成封装体的散热水平，可实现在不同高功率高密度三维集成封装场景的应用。
Description
技术领域
本发明涉及集成电路封装技术领域，尤其涉及一种嵌入微流道散热的三维集成封装结构及嵌入微流道散热的三维集成封装方法。
背景技术
随着智能手机、物联网、智能芯片、无人驾驶等科技的飞速发展，引领芯片封装技术朝高密度、多功能、小型化、轻型化、三维化等趋势发展，三维电子封装技术逐渐成为热门技术。而扇出型三维封装由于实现在三维方向堆叠的密度最大，外形尺寸最小以及多功能异构芯片集成，受到越来越多的重视。在三维电子封装技术中，芯片间的互连技术是影响芯片间通信质量、甚至整个系统性能的关键因素。扇出型三维封装技术形成的封装体互联密度高，相比传统的引线键合封装方案，可以大大改善芯片速度、减少信号的延迟、降低功率损耗等，从而可以实现多种功能集成。
申请号为201921532342.2的专利使用树脂基重构晶圆和扇出晶圆级封装工艺，实现了高密度三维集成封装。但是在这些三维集成封装结构中，并未考虑散热问题。很显然，这种三维集成封装结构在正反面均集成了多个芯片，发热量很大，但封装面积并未明显增加，这样不同层中的芯片散热比较困难；另外，在高功率密度下，各层材料热膨胀系数存在差异，不同材料的温度变化会使得材料界面之间产生热-机械应力，严重影响系统可靠性。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供了一种嵌入微流道散热的三维集成封装结构及嵌入微流道散热的三维集成封装方法，以解决现有技术中存在的多芯片无法高密度集成、三维集成封装散热困难的问题。
作为本发明的一个方面，提供一种嵌入微流道散热的三维集成封装结构，包括上下键合的盖板层和凹槽层，所述盖板层包括第一芯片，所述凹槽层包括第二芯片，所述第一芯片和第二芯片的两侧分别设有TMV转接芯片，所述TMV转接芯片的外侧设有绝缘层，所述绝缘层的外侧设有再布线层，所述TMV转接芯片的内侧设有键合层，所述盖板层和凹槽层通过键合层键合，所述第一芯片与所述TMV转接芯片之间设有微流体出入口，所述第一芯片与所述第二芯片之间设有微流道凹槽；其中，由所述盖板层和凹槽层组合围成微流道结构。
进一步地，所述第一芯片包括数模芯片、射频芯片、无源器件芯片、DSP芯片、存储芯片和桥连接的芯片中的任意一种或多种。
进一步地，所述键合层的材料包括金、铜、锡铅、锡银或锡银铜。
进一步地，所述微流道凹槽的结构包括直线型、S型或折线型。
进一步地，所述微流道凹槽的深度小于所述第二芯片的厚度。
作为本发明的另一个方面，提供一种嵌入微流道散热的三维集成封装方法，其中，所述嵌入微流道散热的三维集成封装方法包括如下步骤：
步骤S11：提供一片厚度为600μm的玻璃晶圆，在所述玻璃晶圆的正面涂覆厚度为4μm的临时键合胶，固化后形成临时键合载板；
步骤S12：将第一芯片与TMV转接芯片分别键合在所述临时键合载板上；
步骤S13：用塑封料将所述第一芯片与TMV转接芯片进行灌封，固化重构形成第一树脂晶圆片，并拆掉所述临时键合载板；
步骤S14：在所述第一树脂晶圆片背面依次形成绝缘层和再布线层；
步骤S15：对所述第一树脂晶圆片正面进行减薄，漏出所述TMV转接芯片的铜柱和所述第一芯片的背部衬底；
步骤S16：在所述第一树脂晶圆片上制作微流体出入口，并在所述微流体出入口的周边制作键合层；
步骤S17：在所述第一树脂晶圆片上截取得到独立的盖板层；
步骤S18：提供另一片厚度为600μm的玻璃晶圆，重复步骤S11-S15，形成露出所述TMV转接芯片铜柱和第二芯片背部衬底的第二树脂晶圆片；
步骤S19：在所述第二芯片的背面制作微流道凹槽，并在所述第二树脂晶圆片的上表面制作键合层；
步骤S20：在所述第二树脂晶圆片上截取得到独立的凹槽层；
步骤S21：将独立的凹槽层与盖板层通过键合层完成上下两层键合，以形成所述嵌入微流道散热的三维集成封装结构。
进一步地，所述临时键合载板的材质为玻璃、硅或者金属。
进一步地，所述临时键合载板的厚度不小于300μm，所述临时键合胶的厚度不小于0.1μm，所述临时键合胶为高分子材质。
进一步地，所述微流体出入口通过激光烧蚀或喷砂工艺在所述第一树脂晶圆片上形成，所述微流道凹槽通过光刻或干法刻蚀工艺在所述第二芯片的背面刻蚀形成。
进一步地，所述凹槽层与盖板层键合的方法包括电镀、印刷或粘接。
本发明提供的嵌入微流道散热的三维集成封装结构及其封装方法具有以下优点：
（1）利用TMV进行晶圆重构，TMV的材质与树脂料热膨胀系数类似，可以有效减小封装体的翘曲度；
（2）利用具有微流道凹槽的封装体和流体出入口的封装体连接，形成内部具有微流道结构的三维集成封装体，使微流道与上下的功能芯片背面直接接触，使芯片具备主动散热的能力，大大降低热阻，提升了三维集成封装体的散热水平，可实现在不同高功率高密度三维集成封装场景的应用。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为本发明提供的嵌入微流道散热的三维集成封装方法的流程示意图。
图2为本发明的临时键合载板的示意图。
图3为本发明的重构晶圆的示意图。
图4为本发明的晶圆级注塑的示意图。
图5为本发明的多层RDL的示意图。
图6为本发明的减薄树脂晶圆漏出TMV铜柱的示意图。
图7为本发明的刻蚀得到微流体出入口的示意图。
图8为本发明的制备得到晶圆级树脂基微流道盖板层的示意图。
图9为本发明的重构另一晶圆的示意图。
图10为本发明的晶圆级注塑的示意图。
图11为本发明的多层RDL的示意图。
图12为本发明的减薄另一树脂晶圆漏出TMV铜柱的示意图。
图13为本发明的刻蚀得到微流道凹槽层的示意图。
图14为本发明的制备得到晶圆级树脂基微流道凹槽层示意图。
图15为本发明的键合后得到具有微流道的三维集成封装体的示意图。
附图标记说明：101-玻璃晶圆；102-临时键合胶；103-第一芯片；104-TMV转接芯片；105-塑封料；106-绝缘层；107- 再布线层；108-微流体出入口；109-键合层；110-盖板层；111-第二芯片；112-微流道凹槽；113-凹槽层。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明实施例中提供了一种嵌入微流道散热的三维集成封装结构，图15为本发明嵌入微流道散热的三维集成封装结构的最终结构示意图，如图15所示，包括上下键合的盖板层110和凹槽层113，所述盖板层110包括第一芯片103，所述凹槽层113包括第二芯片111，所述第一芯片103和第二芯片111的两侧分别设有TMV转接芯片104，所述TMV转接芯片104的外侧设有绝缘层106，所述绝缘层106的外侧设有再布线层107，所述TMV转接芯片104的内侧设有键合层109，所述盖板层110和凹槽层113通过键合层109键合，所述第一芯片103与所述TMV转接芯片104之间设有微流体出入口108，所述第一芯片103与所述第二芯片111之间设有微流道凹槽112；其中，由所述盖板层110和凹槽层113组合围成微流道结构。
优选地，所述第一芯片103包括数模芯片、射频芯片、无源器件芯片、DSP芯片、存储芯片和桥连接的芯片中的任意一种或多种。
优选地，所述键合层109的材料包括金、铜、锡铅、锡银或锡银铜。
优选地，所述微流道凹槽112的结构包括直线型、S型或折线型。
优选地，所述微流道凹槽112的深度小于所述第二芯片111的厚度。
需要说明的是，所述TMV转接芯片104包含塑封料和过孔填充物铜。
在本发明实施例中提供了一种嵌入微流道散热的三维集成封装方法，如图1所示，请同时参照图2-图15，所述嵌入微流道散热的三维集成封装方法包括如下步骤：
如图2所示，步骤S11：提供一片厚度为600μm的玻璃晶圆101，在所述玻璃晶圆101的正面涂覆厚度为4μm的临时键合胶102，固化后形成第一临时键合载板；
如图3所示，步骤S12：利用晶圆重构工艺，将第一芯片103与TMV转接芯片104分别键合在所述第一临时键合载板上；
如图4所示，步骤S13：利用晶圆级塑封工艺，用塑封料105将所述第一芯片103与TMV转接芯片104进行灌封，固化重构形成第一树脂晶圆片，并拆掉所述第一临时键合载板；
如图5所示，步骤S14：在所述第一树脂晶圆片背面，使用多层再布线工艺依次形成绝缘层106和再布线层107；
需要说明的是，在所述第一树脂晶圆片背面使用多层再布线工艺依次实现多层互联金属再布线。
如图6所示，步骤S15：对所述第一树脂晶圆片正面进行减薄，漏出所述TMV转接芯片104的铜柱和所述第一芯片103的背部衬底；
如图7所示，步骤S16：利用刻蚀工艺，在所述第一树脂晶圆片上制作微流道盖板层所需的微流体出入口108，并在所述微流体出入口108的周边制作键合层109；
如图8所示，步骤S17：通过常规的划片工艺，在所述第一树脂晶圆片上截取得到独立的盖板层110；
如图9所示，步骤S18：提供另一片厚度为600μm的玻璃晶圆101，在另一片玻璃晶圆101的正面涂覆厚度为4μm的临时键合胶102，固化后形成第二临时键合载板；利用晶圆重构工艺，将第二芯片111与TMV转接芯片104分别键合在所述第二临时键合载板上；
如图10所示，利用晶圆级塑封工艺，用塑封料105将所述第二芯片111与TMV转接芯片104进行灌封，固化重构形成第二树脂晶圆片，并拆掉所述第二临时键合载板；
如图11所示，在所述第二树脂晶圆片背面，使用多层再布线工艺依次形成绝缘层106和再布线层107；
如图12所示，对所述第二树脂晶圆片正面进行减薄，漏出所述TMV转接芯片104的铜柱和所述第二芯片111的背部衬底；
如图13所示，步骤S19：利用刻蚀工艺，在所述第二芯片111的背面制作微流道凹槽层所需的微流道凹槽112，并在所述第二树脂晶圆片的上表面制作键合层109；
如图14所示，步骤S20：通过常规的划片工艺，在所述第二树脂晶圆片上截取得到独立的凹槽层113；
如图15所示，步骤S21：利用键合工艺，将独立的凹槽层113与盖板层110通过键合层109完成上下两层键合，以形成所述嵌入微流道散热的三维集成封装结构。
需要说明的是，所述塑封料105的厚度大于第一芯片103、第二芯片111和TMV转接芯片104各自的厚度。
优选地，所述临时键合载板的材质为玻璃、硅或者金属。
优选地，所述临时键合载板的厚度不小于300μm，所述临时键合胶102的厚度不小于0.1μm，所述临时键合胶102为高分子材质。
优选地，所述微流体出入口108通过激光烧蚀或喷砂工艺在所述第一树脂晶圆片上形成，所述微流道凹槽112通过光刻或干法刻蚀工艺在所述第二芯片111的背面刻蚀形成。
优选地，所述凹槽层113与盖板层110键合的方法包括电镀、印刷或粘接。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种嵌入微流道散热的三维集成封装结构，其特征在于，包括上下键合的盖板层（110）和凹槽层（113），所述盖板层（110）包括第一芯片（103），所述凹槽层（113）包括第二芯片（111），所述第一芯片（103）和第二芯片（111）的两侧分别设有TMV转接芯片（104），所述TMV转接芯片（104）的外侧设有绝缘层（106），所述绝缘层（106）的外侧设有再布线层（107），所述TMV转接芯片（104）的内侧设有键合层（109），所述盖板层（110）和凹槽层（113）通过键合层（109）键合，所述第一芯片（103）与所述TMV转接芯片（104）之间设有微流体出入口（108），所述第一芯片（103）与所述第二芯片（111）之间设有微流道凹槽（112）；其中，由所述盖板层（110）和凹槽层（113）组合围成微流道结构。
2.根据权利要求1所述的嵌入微流道散热的三维集成封装结构，其特征在于，所述第一芯片（103）包括数模芯片、射频芯片、无源器件芯片、DSP芯片、存储芯片和桥连接的芯片中的任意一种或多种。
3.根据权利要求1所述的嵌入微流道散热的三维集成封装结构，其特征在于，所述键合层（109）的材料包括金、铜、锡铅、锡银或锡银铜。
4.根据权利要求1所述的嵌入微流道散热的三维集成封装结构，其特征在于，所述微流道凹槽（112）的结构包括直线型、S型或折线型。
5.根据权利要求1所述的嵌入微流道散热的三维集成封装结构，其特征在于，所述微流道凹槽（112）的深度小于所述第二芯片（111）的厚度。
6.一种嵌入微流道散热的三维集成封装方法，其特征在于，包括如下步骤：
步骤S11：提供一片厚度为600μm的玻璃晶圆（101），在所述玻璃晶圆（101）的正面涂覆厚度为4μm的临时键合胶（102），固化后形成临时键合载板；
步骤S12：将第一芯片（103）与TMV转接芯片（104）分别键合在所述临时键合载板上；
步骤S13：用塑封料（105）将所述第一芯片（103）与TMV转接芯片（104）进行灌封，固化重构形成第一树脂晶圆片，并拆掉所述临时键合载板；
步骤S14：在所述第一树脂晶圆片背面依次形成绝缘层（106）和再布线层（107）；
步骤S15：对所述第一树脂晶圆片正面进行减薄，漏出所述TMV转接芯片（104）的铜柱和所述第一芯片（103）的背部衬底；
步骤S16：在所述第一树脂晶圆片上制作微流体出入口（108），并在所述微流体出入口（108）的周边制作键合层（109）；
步骤S17：在所述第一树脂晶圆片上截取得到独立的盖板层（110）；步骤S18：提供另一片厚度为600μm的玻璃晶圆（101），重复步骤S11-S15，形成露出所述TMV转接芯片（104）铜柱和第二芯片（111）背部衬底的第二树脂晶圆片；
步骤S19：在所述第二芯片（111）的背面制作微流道凹槽（112），并在所述第二树脂晶圆片的上表面制作键合层（109）；
步骤S20：在所述第二树脂晶圆片上截取得到独立的凹槽层（113）；
步骤S21：将独立的凹槽层（113）与盖板层（110）通过键合层（109）完成上下两层键合，以形成所述嵌入微流道散热的三维集成封装结构。
7.根据权利要求6所述的嵌入微流道散热的三维集成封装方法，其特征在于，所述临时键合载板的材质为玻璃、硅或者金属。
8.根据权利要求6所述的嵌入微流道散热的三维集成封装方法，其特征在于，所述临时键合载板的厚度不小于300μm，所述临时键合胶（102）的厚度不小于0.1μm，所述临时键合胶（102）为高分子材质。
9.根据权利要求6所述的嵌入微流道散热的三维集成封装方法，其特征在于，所述微流体出入口（108）通过激光烧蚀或喷砂工艺在所述第一树脂晶圆片上形成，所述微流道凹槽（112）通过光刻或干法刻蚀工艺在所述第二芯片（111）的背面刻蚀形成。
10.根据权利要求6所述的嵌入微流道散热的三维集成封装方法，其特征在于，所述凹槽层（113）与盖板层（110）键合的方法包括电镀、印刷或粘接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210696650.9A CN115101490A (zh) | 2022-06-20 | 2022-06-20 | 一种嵌入微流道散热的三维集成封装结构及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210696650.9A CN115101490A (zh) | 2022-06-20 | 2022-06-20 | 一种嵌入微流道散热的三维集成封装结构及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115101490A true CN115101490A (zh) | 2022-09-23 |
Family
ID=83290255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210696650.9A Pending CN115101490A (zh) | 2022-06-20 | 2022-06-20 | 一种嵌入微流道散热的三维集成封装结构及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115101490A (zh) |
-
2022
- 2022-06-20 CN CN202210696650.9A patent/CN115101490A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6701614B2 (en) | Method for making a build-up package of a semiconductor | |
| JP7371882B2 (ja) | 電子回路装置および電子回路装置の製造方法 | |
| US9259902B2 (en) | 4D Device, process and structure | |
| CN101409266B (zh) | 封装结构 | |
| CN109309074A (zh) | 半导体封装件及其形成方法 | |
| CN101964311B (zh) | 形成集成电路结构的方法与集成电路结构 | |
| US20080315409A1 (en) | Direct edge connection for multi-chip integrated circuits | |
| CN107622957B (zh) | 双面SiP的三维封装结构的制造方法 | |
| US20170110393A1 (en) | Circuit board and manufacturing method thereof | |
| JP2010098295A (ja) | マトリクス内に集積した多部品装置 | |
| CN107689351A (zh) | 封装结构 | |
| TWI776693B (zh) | 封裝結構及其形成方法 | |
| TWI590331B (zh) | 藉由多孔與非多孔層所強化的電子結構及製造方法 | |
| CN114551385B (zh) | 含有微流道散热结构的三维堆叠封装结构及其封装方法 | |
| TWI534951B (zh) | 半導體封裝基板，使用其之封裝系統及其製造方法 | |
| CN105720018A (zh) | 在缓冲层中具有开口的集成扇出结构 | |
| CN103370783A (zh) | 利用通道的无空穴晶圆结合 | |
| CN114429938A (zh) | 一种三维集成嵌入式微流道主动散热封装方法及结构 | |
| JP2000124354A (ja) | チップサイズパッケージ及びその製造方法 | |
| CN217847931U (zh) | 一种嵌入微流道散热的三维集成封装结构 | |
| CN113299561A (zh) | 一种腔底防溢胶结构的制备方法 | |
| CN115101490A (zh) | 一种嵌入微流道散热的三维集成封装结构及其封装方法 | |
| CN108987293B (zh) | 集成带有复杂三维结构盖板的芯片的晶圆级封装方法 | |
| CN110491792B (zh) | 一种树脂型三维扇出集成封装方法及结构 | |
| US9324686B2 (en) | Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |