CN115099175B - 一种时序网表的获取方法、装置、电子设备和存储介质 - Google Patents

Abstract

本发明公开了一种时序网表的获取方法及装置，该方法包括：基于目标电路的拓扑结构，遍历目标电路中的各个节点，并记录各节点的节点信息；其中，节点信息包括输出边数量；根据各节点的输出边数量，通过输出边信息列表记录各节点的输出边信息；根据各节点的节点信息和输出边信息列表，获取时序网表。本发明实施例的技术方案，实现了时序网表中节点与数据传输线路的关联关系构建，在确保时序网表数据完整的同时，降低了节点的输出边信息占用的存储资源。

Description

一种时序网表的获取方法、装置、电子设备和存储介质

技术领域

本发明涉及电路设计领域，尤其涉及一种时序网表的获取方法、装置、电子设备和存储介质。

背景技术

FPGA( Field-programmable Gate Array ,现场可编程门阵列)作为一种半定制电路，静态时序分析（Static Timing Analysis, STA）是确保其满足设计要求的重要保障。

时序网表是与FPGA匹配的EDA（Electronic Design Automation，电子设计自动化）软件中的一种数据存储结构，其作为STA的必要条件，包含了FPGA中的各种元件信息；现有技术中，对于时序网表中的输出边信息，通常是通过动态数组（vector）或者动态链表进行记录。

然而，由于输出边数量的不确定性，动态数组会为每个节点预留较大的存储空间，造成占用的存储资源过多；动态链表则需要通过前后关联位置的输出边来记录当前输出边信息，同样会占据较多的存储资源。

发明内容

本发明提供了一种时序网表的获取方法、装置、电子设备和存储介质，以解决时序网表占据的存储空间过大的问题。

根据本发明的一方面，提供了一种时序网表的获取方法，包括：

基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量；

根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息；

根据各所述节点的节点信息和所述输出边信息列表，获取时序网表。

根据本发明的另一方面，提供了一种时序网表的获取装置，包括：

节点信息获取模块，用于基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量；

输出边信息获取模块，用于根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息；

时序网表构建模块，用于根据各所述节点的节点信息和所述输出边信息列表，获取时序网表。

根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的时序网表的获取方法。

根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的时序网表的获取方法。

本发明实施例的技术方案，基于目标电路的拓扑结构，遍历目标电路中的各个节点，同时记录各节点的节点信息，并根据各节点的输出边数量，通过输出边信息列表记录了各节点的输出边信息，进而根据各节点的节点信息和输出边信息列表获取时序网表，实现了时序网表中节点与数据传输线路的关联关系构建，在确保时序网表数据完整的同时，降低了节点的输出边信息占用的存储资源。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A是根据本发明实施例一提供的一种时序网表的获取方法的流程图；

图1B是根据本发明实施例一提供的节点之间输出边的结构示意图；

图2是根据本发明实施例二提供的一种时序网表的获取方法的流程图；

图3是根据本发明实施例三提供的一种时序网表的获取方法的流程图；

图4是根据本发明实施例四提供的一种时序网表的获取装置的结构示意图；

图5是实现本发明实施例的时序网表的获取方法的电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1A为本发明实施例一提供的一种时序网表的获取方法的流程图，本实施例可适用于通过输出边信息列表记录节点的输出边信息，该方法可以由时序网表的获取装置来执行，该时序网表的获取装置可以采用硬件和/或软件的形式实现，该时序网表的获取装置可配置于电子设备中，典型的，可以配置于测试服务器中，该测试服务器用于执行设计电路的静态时序分析。如图1A所示，该方法包括：

S101、基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量。

根据目标电路的拓扑结构，将目标电路中的元器件作为单元，将各个单元上的端口、引脚或者寄存器等组件作为节点，在遍历电路中各个节点的同时，记录与时序网表相关的节点信息；其中，目标电路可以是FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）中的设计电路，也可以是其它装置，例如，专用集成电路（ASIC）、专用标准产品（ASSP）和负载可编程逻辑设备（CPLD）中的电路；在本发明实施例中，可选的，对目标电路的结构和来源均不作具体限定。

输出边是当前节点将数据发送给其它节点的传输路径，也是当前节点与其它节点之间的物理连线；一个节点可能具有0个、1个或者多个输出边；例如，当前节点仅用于判断输入信号的数值为0值还是1值，该节点在获取到上述输入信号后，不再需要向外输出任何数据，那么该节点的输出边数量即为0；如图1B所示，节点C的输出边数量为0,节点A的输出边数量为1,节点B的输出边数量为2；节点信息还包括节点标识和单元标识；其中，节点标识，即当前节点的标识信息，用于区分当前节点与其它节点；单元标识，即当前节点所在单元的标识，用于表示当前节点的来源。

可选的，在本发明实施例中，所述记录各所述节点的节点信息，包括：通过第一变量集合实时记录各所述节点的输出边数量；其中，所述第一变量集合包括多个第一临时变量，所述第一临时变量与所述节点一一匹配；所述根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息，包括：清空各所述第一临时变量中的数据，并删除所述第一变量集合。

具体的，在对目标电路进行节点遍历时，由于电路结构的复杂性，在获取到当前节点的一个输出边后，可能会通过该输出边查找对应的数据接收节点，进而获取该数据接收节点的节点信息，而在上述数据接收节点遍历完成后，再继续回到当前节点继续获取其它输出边，因此，对于一个节点的输出边数量，随着遍历进度的不断更新，该数值可能存在变动，因此，通过临时变量（即第一临时变量）记录输入边数量，既可以确保数值的实时更新，又便于在输出边信息列表创建完成后，将第一变量集合占据的系统资源交还给操作系统，以释放存储空间。

可选的，在本发明实施例中，所述记录各所述节点的节点信息，还包括：通过第二变量集合实时记录各所述节点的时序等级；其中，所述第二变量集合包括多个第二临时变量，所述第二临时变量与所述节点一一匹配；所述根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息，还包括：清空各所述第二临时变量中的数据，并删除所述第二变量集合。

具体的，时序等级是节点在时序网表中的数据传输等级，时序网表中默认一个或多个节点为第一时序等级，即数据传输起点；与第一时序等级节点连接，并接收第一时序等级节点的传输数据的节点即为第二时序等级；而与第二时序等级节点连接，并接收第二时序等级节点的传输数据的节点即为第三时序等级，以此为例，根据节点之间的数据传输关系即可获取电路中各个节点的时序等级；当一个节点同时与多个不同时序等级的节点连接，且接收上述不同时序等级节点发出的数据时，该节点需要在多个时序等级中，选取数值最大的时序等级作为自身的时序等级；例如，图1B中，节点C与第一时序等级的节点A和第二时序等级的节点B同时连接，且可接收节点A和节点B发出的数据，节点C的时序等级即为第三时序等级；对于一个节点的时序等级，随着遍历进度的不断更新，该数值同样可能存在变动，例如，从第二时序等级变更为第三时序等级，因此，通过临时变量（即第二临时变量）存储时序等级，既可以确保时序数值的实时更新，又便于在节点遍历完成，并将时序等级持久化存储后，将第二变量集合占据的系统资源交还给操作系统，以释放存储空间。

S102、根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息。

当目标电路中的节点遍历完成后，各个节点对应的输出边的数量以及每个输出边的相关信息即已确定；其中，输出边信息记录了当前节点的每条输出边所连接的对端节点的相关信息，也可以用于记录每条输出边的数据传输类型以及数据传输频率；输出边信息列表可以通过行向量的形式存储各个节点的输出边信息；其中，行向量的数量等于目标电路中节点的数量，即每个节点的输出边信息对应一个行向量，而每个行向量的具体位数则由该节点的输出边数量决定，输出边数量越多，当前节点所在行的数据位数越多，由此通过每个节点具体的输出边数量，设置当前行向量的数据位数，确保每个行向量占据的存储空间与该行中的输出边数量相匹配，节省输出边信息列表占用的存储资源。

可选的，在本发明实施例中，所述根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息，包括：获取输出边数量不等于零的目标节点，根据目标节点数量设置所述输出边信息列表的行向量数量，并根据各所述目标节点的输出边数量分别设置各个行向量的数据位数。

具体的，在电路的数据传输中，电路中的很多节点并不具备输出边，若将上述节点放入输出边信息列表中，会造成存储资源的极大浪费，例如，一个节点不具备输出边时，那么在输出边信息列表中仅会记录该节点的节点标识，但节点标识实质上已记录于节点信息中，由此输出边信息列表中仅记录了该节点的冗余数据，因此，仅将具备至少一个输出边的目标节点，放入输出边信息列表中，而不具备输出边的非目标节点，则不加入输出边信息列表中，仅通过节点信息记录节点标识以及输出边数量为0即可；输出边信息中行向量的数量与目标节点的数量保持一致，每个行向量中的数据位数，同样由该行中目标节点对应的输出边数量决定，以进一步节省输出边信息列表占用的存储资源。

可选的，在本发明实施例中，所述输出边信息包括当前节点标识、输出边数量标识和对端节点信息；所述对端节点信息包括对端节点标识和传输延时标识。如表1所示，M和N均为大于等于1的自然数；当前节点标识，表示当前行向量所属节点的标识信息，可以通过固定长度的数据位表示；输出边数量标识，表示当前节点的输出边数量，可以通过4个字节长度的数据位表示；对端节点信息表示一条输出边的相关信息，若当前节点包括多条输出边，则每条输出边分别对应一个对端节点信息；对端节点标识，表示当前输出边对应的数据接收节点的标识信息；传输延时标识表示数据输出节点通过当前输出边，将数据传输给数据接收节点的数据传输时间，也即数据到达当前节点后再到达对端节点的延时时间；每个对端节点信息可以用8个字节长度的数据位表示；由此，通过输出边信息描述了每个节点完整的输出信息，确保了时序网表中输出信息的完整性。

表1 输出边信息的结构示意表

S103、根据各所述节点的节点信息和所述输出边信息列表，获取时序网表。

如上述技术方案所述，节点信息记录了每个节点的节点标识、单元标识、时序等级和输出边数量等基础信息，而输出边信息列表中则记录了每条输出边的相关信息，由此通过节点信息中的节点标识与输出边信息列表中的节点标识即可建立节点关联关系，节点信息与输出边信息列表即组成了完整的时序网表。以1300万门的目标电路为例，通过动态数组或者动态链表存储各个节点的输出边信息时，分别需要453兆字节和452兆字节的存储空间才能存储完成，而通过本发明实施例公开的存储方式，仅需要252兆字节的存储空间，即可完成所有节点的输出边信息存储。

本发明实施例的技术方案，基于目标电路的拓扑结构，遍历目标电路中的各个节点，同时记录各节点的节点信息，并根据各节点的输出边数量，通过输出边信息列表记录了各节点的输出边信息，进而根据各节点的节点信息和输出边信息列表获取时序网表，实现了时序网表中节点与数据传输线路的关联关系构建，在确保时序网表数据完整的同时，降低了输出边信息占用的存储资源。

实施例二

图2为本发明实施例二提供的一种时序网表的获取方法的流程图，本实施例与上述实施例之间的关系在于，输出边信息列表中的输出边数量标识和传输延时标识的数据位数，均可以根据目标电路中各个节点的实际传输需求设置。如图2所示，该方法包括：

S201、基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量。

S202、根据各所述节点对应的输出边数量中的最大值，设置输出边信息列表中输出边数量标识的数据位数。

获取各个节点的输出边数量，并将其中的最大值，即最大输出边数量对应的二进制数值的位数，作为输出边数量标识的数据位数，以通过较少数量的数据位数完整表征所有节点的输出边数量，降低输出边信息列表中输出边数量标识占据的存储空间；例如，若各个节点对应的输出边数量中的最大值为15，其对应的二进制数值为1111，显然通过4个数据位即可表征所有节点对应的输出边数量，据此将输出边信息列表中输出边数量标识的数据位数设置为4；若各个节点对应的输出边数量中的最大值为68，其对应的二进制数值为1000100，显然通过7个数据位才能表征所有节点对应的输出边数量，据此将输出边信息列表中输出边数量标识的数据位数设置为7。

S203、根据各所述节点对应的传输延时中的最大值，设置所述输出边信息列表中所述传输延时标识的数据位数。

根据目标电路中元件类型的不同，可以将传输延时的时间单位设置为毫秒或者微秒；获取各个节点的传输延时要求，并获取传输延时中的最大数值，即最大传输延时，然后将最大传输延时对应的二进制数值的位数，作为传输延时标识的数据位数，以通过较少数量的数据位数完整表征所有节点的传输延时，降低输出边信息列表中传输延时标识占据的存储空间。

S204、根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息。

S205、根据各所述节点的节点信息和所述输出边信息列表，获取时序网表。

本发明实施例公开的技术方案，根据各节点对应的输出边数量中的最大值，设置所述输出边信息列表中所述输出边数量标识的数据位数，以及根据各节点对应的传输延时中的最大值，设置输出边信息列表中传输延时标识的数据位数，实现了输出边信息列表中各参数项的存储位数设定，在确保各参数项的数据完整的同时，减少了每个参数项占据的存储空间，进一步降低了时序网表中输出边信息占用的存储资源。

实施例三

图3为本发明实施例三提供的一种时序网表的获取方法的流程图，本实施例与上述实施例之间的关系在于，将节点信息与输出边信息列表进行数据合并，以获取完整时序网表。如图3所示，该方法包括：

S301、基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量。

S302、根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息。

S303、根据各所述节点的节点信息，对所述输出边信息列表进行数据填充，并将数据填充后的所述输出边信息列表，作为时序网表。

节点信息记录了每个节点的节点标识，而输出边信息列表中同样记录了每个节点的节点标识，因此，在将节点标识作为关联依据，将每个节点的节点信息与输出边信息进行关联后，还可以再将节点信息中除输出边信息之外的其它数据，例如，单元标识和时序等级等填充进输出边信息列表，并放置于每个行向量的对端节点信息之前，由此可以获取如表2所示的时序网表。

表2时序网表的结构示意表

相比于节点信息与输出边信息列表分别存储，并借助节点信息中的节点标识与输出边信息列表中的节点标识，建立节点关联关系，数据填充后生成的时序网表，不但避免了节点信息与输出边信息列表中，节点标识和输出边数量等数据的重复存储，减少了时序网表占用的存储资源，同时，将时序网表汇总为一张数据整表，避免了不同存储数据之间的数据耦合。

本发明实施例公开的技术方案，基于目标电路的拓扑结构，遍历目标电路的各个节点，并记录各节点的节点信息，然后根据各节点的输出边数量，通过输出边信息列表记录各节点的输出边信息，进而根据各节点的节点信息，对输出边信息列表进行数据填充，并将数据填充后的输出边信息列表，作为时序网表，不但避免了节点标识和输出边数量等数据的重复存储，减少了时序网表占用的存储资源，同时，将时序网表汇总为一张数据整表，避免了不同存储数据之间的数据耦合。

实施例四

图4是本发明实施例四所提供的一种时序网表的获取装置的结构框图，该装置具体包括：

节点信息获取模块401，用于基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量；

输出边信息获取模块402，用于根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息；

时序网表构建模块403，用于根据各所述节点的节点信息和所述输出边信息列表，获取时序网表。

本发明实施例公开的技术方案，基于目标电路的拓扑结构，遍历目标电路的各个节点，并记录各节点的节点信息，然后根据各节点的输出边数量，通过输出边信息列表记录各节点的输出边信息，进而根据各节点的节点信息，对输出边信息列表进行数据填充，并将数据填充后的输出边信息列表，作为时序网表，不但避免了节点标识和输出边数量等数据的重复存储，减少了时序网表占用的存储资源，同时，将时序网表汇总为一张数据整表，避免了不同存储数据之间的数据耦合。

可选的，节点信息获取模块401，具体用于通过第一变量集合实时记录各所述节点的输出边数量；其中，所述第一变量集合包括多个第一临时变量，所述第一临时变量与所述节点一一匹配。

可选的，输出边信息获取模块402，具体用于清空各所述第一临时变量中的数据，并删除所述第一变量集合。

可选的，输出边信息获取模块402，具体用于获取输出边数量不等于零的目标节点，根据目标节点数量设置所述输出边信息列表的行向量数量，并根据各所述目标节点的输出边数量分别设置各个行向量的数据位数。

可选的，所述输出边信息包括当前节点标识、输出边数量标识和对端节点信息；所述对端节点信息包括对端节点标识和传输延时标识。

可选的，输出边信息获取模块402，具体还用于根据各所述节点对应的输出边数量中的最大值，设置所述输出边信息列表中所述输出边数量标识的数据位数；和/或根据各所述节点对应的传输延时中的最大值，设置所述输出边信息列表中所述传输延时标识的数据位数。

可选的，时序网表构建模块403，用于根据各所述节点的节点信息，对所述输出边信息列表进行数据填充，并将数据填充后的所述输出边信息列表，作为时序网表。

可选的，节点信息获取模块401，具体用于通过第二变量集合实时记录各所述节点的时序等级；其中，所述第二变量集合包括多个第二临时变量，所述第二临时变量与所述节点一一匹配。

可选的，输出边信息获取模块402，具体用于清空各所述第二临时变量中的数据，并删除所述第二变量集合。

上述装置可执行本发明任意实施例所提供的时序网表的获取方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本发明任意实施例提供的时序网表的获取方法。

实施例五

图5示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备（如头盔、眼镜、手表等）和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

如图5所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器（ROM）12、随机访问存储器（RAM）13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器（ROM）12中的计算机程序或者从存储单元18加载到随机访问存储器（RAM）13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出（I/O）接口15也连接至总线14。

电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如时序网表的获取方法。

在一些实施例中，时序网表的获取方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的时序网表的获取方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行时序网表的获取方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）、区块链网络和互联网。

计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (9)

1.一种时序网表的获取方法，其特征在于，包括：

基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量；

所述记录各所述节点的节点信息，包括：

通过第一变量集合实时记录各所述节点的输出边数量；其中，所述第一变量集合包括多个第一临时变量，所述第一临时变量与所述节点一一匹配；

根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息；

所述根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息，包括：

清空各所述第一临时变量中的数据，并删除所述第一变量集合；

根据各所述节点的节点信息和所述输出边信息列表，获取时序网表。

2.根据权利要求1所述的方法，其特征在于，所述根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息，包括：

获取输出边数量不等于零的目标节点，根据目标节点数量设置所述输出边信息列表的行向量数量，并根据各所述目标节点的输出边数量分别设置各个行向量的数据位数。

3.根据权利要求1所述的方法，其特征在于，所述输出边信息包括当前节点标识、输出边数量标识和对端节点信息；所述对端节点信息包括对端节点标识和传输延时标识。

4.根据权利要求3所述的方法，其特征在于，所述根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息，还包括：

根据各所述节点对应的输出边数量中的最大值，设置所述输出边信息列表中所述输出边数量标识的数据位数；

和/或根据各所述节点对应的传输延时中的最大值，设置所述输出边信息列表中所述传输延时标识的数据位数。

5.根据权利要求1所述的方法，其特征在于，所述根据各所述节点的节点信息和所述输出边信息列表，获取时序网表，包括：

根据各所述节点的节点信息，对所述输出边信息列表进行数据填充，并将数据填充后的所述输出边信息列表，作为时序网表。

6.根据权利要求1所述的方法，其特征在于，所述记录各所述节点的节点信息，还包括：

通过第二变量集合实时记录各所述节点的时序等级；其中，所述第二变量集合包括多个第二临时变量，所述第二临时变量与所述节点一一匹配；

所述根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息，还包括：

清空各所述第二临时变量中的数据，并删除所述第二变量集合。

7.一种时序网表的获取装置，其特征在于，包括：

节点信息获取模块，用于基于目标电路的拓扑结构，遍历所述目标电路的各个节点，并记录各所述节点的节点信息；其中，所述节点信息包括输出边数量；

所述节点信息获取模块，具体用于通过第一变量集合实时记录各所述节点的输出边数量；其中，所述第一变量集合包括多个第一临时变量，所述第一临时变量与所述节点一一匹配；

输出边信息获取模块，用于根据各所述节点的输出边数量，通过输出边信息列表记录各所述节点的输出边信息；

所述输出边信息获取模块，具体用于清空各所述第一临时变量中的数据，并删除所述第一变量集合；

时序网表构建模块，用于根据各所述节点的节点信息和所述输出边信息列表，获取时序网表。

8.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的时序网表的获取方法。

9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-6中任一项所述的时序网表的获取方法。

Images