CN115085717A - 电平转换电路 - Google Patents

电平转换电路 Download PDF

Info

Publication number
CN115085717A
CN115085717A CN202210718867.5A CN202210718867A CN115085717A CN 115085717 A CN115085717 A CN 115085717A CN 202210718867 A CN202210718867 A CN 202210718867A CN 115085717 A CN115085717 A CN 115085717A
Authority
CN
China
Prior art keywords
level
drain
input end
circuit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210718867.5A
Other languages
English (en)
Inventor
张海能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210718867.5A priority Critical patent/CN115085717A/zh
Publication of CN115085717A publication Critical patent/CN115085717A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种电平转换电路，所述的电平转换电路由NMOS管及PMOS管及一个反相器所组成，包含一个输入端及两个差分输出端；所述的NMOS管包含NM0～NM5共6个NMOS，所述的PMOS管包含PM0～PM7共8个PMOS；本发明所述的电平转换电路，通过高压NMOS和PMOS形成新的电路，在各种工作状态下均具有更低的功耗。

Description

电平转换电路
技术领域
本发明涉及半导体集成电路设计领域，特别是指一种电平转换电路。
背景技术
在设计电路时，很多情况下会出现电平不匹配的情况，最常用的方式就是增加电平转换芯片。
作为应用广泛的一种电路，传统电平转换电路在转换电平过程中有较高延迟-能量的综合开销，如图1所示。基于此提出一款具有低综合开销的高性能电平转换电路。
发明内容
本发明所要解决的技术问题在于提供一种电平转换电路，具有低综合开销。
为解决上述问题，本发明所述的一种电平转换电路，由NMOS管及PMOS管及一个反相器所组成，包含一个输入端及两个差分输出端；
所述的NMOS管包含NM0～NM5共6个NMOS，所述的PMOS管包含PM0～PM7共8个PMOS；
所述输入端为整个电平转换电路的输入接口，输入端与NM4的栅极及反相器的输入端相连，所述输入端还与PM2的栅极相连；所述反相器的输出端与NM5的栅极以及PM3的栅极相连，反相器对所述输入端输入的信号反向后进入下一级电路，最后形成差分输出端中的第二输出端；
PMOS管中PM2、PM4、PM6管源漏依次串联，PM6的漏极与NM2的漏极相连，NM2的源极再与NM4的漏极相连，NM4的源极接地；
PM0、PM1、PM2、PM3的源极接电源VDDH，PM0的栅极与NM2的栅极连接并与PM6的串联节点相连；所述PM0的漏极与NM0的漏接连接，所述NM0的源极接地；
所述PM0余NM0串接的节点为所述电平转换电路的第一输出端；
PM3与PM5、PM7、NM3、NM5依次串联，所述NM5的源极接地；
所述PM6与NM2的连接节点同时连接到PM5的栅极，所述PM7与NM3的连接节点同时连接到PM4的栅极；所述NM2与NM4的连接节点同时连接到NM0以及PM6的栅极，所述NM3与NM5的连接节点同时连接到PM7以及NM1的栅极；
所述PM5与PM7的连接节点同时连接到PM1以及NM3的栅极，所述PM1与NM1的漏源串接，其串接节点形成所述电平转换电路的第二输出端；所述NM1的源极接地。
进一步地，所述的反相器还接有电源VDD，所述VDD的电压低于VDDH。
进一步地，所述的MOS管NM0～NM5以及PM0～PM7均为高压MOS管。
进一步地，当输入端信号为低电平时，电平转换电路的第一输出端输出高电平。
进一步地，当输入端信号从低变到高电平时，电平转换电路的第一输出端输出高电平。
一种终端，包括所述的电平转换电路。
本发明所述的电平转换电路，通过高压NMOS和PMOS形成新的电路，在各种工作状态下均具有更低的功耗。
附图说明
图1是现有的一种电平转换电路的结构原理图。
图2是本发明电平转换电路的结构原理图。
具体实施方式
以下结合附图给出本发明的具体实施方式，对本发明中的技术方案进行清楚、完整的描述，但本发明不限于以下的实施方式。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
本发明所述的电平转换电路，如图2所示，包含NM0～NM5共6个NMOS管，PM0～PM7共8个PMOS管。所述的NMOS管和PMOS管全部为高压MOS管。
电源端包含有两路电源，VDDH和VDD，其中VDDH电压高于VDD。所述电平转换电路包含第一输出端VOUT和第二输出端VOUTN。第二输出端VOUTN和第一输出端VOUT输出相反的信号。
输入端IN，所述输入端IN为整个电平转换电路的输入接口，输入端IN与NM4的栅极及反相器的输入端相连，所述输入端还与PM2的栅极相连；所述反相器的输出端与NM5的栅极以及PM3的栅极相连，反相器对所述输入端输入的信号反向后进入下一级电路，最后形成差分输出端中的第二输出端。输入端信号一路直接传输到NM4和PM2的栅极，另一路同时经反相器后再传输到NM5和PM3的栅极。
PMOS管中PM2、PM4、PM6管源漏依次串联，PM6的漏极与NM2的漏极相连，NM2的源极再与NM4的漏极相连，NM4的源极接地。
PM0、PM1、PM2、PM3的源极接电源VDDH，PM0的栅极与NM2的栅极连接并与PM6的串联节点相连；所述PM0的漏极与NM0的漏接连接，所述NM0的源极接地。
所述PM0余NM0串接的节点为所述电平转换电路的第一输出端VOUT。
PM3与PM5、PM7、NM3、NM5依次串联，所述NM5的源极接地。
所述PM6与NM2的连接节点同时连接到PM5的栅极，所述PM7与NM3的连接节点同时连接到PM4的栅极；所述NM2与NM4的连接节点同时连接到NM0以及PM6的栅极，所述NM3与NM5的连接节点同时连接到PM7以及NM1的栅极。
所述PM5与PM7的连接节点同时连接到PM1以及NM3的栅极，所述PM1与NM1的漏源串接，其串接节点形成所述电平转换电路的第二输出端；所述NM1的源极接地。
继续参考图2，上述电平转换电路包含几个连接节点：A、B、C……F，其节点电压在工作时情况如下：
当输入信号IN为低电平时，NM4截止而NM5导通，PM2和PM3均导通而PM3因存在阈值电压损失，所以A点和B点的电压分别被快速地上拉至VDDH和VDDH-VDD。H点被下拉到零电平，D和H点隔着二极管连接的NMOS管和PMOS管，此时相比于B点是VDDH的情况，PM5由于B点存在电压损失，所以其电流在E点电压被上拉至VDDH的过程中进一步减小，使得D点电压更快被下拉至MOS管阈值电压Vthp(PMOS管的阈值电压)，但下拉速度仍然比H点更慢。由于此时PM7有明显的衬底偏置效应，而NM3几乎无衬偏效应，所以PM7的阈值电压更高，PM7截止而NM3弱导通，F点电压降至零电位。同理，可以推出G点电位被上拉为VDDH-Vthn(NMOS管的阈值电压)，C点和E点电位都被上拉至为VDDH。所以PM0导通，NM0截止，电平转换电路输出OUT端为高电平。
当输入信号IN从低变到高电平时，NM4导通，NM5截止。PM2和PM3均导通而PM2存在阈值电压损失，所以A点和B点电压分别被快速地上拉至VDDH-VDD和VDDH。G点从VDDH-Vthn开始下拉，由于NM2和PM6的阻隔作用(PM6弱导通，NM2弱截止)C点电压下降的时间落后于G点。所以对于PM0和NM0支路，NM0能快速截止，而PM0后打开，该支路的短路电流非常小。同样，由于NM2和PM6存在，相当于在NM4和PM2之间插入大电阻，使得这一路的短路电流也非常小。当E点下拉后，PM5导通，D点先拉高，然后F点和H点拉高。同理对于PM1和NM1支路，也是PM1先截止，然后NM1后打开，流过该支路的短路电流同样很小。注意，在F点电压抬升的过程中，PM4导通电流相比与A点电压为VDDH的时候要小很多，所以C点能够更快的被下拉，但下拉速度远小于G点。输入IN变高后，输出端VOUT也随后变为高电平。相比于现有的设计，本发明的电平转换电路的电流非常小，这能进一步降低功耗。
当输入端IN信号从高到低电平变化时，和上述过程类似，电平转换电路的输出变为低电平，该过程的短路电流同样很小。
因此，在各种工作状态下，本发明提供的上述电平转换电路在工作时都具有更小的电流，
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种电平转换电路，其特征在于：所述的电平转换电路由NMOS管及PMOS管及一个反相器所组成，包含一个输入端及两个差分输出端；
所述的NMOS管包含NM0～NM5共6个NMOS，所述的PMOS管包含PM0～PM7共8个PMOS；
所述输入端为整个电平转换电路的输入接口，输入端与NM4的栅极及反相器的输入端相连，所述输入端还与PM2的栅极相连；所述反相器的输出端与NM5的栅极以及PM3的栅极相连，反相器对所述输入端输入的信号反向后进入下一级电路，最后形成差分输出端中的第二输出端；
PMOS管中PM2、PM4、PM6管源漏依次串联，PM6的漏极与NM2的漏极相连，NM2的源极再与NM4的漏极相连，NM4的源极接地；
PM0、PM1、PM2、PM3的源极接电源VDDH，PM0的栅极与NM2的栅极连接并与PM6的串联节点相连；所述PM0的漏极与NM0的漏接连接，所述NM0的源极接地；
所述PM0余NM0串接的节点为所述电平转换电路的第一输出端；
PM3与PM5、PM7、NM3、NM5依次串联，所述NM5的源极接地；
所述PM6与NM2的连接节点同时连接到PM5的栅极，所述PM7与NM3的连接节点同时连接到PM4的栅极；所述NM2与NM4的连接节点同时连接到NM0以及PM6的栅极，所述NM3与NM5的连接节点同时连接到PM7以及NM1的栅极；
所述PM5与PM7的连接节点同时连接到PM1以及NM3的栅极，所述PM1与NM1的漏源串接，其串接节点形成所述电平转换电路的第二输出端；所述NM1的源极接地。
2.如权利要求1所述的电平转换电路，其特征在于：所述的反相器还接有电源VDD，所述VDD的电压低于VDDH。
3.如权利要求1所述的电平转换电路，其特征在于：所述的MOS管NM0～NM5以及PM0～PM7均为高压MOS管。
4.如权利要求1所述的电平转换电路，其特征在于：当输入端信号为低电平时，电平转换电路的第一输出端输出高电平。
5.如权利要求1所述的电平转换电路，其特征在于：当输入端信号从低变到高电平时，电平转换电路的第一输出端输出高电平。
6.一种终端，其特征在于：包括权利要求1至6中任一项所述的电平转换电路。
CN202210718867.5A 2022-06-23 2022-06-23 电平转换电路 Pending CN115085717A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210718867.5A CN115085717A (zh) 2022-06-23 2022-06-23 电平转换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210718867.5A CN115085717A (zh) 2022-06-23 2022-06-23 电平转换电路

Publications (1)

Publication Number Publication Date
CN115085717A true CN115085717A (zh) 2022-09-20

Family

ID=83255820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210718867.5A Pending CN115085717A (zh) 2022-06-23 2022-06-23 电平转换电路

Country Status (1)

Country Link
CN (1) CN115085717A (zh)

Similar Documents

Publication Publication Date Title
US6819142B2 (en) Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
JP5430507B2 (ja) 電圧レベルシフタ
US7768308B2 (en) Level shift circuit
JP3152867B2 (ja) レベルシフト半導体装置
US7102410B2 (en) High voltage level converter using low voltage devices
US10164637B2 (en) Level shifter for voltage conversion
CN110324027B (zh) 一种具有电平移位功能的比较器
JPH06216759A (ja) 半導体集積回路装置
KR20130131070A (ko) 전압 레벨 쉬프터
TWI543536B (zh) 採用來自輸出電力域之電力關閉信號的低電力、單軌位準移位器以及轉換電力域之間之資料信號的方法
US8653879B2 (en) Level shifter and semiconductor integrated circuit including the shifter
CN107070446B (zh) 电平转换器件、半导体器件及其操作方法
CN115085717A (zh) 电平转换电路
CN114142834A (zh) 电平转换锁存器和电平切换器
CN110798201B (zh) 一种高速耐压电平转换电路
CN113726330A (zh) 一种电平转换电路及芯片
CN114826244A (zh) 一种电平移位电路
TWM586017U (zh) 低功率電位轉換器
TWM565921U (zh) 電壓位準移位器
TWM576366U (zh) 具輔助電路之位準轉換電路
TWM643260U (zh) 高效能電位轉換器電路
TWM598007U (zh) 高性能電壓位準轉換器
TWM627595U (zh) 降低功耗之電位轉換電路
TWM626414U (zh) 具電晶體堆疊結構之電壓位準轉換器
TWM574790U (zh) 低功率ｃｍｏｓ電壓位準移位器電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination