CN115085710A - 一种门极驱动电路和装置 - Google Patents
一种门极驱动电路和装置 Download PDFInfo
- Publication number
- CN115085710A CN115085710A CN202210730190.7A CN202210730190A CN115085710A CN 115085710 A CN115085710 A CN 115085710A CN 202210730190 A CN202210730190 A CN 202210730190A CN 115085710 A CN115085710 A CN 115085710A
- Authority
- CN
- China
- Prior art keywords
- voltage
- control module
- trigger unit
- switch tube
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 16
- 239000003990 capacitor Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 230000000630 rising effect Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0081—Power supply means, e.g. to the switch driver
Landscapes
- Electronic Switches (AREA)
Abstract
本申请涉及一种门极驱动电路和装置。门极驱动电路包括第一控制模块、第二控制模块和第三控制模块;第一控制模块,用于根据第一输入信号的第一电平停止输出第一电压,向第二控制模块输出第一反馈信号;第二控制模块,用于根据第一反馈信号输出第二电压;第二控制模块,用于停止输出第二电压,向第三控制模块输出第二反馈信号;第三控制模块,用于根据第二反馈信号输出第三电压;第一电压大于第二电压,第二电压大于第三电压。采用该门极驱动电路能够分别调节各段的驱动电压大小,减少门极振荡现象的发生。
Description
技术领域
本申请涉及电子电路技术领域,尤其是涉及一种门极驱动电路和装置。
背景技术
门极驱动电路用于驱动门极控制端,当驱动门极为低电平时,PMOS管导通,门极控制端被上拉到VDD。而当门极关断时,为了确保门极稳定关断,需要把门极控制端接通到负压。这时门极控制端电压从VDD下拉到负压,导致门极振荡现象产生。
发明内容
基于此,有必要针对上述技术问题,提供一种能够控制电压下降斜率,减少门极振荡现象发生的门极驱动电路和装置。
一种门极驱动电路,所述电路包括第一控制模块、第二控制模块和第三控制模块;
所述第一控制模块,用于根据第一输入信号的第一电平停止输出第一电压,向所述第二控制模块输出第一反馈信号;
所述第二控制模块,用于根据所述第一反馈信号输出第二电压;
所述第二控制模块,用于停止输出所述第二电压,向所述第三控制模块输出第二反馈信号;
所述第三控制模块,用于根据所述第二反馈信号输出第三电压;所述第一电压大于所述第二电压,所述第二电压大于所述第三电压。
一种门极驱动电路,所述电路包括第一控制模块、第二控制模块和第三控制模块;
所述第三控制模块,用于根据第一输入信号的第二电平停止输出第三电压,向所述第二控制模块输出第三反馈信号;
所述第二控制模块,用于根据所述第三反馈信号输出第二电压;
所述第二控制模块,用于停止输出所述第二电压,向所述第一控制模块输出第二反馈信号;
所述第一控制模块,用于根据所述第二反馈信号输出第一电压。
一种门极驱动装置,包括至少两个门极驱动电路,所述至少两个门极驱动电路包括上桥门极驱动电路和下桥门极驱动电路;所述上桥门极驱动电路的上桥输出端用于驱动第一目标开关管,所述下桥门极驱动电路的下桥输出端用于驱动第二目标开关管;所述第一目标开关管的第一端与所述第二目标开关管的第一端连接。
上述门极驱动电路和装置,第一控制模块根据第一输入信号的第一电平停止输出第一电压,并向第二控制模块反馈以输出第二电压,第二控制模块停止输出第二电压后向第三控制模块反馈以输出第三电压,门极电压从第一电压下降到第二电压,再从第二电压下降到第三电压;采用三段式的控制,分别调节各段的驱动电压大小,且第二控制模块为门极驱动提供缓冲,控制电压下降斜率,避免从第一电压直接下降到第三电压,减少门极振荡现象的发生。
附图说明
图1为一个实施例中传统的驱动电路示意图;
图2为一个实施例中门极驱动电路的结构框图;
图3为一个实施例中驱动单元的结构框图;
图4为一个实施例中第一控制模块的OUTH端的电压信号图;
图5为另一个实施例中门极驱动电路的结构框图;
图6为又一个实施例中门极驱动电路的结构框图;
图7为再一个实施例中门极驱动电路的电路框图;
图8为一个实施例中图7各信号的时序图;
图9为一个实施例中门极驱动装置的结构框图;
图10为另一个实施例中门极驱动装置的结构框图。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明,本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变,所述的连接可以是直接连接,也可以是间接连接。可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”、“通信连接”等。
另外,在本申请中如涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。具体来说,一般在不脱离本申请的范围的情况下,可以将第一开关管称为第二开关管,且类似地,可将第二开关管称为第一开关管。第一开关管和第二开关管两者都是开关管,但其不是同一开关管。第一电平和第二电平中的其中一个电平为高电平,另一个电平为低电平。开关管可以是MOS管、三极管等。具体可以是宽禁带半导体管,如GaN(氮化镓)MOS管。当开关管为MOS管时,控制端可以是栅极,第一端和第二端中的一个是漏极,另一个是源极。本申请实施例中以第一端为漏极为例进行说明。
另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本申请要求的保护范围之内。
在一个实施例中,如图1所示,为一个实施例中传统的驱动电路示意图。图1中包括驱动管P管、驱动管N1管和驱动管N2管。通过P管和N1管的导通,即上下管的导通驱动N2管,N2管包含阻生电容C。P管的一端接了正电源,N1管的一端接了负电源。当输入信号IN为低电平时,P管导通,P管上拉至VDD,此时电容C充电至VDD,电容C的电压Vc=VDD。当输入信号IN为高电平时,N1管导通,N1管下拉至负压VEE,那么电容C至负电源形成回路,电容C向负电源放电,放电量从VDD至VEE,导致负电源消耗的电量巨大。同样地,电容C此时为VEE,当输入信号IN为低电平时,P管导通,P管上拉至VDD,那么VDD至电容C形成回路,VDD向电容C充电,从VEE充电至VDD,消耗了大量正电源电量。
三段式门极驱动电路即本申请各实施例中的门极驱动电路,在第一控制模块输出第一电压(如VDD)后,此时Vc=VDD;在第二控制模块输出第二电压(如0V)后,电容C从VDD放电至0V,此时Vc=0V;在第三控制模块输出第三电压(如VEE)后,电容C从0V放电至负压VEE,此时Vc=VEE。以VDD为6V、VEE为-2V为例进行说明,采用图1中的技术方案则电容C所消耗的负压电源电量为C*(6-(-2))=8C。采用本申请实施例中的门极驱动电路,则电容C消耗的负电源电量只有从0V放电至负压VEE所消耗的2C,减少负电源6C的消耗电量。
同样地,在第三控制模块输出第三电压后,此时Vc=VEE;第二控制模块输出第二电压(如0V),电容C从VEE放电至0V,此时Vc=0V;在第一控制模块输出第一电压(如VDD)后,电容C从0V充电至VDD,此时Vc=VDD。同样以VDD为6V、VEE为-2V为例进行说明,采用图1的技术方案,电容C所消耗的正电源电量为C*(6-(-2))=8C。采用本申请实施例中的门极驱动电路,则电容C消耗的正电源电量只有从0V充电至VDD所消耗的6C,减少正电源2C的消耗电量。
因此本申请实施例能够在对门极控制端进行放电时,先把门极控制端对地(第二电压)放电,然后再利用负压把门极控制端拉低,减少了负电源的电量消耗。当门极开启时,先把门极控制端从负压(第三电压)对地(第二电压)放电,再把门极控制端上拉到VDD(第一电压),减少了正电源的电量消耗。
在一个实施例中,如图2所示,为一个实施例中门极驱动电路的结构框图。图2包括第一控制模块110、第二控制模块120和第三控制模块130。第一控制模块110的第一输入端用于接收第一输入信号,第一控制模块110的反馈端与第二控制模块120的第一输入端连接,第一控制模块110的电源端接第一电压,第一控制模块110的输出端用于向目标开关管提供第一电压。第二控制模块120的电源端接第二电压,第二控制模块120的输出端用于向目标开关管提供第二电压,第二控制模块120的反馈端与第三控制模块130第一输入端连接。第三控制模块130的电源端接第三电压,第三控制模块130的输出端用于向目标开关管提供第三电压。
一种门极驱动电路,该电路包括第一控制模块110、第二控制模块120和第三控制模块130,其中:
第一控制模块110,用于根据第一输入信号的第一电平停止输出第一电压,向第二控制模块120输出第一反馈信号;
第二控制模块120,用于根据第一反馈信号输出第二电压;
第二控制模块120,用于停止输出第二电压,向第三控制模块130输出第二反馈信号;
第三控制模块130,用于根据第二反馈信号输出第三电压;第一电压大于第二电压,第二电压大于第三电压。
其中,第一控制模块110的输出端、第二控制模块120的输出端和第三控制模块130的输出端均接同一个端,如目标开关管的控制端。第一电压可以是使得目标开关管导通的电压,第三电压可以是使得目标开关管关断的电压,第二电压可以是在第一电压和第三电压之间的任意电压值。例如,第一电压具体可以是正压,第二电压可以是地端电压,第三电压具体可以是负压。可以理解的是,由于目标开关管的不同,第一电压可以是使得目标开关管关断的电压,第三电压可以是使得目标开关管导通的电压,第二电压可以是在第一电压和第三电压之间的任意电压值。
第一反馈信号用于表征第一控制模块110的电压输出结果。电压输出结果如第一控制模块110停止输出第一电平或第一控制模块110输出第一电平。
第二反馈信号用于表征第二控制模块120的电压输出结果。电压输出结果如第二控制模块120停止输出第一电平或第二控制模块120输出第二电平。
具体地,第一控制模块110用于根据第一输入信号的第一电平停止输出第一电压,向第二控制模块120输出第一反馈信号。第二控制模块120用于根据第一反馈信号中表征停止输出第一电压的电平,输出第二电压。
第二控制模块120,用于在输出该第二电压后且在第一输入信号跳变为第二电平前,停止输出第二电压,向第三控制模块130输出第二反馈信号。其中,第二控制模块120可以基于输入的使能信号停止输出第二电压。该使能信号可以是延时模块所输出的延时信号,也可以是输入第二控制模块120的使能信号。第三控制模块130,用于根据第二反馈信号中表征停止输出第二电压的电平输出第三电压。
本实施例中,第一控制模块根据第一输入信号的第一电平停止输出第一电压,并向第二控制模块反馈以输出第二电压,第二控制模块停止输出第二电压后向第三控制模块反馈以输出第三电压,门极从第一电压下降到第二电压,再从第二电压下降到第三电压;采用三段式的控制,分别调节各段的驱动电压大小,且第二控制模块为门极驱动提供缓冲,控制电压下降斜率,避免从第一电压直接下降到第三电压,减少门极振荡现象的发生。同时,采用三段式的控制,也降低了大量的负电源的电荷消耗,使得放电稳定,并且降低了开关管被击穿的风险。传统的门极负压驱动方案采用串联门极电容方式,利用门极电容电压不能突变的特性实现负压关断,然而传统的方案的电压控制精度差,同时与门极上升下降时间相关,受元器件的一致性影响严重,本实施例中的第三控制模块为门极提供准确的负向关断电压(第三电压)。
在一个实施例中,该电路还包括延时模块140,延时模块140用于根据第一输入信号进行延时处理,获得延时信号;第二控制模块120,用于根据延时信号停止输出第二电压。
其中,延时信号可以是根据第一输入信号延时一段时长后所得的信号。延时信号也可以是高电平延时信号。
具体地,延时模块140可用于对第二输入信号进行延时处理,获得第二延时信号,第二输入信号是第一输入信号的差分信号;第二控制模块120,用于根据第二延时信号停止输出第二电压。
可选地,延时模块140可用于对第一输入信号进行延时处理,获得第一延时信号。
本实施例中,通过根据第一输入信号进行延时处理,得到延时信号用以控制第二控制模块停止输出第二电压,能够基于同一个信号实现各模块的功能,提高电路的通用性。
在一个实施例中,第一控制模块110包括第一触发单元1101和第一开关管1102;第一触发单元1101的第一输入端用于接收第一输入信号;第一触发单元1101的第一输出端与第二控制模块120的第一输入端连接,用于输出第一反馈信号;第一触发单元1101的第二输出端与第一开关管1102的控制端连接;第一开关管1102的第一端用于输出第一电压,第一开关管1102的第二端电压为第一电压。
其中,第一触发单元1101用于触发第一开关管1102的关断,还可以用于触发第一开关管1102的导通。第一触发单元1101的第一输出端和第二输出端可以是同一个输出端,也可以不是同一个输出端。
具体地,第一触发单元1101的第一输入端用于接收第一输入信号,第一触发单元1101的第一输出端与第二控制模块120的第一输入端连接,第一触发单元1101的第一输出端即为第一控制模块110的反馈端,用于输出第一反馈信号。第一触发单元1101的第二输出端与第一开关管1102的控制端连接,第一开关管1102的第一端用于输出第一电压,第一开关管1102的第二端电压为第一电压。
可选地,第一触发单元1101可通过开关管实现。当接收到第一输出信号的第一电平时关断以停止输出第一电压。
可选地,第一触发单元1101可通过第一逻辑门实现。第一逻辑门的第一输入端为第一触发单元1101的第一输入端;第一逻辑门的第二输入端与第二控制模块120的反馈端连接;第一逻辑门的第一输出端与第二控制模块120的第一输入端连接,第一逻辑门的第二输出端与第一开关管1102的控制端连接。第一逻辑门可用于表示“与”逻辑或者“与非”逻辑。即当第一输出信号和第二反馈信号同时为高电平或者同时为低电平时,控制第一开关管1102导通。
可选地,第一触发单元1101也可通过相连的第一逻辑门和级联倍增驱动单元实现。以相连的PMOS管和NMOS管为一个器件说明,级联倍增驱动单元包括多个该器件。级联倍增驱动单元可用于增大电路中的电流和电压。
本实施例中,第一控制模块包括第一触发单元和第一开关管,第一触发单元的第一输出端用于接收第一输入信号,第一触发单元的第一输出端与第二控制模块的第一输入端连接,第一触发单元的第二输出端与第一开关管的控制端连接,通过第一触发单元的输出控制第一开关管的关断,能够停止输出第一电压,实现简单,成本低。
在一个实施例中,如图3所示,为一个实施例中驱动单元的结构框图。以开关管的第一端为漏极,第二端为源极,第一电压为VDD进行说明。其中包括电阻R1、开关管M1、开关管M2、开关管M3、开关管M4、开关管M5、开关管M6和缓冲器。开关管M3的控制端与第一触发单元1101的输出端连接,第一开关管1102的控制端分别与开关管M5的控制端和开关管M6的控制端连接。第一开关管1102的第一端为第一控制模块110的输出端。
电阻R1的第一端为偏置端,用于偏置电流输入。电阻R1的第二端与开关管M1的第一端连接,开关管M1的控制端与开关管M2的控制端连接,开关管M1的第二端接地。
开关管M2的第一端与开关管M3的第二端连接,开关管M2的第二端接地。开关管M3的第一端分别与开关管M4的第一端连接以及与开关管M6的第一端连接。
开关管M4的控制端与缓冲器的输出端连接,开关管M4的第二端与开关管M5的第一端连接,开关管M5的第二端与电源连接。开关管M6的第二端与电源连接。缓冲器的输入端与第一开关管1102的第一端连接。
具体地,当第一触发器的输出低电平时,开关管M3导通,开关管M6关断,此时第一开关管1102导通,输出第一电压。当第一触发器输出高电平时,开关管M6导通,第一开关管1102的控制端被拉到VDD,第一开关管1102关断。在一般情况下,在第一开关管1102导通时,第一开关管1102的控制端被直接拉到地,而由于第一开关管1102的驱动能力很强,导致输出端OUTH的电流/电压高且不稳定,导致对输出端的寄生电容过充。那么通过电阻R1的限流,从而影响开关管M2、开关管M3、开关管M4、开关管M5的电流,从而降低第一开关管1102的瞬时电流id,使得第一开关管1102的第一端即OUTH端所输出的电压缓慢上升直至VDD。以第一电压为VDD为例,如图4所示,为一个实施例中第一控制模块110的OUTH端的电压信号图。由图4可知,电压从低电平缓慢升至VDD。
通过第一控制模块中电阻R1调节门极上升的驱动电流控制上升时间;第一控制模块导通的第一阶段OUTH为低电平,开关管M4导通,第一开关管1102开启电流由开关管M5的镜像电流决定,开关管M5的电流由开关管M2的电流决定,而开关管M2电流是通过电阻R1镜像得到,此阶段VOUT近似由恒流驱动;第一控制模块导通的第二阶段OUTH节点为高电平,开关管M4截止,第一开关管1102的栅极被开关管M2拉低完全导通,OUTH端具有强的抗干扰能力。
传统的方案采用在门极驱动端串联二极管和电阻,分别控制上升和下降斜率;即在二极管的阳极接门极驱动端,阴极接电阻Roff,电阻Roff的一端接缓冲器的输出端;电阻Ron的一端接门极驱动端,另一端接缓冲器的输出端。采用传统的方式,在关断时,二级管正向导通,正向导通的二极管有导通压降,所以门极电压下拉到0V的能力下降,二极管严重影响门极关断电压,造成关断风险。本实施例中通过上述各开关管之间的配合以及电阻R1,可以在导通第一开关管的时候,降低第一开关管的瞬时电流,使得第一开关管的第一端即输出端的电压缓慢升高至第一电压,使得电压稳定,减少门极振荡现象的发生。
在一个实施例中,第二控制模块120包括第二触发单元1201和第二开关管1202;
第二触发单元1201的第一输入端与第一控制模块110的反馈端连接;第二触发单元1201的第一输入端用于接收第一反馈信号;
第二触发单元1201的第一输出端与第三控制模块130第一输入端连接;第二触发单元1201的第一输出端用于输出第二反馈信号;
第二触发单元1201的第二输出端与第二开关管1202的控制端连接;第二开关管1202的第一端用于输出第二电压,第二开关管1202的第二端电压为第二电压。
其中,第二触发单元1201用于触发第二开关管1202的导通和关断。第二触发单元1201的第一输出端和第二输出端可以是同一个输出端,也可以不是同一个输出端。
具体地,第二触发单元1201的第一输出端即为第二控制模块120的反馈端,用于输出第二反馈信号。
可选地,第二控制模块120的控制端与延时模块140的输出端连接。即为第二触发单元1201的第三输入端与延时模块140的输出端连接。
可选地,第二触发单元1201可通过开关管实现。
可选地,第二触发单元1201可通过第二逻辑门实现。第二逻辑门的第一输入端为第二触发单元1201的第一输入端;第二逻辑门的第二输入端与第三控制模块130的反馈端连接;第二逻辑门的第三输入端与延时模块140的输出端连接;第二逻辑门的第三输入端用于发送第二反馈信号。第二逻辑门的第一输出端为第二触发单元1201的第一输出端。第二逻辑门可用于表示“或”逻辑或者“或非”逻辑。即当第一反馈信号、第三反馈信号、延时信号中至少一个为高电平或至少一个为低电平时,控制第二开关管1202的导通。
可选地,第二触发单元1201也可通过相连的第二逻辑门和级联倍增驱动单元实现。以相连的PMOS管和NMOS管为一个器件说明,级联倍增驱动单元包括多个该器件。级联倍增驱动单元可用于增大电路中的电流和电压。
本实施例中,第二控制模块包括第二触发单元和第二开关管,通过第二触发单元的输出控制第二开关管的导通和开启,能够在从高电平到低电平的切换过程中,为门极驱动提供缓冲,控制电压下降斜率;并且避免大量放电,降低大量的电源消耗。
在一个实施例中,第三控制模块130包括第三触发单元1301和第三开关管1302;第三触发单元1301的第一输入端与第二控制模块120的反馈端连接;第三触发单元1301的第一输入端用于接收第二反馈信号;第三触发单元1301的第一输出端与第三开关管1302连接;第三开关管1302的第一端用于输出第三电压,第三开关管1302的第二端电压为第三电压。
其中,第三触发单元1301的第一输出端即为第二控制模块120的反馈端,用于输出第二反馈信号。
可选地,第二控制模块120的控制端与延时模块140的输出端连接。即为第二触发单元1201的第二输入端与延时模块140的输出端连接。
可选地,第三触发单元1301可通过开关管等实现。
可选地,第三触发单元1301可通过第三逻辑门实现。第三逻辑门的第一输入端为第三触发单元1301的第一输入端;第三逻辑门的第一输出端与第三开关管1302连接。第三逻辑门可用于表示“与”逻辑或者“与非”逻辑。
可选地,第三触发单元1301也可通过相连的第三逻辑门和级联倍增驱动单元实现。以相连的PMOS管和NMOS管为一个器件说明,级联倍增驱动单元包括多个该器件。级联倍增驱动单元可用于增大电路中的电流和电压。
本实施例中,第三控制模块包括第三触发单元和第三开关管,通过第二触发单元输出的第二反馈信号控制第三开关管的导通,使得输出端的电压从第二电压降低至第三电压,控制电压下降斜率,减少门极振荡现象的发生,且避免大量放电,降低了大量电源消耗。
在一个实施例中,如图5所示,为另一个实施例中门极驱动电路的结构框图。其中包括第一控制模块110、第二控制模块120、第三控制模块130和延时模块140。第一控制模块110包括相连的第一触发单元1101和第一开关管1102。第二控制模块120包括相连的第二触发单元1201和第二开关管1202。第三控制模块130包括相连的第三触发单元1301和第三开关管1302。门极驱动电路中还可以包括差分模块,差分模块用于将第一输入信号进行差分处理获得第一输入信号和第二输入信号。
第一触发单元1101的第一输入端用于接收第一输入信号,第一触发单元1101的第一输出端与第二触发单元1201的第一输入端连接且用于输出第一反馈信号,第一触发单元1101的第二输出端与第一开关管1102的控制端连接,用于导通或关断该第一开关管1102。第一开关管1102的第一端为第一控制模块110的输出端OUTH,第一开关管1102的第二端接第一电压。当第一开关管1102导通时,即输出第一电压。
延时模块140用于对第一输入信号进行延时,获得延时信号,该延时信号用于使得第二控制模块120停止输出第二电压。
第二触发单元1201的第一输入端与第一触发单元1101的第一输出端连接且用于接收第一反馈信号。第二触发单元1201的第三输出端与延时模块140的输出端连接,用于接收延时信号。第二触发单元1201的第一输出端与第三触发单元1301的第一输入端连接且用于发送第二反馈信号。第二触发单元1201的第二输出端与第二开关管1202的控制端连接,用于导通或关断该第二开关管1202。第二开关管1202的第一端为第二控制模块120的输出端OUTL,第二开关管1202的第二端接第二电压。当第二开关管1202导通时,即输出第二电压。当第二开关管1202关断时,即停止输出第二电压。
第三触发单元1301的第一输入端与第二触发单元1201的第一输出端连接且用于接收第二反馈信号。第三触发单元1301的第一输出端与第三开关管1302的控制端连接,用于导通或关断该第三开关管1302。第三开关管1302的第一端为第三控制模块130的输出端OUTLL,第三开关管1302的第二端接第三电压。当第三开关管1302导通时,即输出第三电压。输出端OUTH、输出端OUTL和输出端OUTLL同接输出端OUT。
本实施例中,通过关断第一开关管,后导通第二开关管,关断第二开关管,导通第三开关管,能够使得输出端输出电压由第一电压将至第二电压,又从第二电压降至第三电压,避免了从第一电压直接放电到第三电压而产生的门极振荡现象以及大量电源消耗,使得减少门极振荡现象的发生,放电稳定,并且降低电源消耗。
在一个实施例中,该门极驱动电路还包括:
第三控制模块130,用于根据第一输入信号的第二电平停止输出第三电压,向第二控制模块120输出第三反馈信号;
第二控制模块120,用于根据第三反馈信号输出第二电压;
第二控制模块120,用于停止输出第二电压,向第一控制模块110输出第二反馈信号;
第一控制模块110,用于根据第二反馈信号输出第一电压。
其中,包括第一控制模块110、第二控制模块120和第三控制模块130。第一控制模块110的第一输入端用于接收第一输入信号,第一控制模块110的第二输入端与第二控制模块120的反馈端连接,用于接收该第二反馈信号。第一控制模块110的反馈端与第二控制模块120的第一输入端连接,第一控制模块110的电源端接第一电压,第一控制模块110的输出端用于向目标开关管提供第一电压。
第二控制模块120的电源端接第二电压,第二控制模块120的输出端用于向目标开关管提供第二电压,第二控制模块120的反馈端与第三控制模块130第一输入端连接。第二控制模块120的第二输入端与第三控制模块130的反馈端连接,用于接收第三反馈信号。
第三控制模块130的第一输入端与第二控制模块120的反馈端连接。第三控制模块130的电源端接第三电压,第三控制模块130的输出端用于向目标开关管提供第三电压。
具体地,当第一输入信号为第二电平时,第二输入信号为第一电平,第三控制模块130用于根据第二输入信号的第一电平停止输出第三电压,向第二控制模块120输出第三反馈信号。
第二控制模块120,用于当第三反馈信号表征停止输出第三电压时,根据第三反馈信号输出第二电压。
第二控制模块120,用于在输出第二电压后且在第一输入信号跳变为第一电平前,停止输出第二电压,向第一控制模块110输出第二反馈信号。其中,第二控制模块120可以基于输入的使能信号停止输出第二电压。该使能信号可以是延时模块所输出的延时信号,也可以是输入第二控制模块120的使能信号。
第一控制模块110,用于当第二反馈信号表征第二控制模块120已停止输出第二电压时,输出第一电压。
本实施例中,第一输入信号为第二电平时,表示此时应当输出第一电压,在第一输入信号为第二电平至输出第一电压的过程中,停止输出第三电压,根据第三反馈信号输出第二电压,停止输出第二电压,最后输出第一电压,门极电压从第三电压上升至第二电压,再从第二电压上升至第一电压,采用三段式的控制,分别调节各段的驱动电压大小,且第二控制模块为门极驱动提供缓冲,控制电压上升斜率,避免从第三电压直接上升到第一电压,减少门极振荡现象的发生。同时,采用三段式的控制,也降低了大量的负电源的电荷消耗,使得放电稳定,并且降低了开关管被击穿的风险。传统的门极负压驱动方案采用串联门极电容方式,利用门极电容电压不能突变的特性实现负压关断,然而传统的方案的电压控制精度差,同时与门极上升下降时间相关,受元器件的一致性影响严重,本实施例中的第三控制模块为门极提供准确的负向关断电压(第三电压)。
在一个实施例中,第一控制模块110包括第一触发单元1101和第一开关管1102;
第一触发单元1101的第一输入端用于接收第一输入信号;第一触发单元1101的第二输入端与第二控制模块120的反馈端连接,第一触发单元1101的第二输入端用于接收第二反馈信号;
第一触发单元1101的第一输出端与第二控制模块120的第一输入端连接,用于输出第一反馈信号;
第一触发单元1101的第二输出端与第一开关管1102的控制端连接;第一开关管1102的第一端用于输出第一电压,第一开关管1102的第二端电压为第一电压。
具体地,第一触发单元1101的第一输入端、第一输出端和第二输出端已说明,在此不再赘述。第一触发单元1101的第一输出端和第二输出端可以是同一端,也可以是不同端。第一触发单元1101的第二输入端与第二控制模块120的反馈端连接,第一触发单元1101的第二输入端用于接收第二反馈信号。
可选地,第一触发单元1101可以通过第一逻辑门实现。第一逻辑门的第一输入端为第一触发单元1101的第一输入端;第一逻辑门的第二输入端与第二控制模块120的反馈端连接;第一逻辑门的第一输出端与第二控制模块120的第一输入端连接,第一逻辑门的第二输出端与第一开关管1102的控制端连接。第一逻辑门可用于表示“与”逻辑或者“与非”逻辑。即至少当第一输出信号和第二反馈信号同时为高电平或者同时为低电平时,控制第一开关管1102导通。
本实施例中,通过第一触犯单元和第一开关管实现对门极驱动电路输出端电压上升斜率的控制,减少门极振荡现象的发生;通过第一输入信号和第二反馈信号的信号控制第一开关管的关断和开启,即结合输入信号和反馈信号控制电压输出,实现简单。
在一个实施例中,第二控制模块120包括第二触发单元1201和第二开关管1202;
第二触发单元1201的第一输入端与第一控制单元的反馈端连接,第一触发单元1101的第一输出端用于接收第一反馈信号;
第二触发单元1201的第二输入端与第三控制模块130的反馈端连接,第二触发单元1201的第二输入端用于接收第三反馈信号;
第二触发单元1201的第一输出端分别与第一控制模块110的第二输入端以及第三控制模块130的第一输入端连接,第二触发单元1201的第一输出端用于输出第二反馈信号;
第二触发单元1201的第二输出端与第二开关管1202的控制端连接;第二开关管1202的第一端用于输出第二电压,第二开关管1202的第二端电压为第二电压。
具体地,第二触发单元1201的第一输入端、第一输出端和第二输出端已说明,在此不再赘述。第二触发单元1201的第一输出端和第二输出端可以是同一个输出端,也可以不是同一个输出端。第二触发单元1201的第二输入端与第三控制模块130的反馈端连接,第二触发单元1201的第二输入端用于接收第三反馈信号。
可选地,第二逻辑门的第一输入端为第二触发单元1201的第一输入端;第二逻辑门的第二输入端与第三控制模块130的反馈端连接;第二逻辑门的第三输入端与延时模块140的输出端连接;第二逻辑门的第三输入端用于发送第二反馈信号。第二逻辑门的第一输出端为第二触发单元1201的第一输出端。第二逻辑门可用于表示“或”逻辑或者“或非”逻辑等。即当第一反馈信号、第三反馈信号、延时信号中至少一个为高电平或至少一个为低电平时,控制第二开关管1202的导通。
本实施例中,通过第一控制模块110所反馈的第一反馈信号、第三控制模块130所反馈的第三反馈信号控制第二触发单元1201,从而控制第二开关管1202输出或停止输出第二电压,能够在从低电平到高电平的切换过程中,为门极驱动提供缓冲,控制电压上升斜率;且能够避免大量放电,降低大量的电源消耗。
在一个实施例中,第三控制模块130包括第三触发单元1301和第三开关管1302;
第三触发单元1301的第一输入端与第二控制模块120的反馈端连接,第三触发单元1301的第一输入端用于接收第二反馈信号;
第三触发单元1301的第二输入端用于接收第二输入信号,第二输入信号是第一输入信号的差分信号,以根据第一输入信号的第二电平停止输出第三电压;
第三触发单元1301的第一输出端与第三开关管1302连接;第三开关管1302的第一端用于输出第三电压,第三开关管1302的第二端电压为第三电压;
第三触发单元1301的第二输出端与第二控制模块120的第二输入端连接,第三触发单元1301的第二输出端用于输出第三反馈信号。
其中,第三触发单元1301的第一输出端即为第二控制模块120的反馈端,用于输出第二反馈信号。
具体地,第三触发单元1301可通过第三逻辑门实现。第三逻辑门的第一输入端为第三触发单元1301的第一输入端;第三逻辑门的第二输入端为第三触发单元1301的第二输入端;第三逻辑门的第一输出端与第三开关管1302连接;第三逻辑门的第二输出端即为第三控制模块130的反馈端。第三逻辑门可用于表示“与”逻辑或者“与非”逻辑。当第二输入信号和号同时为高电平或者同时为低电平时,控制第三开关管1302导通。
本实施例中,通过第二控制模块120所反馈的第二反馈信号以及与第一输入信号相关联的第二输入信号,控制第三触发单元1301,从而控制第三开关管1302输出或停止输出第三电压,使得输出端的电压从第二电压降低至第三电压,控制电压上升斜率,减少门极振荡现象的发生,且避免大量放电,降低了大量的电源消耗。
在一个实施例中,如图6所示,为又一个实施例中门极驱动电路的结构框图。图6中的箭头用于表示信号流向,不用于表示对具体连接方式的限制。其中,差分模块用于生成第一输入信号和第二输入信号。包括第一控制模块110、第二控制模块120、第三控制模块130和延时模块140。第一控制模块110包括相连的第一触发单元1101和第一开关管1102。第二控制模块120包括相连的第二触发单元1201和第二开关管1202。第三控制模块130包括相连的第三触发单元1301和第三开关管1302。门极驱动电路中还可以包括差分模块,差分模块用于将第一输入信号进行差分处理获得第一输入信号和第二输入信号。
第一触发单元1101的第一输入端用于接收第一输入信号。第一触发单元1101的第二输入端与第二触发单元1201的第一输出端连接。第一触发单元1101的第一输出端与第二触发单元1201的第一输入端连接且用于输出第一反馈信号,第一触发单元1101的第二输出端与第一开关管1102的控制端连接,用于导通或关断该第一开关管1102。第一开关管1102的第一端为第一控制模块110的输出端OUTH,第一开关管1102的第二端接第一电压。当第一开关管1102导通时,即输出第一电压。
延时模块140用于对第一输入信号进行延时,获得延时信号,该延时信号用于使得第二控制模块120停止输出第二电压。
第二触发单元1201的第一输入端与第一触发单元1101的第一输出端连接且用于接收第一反馈信号。第二触发单元1201的第二输入端与第三触发单元1301的第二输出端连接。第二触发单元1201的第三输入端与延时模块140的输出端连接,用于接收延时信号。第二触发单元1201的第一输出端与第三触发单元1301的第一输入端连接且用于发送第二反馈信号。第二触发单元1201的第二输出端与第二开关管1202的控制端连接,用于导通或关断该第二开关管1202。第二开关管1202的第一端为第二控制模块120的输出端OUTL,第二开关管1202的第二端接第二电压。当第二开关管1202导通时,即输出第二电压。当第二开关管1202关断时,即停止输出第二电压。
第三触发单元1301的第一输入端与第二触发单元1201的第一输出端连接且用于接收第二反馈信号。第三触发单元1301的第二输入端用于接收第二输入信号,第二输入信号是第一输入信号的差分信号。第三触发单元1301的第一输出端与第三开关管1302的控制端连接,用于导通或关断该第三开关管1302。第三开关管1302的第一端为第三控制模块130的输出端OUTLL,第三开关管1302的第二端接第三电压。当第三开关管1302导通时,即输出第三电压。
那么,通过图6的电路可知,在需要导通第一开关管1102即第一输入信号为第二电平时,根据第一输入信号的第二电平停止输出第三电压,即关断第三开关管1302,向第二控制模块120输入第三反馈信号。第二控制信号用于根据第三反馈信号输出第二电压即导通第二开关管1202,后因延时信号,停止输出第二电压即关断第二开关管1202,向第一控制模块110输出第二反馈信号。第一控制模块110用于根据第二反馈信号输出第一电压,即第一开关管1102导通。
当第一输入信号为第一电平时,即需要关断第一开关管1102,根据第一输入信号的第一电平停止输出第一电压,即第一开关管1102关断,向第二控制模块120输入第一反馈信号。第二控制模块120用于根据第一反馈信号输出第二电压,即此时导通第二开关管1202。第二控制模块120因延时信号停止输出第二电压,即关断第二开关管1202,并向第三控制模块130输出第二反馈信号。第三控制模块130用于根据第二反馈信号输出第三电压,即导通第三开关管1302。
本实施例中,通过关断第三开关管,后导通第二开关管,关断第二开关管,又打开第一开关管,能够使得输出端OUT的输出电压由第三电压升至第二电压,又从第二电压升至第一电压,避免了从第三电压直接充电到第一电压而导致的不稳定以及产生的大量电源消耗,使得放电稳定,并且减少了正电源的能量消耗;通过关断第一开关管,后导通第二开关管,关断第二开关管,又打开第三开关管,能够使得输出端OUT输出电压由第一电压降至第二电压,又从第二电压降至第三电压,避免了从第一电压直接放电到第三电压而导致的不稳定以及产生的大量电源消耗,使得放电稳定,并且降低电源消耗。
在一个实施例中,如图7所示,为再一个实施例中门极驱动电路的电路框图。图7中各元件的连接关系在其它实施例中已描述,在此不再赘述。图7中包括第一驱动模块1401和第二驱动模块1402。第一驱动模块和第二驱动模块中的电路结构可以是相同的。图中以第一开关管1102为PMOS管、第二开关管1202为NMOS管、第三开关管1302为NMOS管、第一电压为VDD、第二电压为VSS、第三电压为VEE(负压)为例进行说明。图中电平表示高低电平。图中A表示第一输入信号,A’表示第二输入信号,且第二输入信号A’是第一输入信号A的差分信号。B表示第一延时信号,即第一输入信号A经过第一延时模块1401所输出的信号。B’表示第二延时信号,即第二输入信号A’经过第二延时模块1402所输出的信号。FB1表示第一触发单元1101所输出的信号,也即第一反馈信号。FB2表示第二触发单元1201的第一输出端所输出的信号,也即第二反馈信号。FB3表示第三触发单元1301的输出端所输出的信号,即第三反馈信号。VGP表示第一开关管1102的栅极电压。当VGN1表示第二开关管1202的栅极电压。VGN2表示第三开关管1302的栅极电压。
EN是使能信号,该使能信号分别输入至第一驱动模块、第二触发单元1201和第二驱动模块中,分别用于使能或关断第一开关管1102、第二开关管1202和第三开关管1302。具体地,使能端接入第一延时模块1401,第一延时模块1401的输出端接入第一触发单元1101,即使能端通过第一延时模块1401的输出信号使能或关断第一开关管1102。同样地,使能端接入第二延时信号,第二延时模块1402的输出端接第三触发单元1301,即使能端通过第二延时模块1402的输出信号使能或关断第三开关管1302。使能端接入第二触发单元1201,用于使能或关断第三开关管1302。
第一触发单元1101在图7中以与门的形式表现。第二触发单元1201在图7中所表示的逻辑是“或门”逻辑。第三触发单元1301在图7中以与门的形式表现。
首先,除去使能端的影响,第一开关管1102的导通和关断受到信号A和信号FB2的影响,第二开关管1202的导通和关断受到信号B、信号B’、信号FB1、信号FB2的影响,第三开关管1302的导通和关断受到信号A’和信号FB2的影响。当第一开关管1102导通时输出VDD,第二开关管1202导通时输出VSS,第三开关管1302导通时输出VNEG。如图8所示,为一个实施例中图7各信号的时序图。下述为各信号的时序描述。以下步骤1~9为从第一电压至第三电压的输出过程,步骤10~18为从第三电压至第一电压的过程。
1.信号A跳为高电平。
2.信号VGN2跳为低电平,此时第三开关管1302关断。(因为有B信号延迟,此时信号B为低电平,第一触发单元1101输出为低电平,VGP为高电平,P管关断。信号FB1为低电平,第二控制模模块的4个输入都为低,所以第二开关管1202也是关断的。)
3.向第二控制模块120传输FB3信号,FB3信号是低电平。
4.此时信号B’为低电平,第二控制模块120是或门逻辑,或门逻辑是有1就输出1,那么VGN1此时还是低电平,此时第二开关管1202处于关断状态。
5.信号FB2与信号VGN1相反,因此信号FB2此时是高电平。
6.B信号是A信号的延时,因此此时B信号是低电平。
7.此时B、B’、FB1、FB3四个输入信号都是低电平,那么FB2为低电平,所以VGN1为高电平,第二开关管1202导通。
8.信号FB2跟信号VGN1反相,因此FB2此时是低电平,第一开关管1102还是处于关断状态。
9.信号B跳为高电平,因为第二触发单元1201是或门逻辑,因此信号FB2是高电平,那么VGN1为低电平,第二开关管1202关断。信号FB2为高电平,信号A为高电平,因此FB1跳为高电平,VGP跳为低电平,第一开关管1102导通。
10.信号A跳为低电平。
11.信号A’跳为高电平。
12.第一触发单元1101为与门逻辑,此时A信号为低电平,FB1同为低电平。
13.信号VGP是高电平,因此第一开关管1102关断。
14.此时B、B’、FB1、FB3四个输入信号都是低电平,那么FB2为低电平,所以VGN1为高电平,第二开关管1202导通。
15.信号B’跳为高电平。
16.信号VGN1为低电平,第二开关管1202关断。
17.信号FB2与信号VGN1反相,所以FB2为高电平。
18.FB2为高电平,A’为高电平,B’为高电平,此时VGN2为高电平,第三开关管1302导通。
第一逻辑门的第一输入端为第一触发单元1101的第一输出端,第一逻辑门的第二输入端与第二控制上述步骤1~18说明了一个周期的信号。以图7中的OUT端接PMOS管为例进行说明,OUT端先输出VEE,在需要PMOS管关断时,OUT端输出VSS,再输出VDD将PMOS管彻底关断。当需要PMOS管导通时,则从OUT端输出VSS,再输出VEE,导通PMOS。
上述可简化为,当收到表示导通第一开关管1102的信号A时,因A’关断第三开关管1302,在未导通第一开关管1102的期间,因第三开关管1302的反馈信号FB3导通第二开关管1202,因信号B关断第二开关管1202,第二开关管1202产生反馈信号FB2,最后基于信号FB2导通第一开关管1102。
当第一控制模块110收到表示关断第一开关管1102的信号A时,关断第一开关管1102,第一触发单元1101输出一个反馈信号FB1给第二控制模块120导通第二开关管1202,信号B’用于关断第二开关管1202,后通过第二反馈信号使第三触发单元1301导通第三开关管1302。
本实施例中,通过第一控制模块中电阻R1调节门极上升的驱动电流控制上升时间;第一控制模块导通的第一阶段OUTH为低电平,开关管M4导通,第一开关管1102开启电流由开关管M5的镜像电流决定,开关管M5的电流由开关管M2的电流决定,而开关管M2电流是通过电阻R1镜像得到,此阶段VOUT近似由恒流驱动;第一控制模块导通的第二阶段OUTH节点为高电平,开关管M4截止,第一开关管1102的栅极被开关管M2拉低完全导通,OUTH端具有强的抗干扰能力。第二控制模块与第一控制模块分别实现对VOUT节点的上升和下降斜率的控制,减少门极振荡现象的发生。传统的负压驱动方案采用串联门极电容方式,利用门极电容电压不能突变的特性实现负压关断。门极电容方案电压控制精度差,同时与门极上升下降时间有关,受元器件一致性影响严重。本申请实施例提供第三控制模块为门极提供准确的负向关断电压,VEE的电压被精确连接至OUT节点。
在一个实施例中,当门极关断时,门极控制端接通到负压;当门极开启时,门极控制端接通到VDD,导致门极振荡现象发生。因此,提出了一种门极驱动电路,该电路包括第一控制模块110、第二控制模块120和第三控制模块130;
第三控制模块130,用于根据第一输入信号的第二电平停止输出第三电压,向第二控制模块120输出第三反馈信号;
第二控制模块120,用于根据第三反馈信号输出第二电压;
第二控制模块120,用于停止输出第二电压,向第一控制模块110输出第二反馈信号;
第一控制模块110,用于根据第二反馈信号输出第一电压。
上述门极驱动电路,停止输出第三电压,输出第二电压,停止输出第二电压,输出第一电压,门极电压从第三电压上升至第二电压,再从第二电压上升至第一电压,采用三段式的控制,分别调节各段的驱动电压大小,且第二控制模块为门极驱动提供缓冲,控制电压上升斜率,避免从第三电压直接上升到第一电压,减少门极振荡现象的发生。同时,采用三段式的控制,也降低了大量的负电源的电荷消耗,使得放电稳定,并且降低了开关管被击穿的风险。传统的门极负压驱动方案采用串联门极电容方式,利用门极电容电压不能突变的特性实现负压关断,然而传统的方案的电压控制精度差,同时与门极上升下降时间相关,受元器件的一致性影响严重,本实施例中的第三控制模块为门极提供准确的负向关断电压(第三电压)。
在一个实施例中,包括至少两个门极驱动电路,至少两个门极驱动电路包括上桥门极驱动电路200和下桥门极驱动电路300;上桥门极驱动电路200的上桥输出端用于驱动第一目标开关管400,下桥门极驱动电路300的下桥输出端用于驱动第二目标开关管500;第一目标开关管400的第一端与第二目标开关管500的第一端连接。
如图9所示,为一个实施例中门极驱动装置的结构框图。其中包括上桥门极驱动电路200、下桥门极驱动电路300、第一目标开关管400和第二目标开关管500。上桥门极驱动电路200的输出端即为上桥中的OUT端,下桥门极驱动电路300的输出端即为下桥中的OUT端。上桥门极驱动电路200的上桥输出端与第一目标开关管400的控制端连接,用于驱动第一目标开关管400。下桥门极驱动电路300的下桥输出端与第二目标开关管500的控制端连接,用于驱动第二目标开关管500。第一开关管1102的第一端和第二目标开关管500的第一端连接,且二者连接处可外接负载。
第一目标开关管400可以为PMOS管,第二目标开关管500可以为NMOS管。第一目标开关管400和第二目标开关管500的类型不同。关于门极驱动电路的具体结构已在其他实施例中阐述,在此不做赘述。上桥门极驱动电路200200和下桥门极驱动电路300300的信号时序均可如图8所示。那么,在上桥门极驱动电路200输出第一电压时,第一目标开关管400关断;此时下桥门极驱动电路300也输出第一电压,第二目标开关管500导通。在上桥门极驱动电路200输出第二电压时,第一目标开关管400关断;此时下桥门极驱动电路300也输出第二电压,第二目标开关管500关断。在上桥门极驱动电路200输出第三电压时,第一目标开关管400导通;此时下桥门极驱动电路300输出第三电压,第二目标开关管500关断。
本实施例中,通过三段式的电压输出,不仅能够大大减少门极振荡现象的发生,减少大量的电源消耗,还能够在用于驱动第一开关管和第二开关管时,预留死区时间(即第二控制模块的开关时长),以避免第一开关管和第二开关管同时导通,使得装置更加安全且耐用。
在一个实施例中,下桥门极驱动电路300的输出端与上桥门极驱动电路200的输入端连接,以使第一目标开关管400和第二目标开关管500不同时开启。
具体地,下桥门极驱动电路300的输出端所输出的信号以及第一输入信号输入电平转换器,以第一目标开关管400为PMOS管、第二目标开关管500为NMOS管为例,需要保证在下桥驱动电路输出低电平时,即第二目标开关管500关断时,第一目标开关管400导通;在下桥驱动电路输出高电平时,即第二目标开关管500导通时,第一目标开关管400关断。那么如图10所示,为另一个实施例中门极驱动装置的结构框图。如图10,可将下级门极驱动电路的输出端与反相器的输入端连接,反相器的输入端与逻辑门如与门的第一输入端连接,与门的第二输入端用于接收与该第一输入信号匹配的输入信号,与门的输出端用于输出第一输入信号。
本实施例中,通过将下桥门极驱动电路的输出端与上桥门极驱动电路的输入端连接,即将下桥的驱动情况反馈至上桥门极驱动电路,在预留死区时间的基础上,进一步防止第一目标开关管和第二目标开关管同时导通,提高驱动装置的稳定性和安全性。
以上所述仅为本申请的优选实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (13)
1.一种门极驱动电路,其特征在于,所述电路包括第一控制模块、第二控制模块和第三控制模块;
所述第一控制模块,用于根据第一输入信号的第一电平停止输出第一电压,向所述第二控制模块输出第一反馈信号;
所述第二控制模块,用于根据所述第一反馈信号输出第二电压;
所述第二控制模块,用于停止输出所述第二电压,向所述第三控制模块输出第二反馈信号;
所述第三控制模块,用于根据所述第二反馈信号输出第三电压;所述第一电压大于所述第二电压,所述第二电压大于所述第三电压。
2.根据权利要求1所述的电路,其特征在于,所述电路还包括延时模块;
所述延时模块,用于根据所述第一输入信号进行延时处理,获得延时信号;
所述第二控制模块,用于根据所述延时信号停止输出所述第二电压。
3.根据权利要求1或2所述的电路,其特征在于,所述第一控制模块包括第一触发单元和第一开关管;
所述第一触发单元的第一输入端用于接收所述第一输入信号;
所述第一触发单元的第一输出端与所述第二控制模块的第一输入端连接,所述第一触发单元的第一输出端用于输出所述第一反馈信号;
所述第一触发单元的第二输出端与所述第一开关管的控制端连接;所述第一开关管的第一端用于输出所述第一电压,所述第一开关管的第二端电压为所述第一电压。
4.根据权利要求3所述的电路,其特征在于,所述第一控制模块包括驱动单元,所述第一触发单元的输出端通过所述驱动单元与所述第一开关管的控制端连接;
所述驱动单元包括电阻R1、开关管M1、开关管M2、开关管M3、开关管M4、开关管M5、开关管M6和缓冲器;所述开关管M3的控制端与所述第一触发单元的输出端连接,所述第一开关管的控制端分别与所述开关管M5的控制端和所述开关管M6的控制端连接;
所述电阻R1的第一端为偏置端,所述电阻R1的第二端与所述开关管M1的第一端连接,所述开关管M1的控制端与所述开关管M2的控制端连接;
所述开关管M2的第一端与所述开关管M3的第二端连接,所述开关管M3的第一端分别与所述开关管M4的第一端连接和所述开关管M6的第一端连接;
所述开关管M4的控制端与所述缓冲器的输出端连接,所述开关管M4的第二端与所述开关管M5的第一端连接,所述缓冲器的输入端与所述第一开关管的第一端连接。
5.根据权利要求1或2所述的电路,其特征在于,所述第二控制模块包括第二触发单元和第二开关管;
所述第二触发单元的第一输入端与所述第一控制模块的反馈端连接;所述第二触发单元的第一输入端用于接收所述第一反馈信号;
所述第二触发单元的第一输出端与所述第三控制模块第一输入端连接;所述第二触发单元的第一输出端用于输出所述第二反馈信号;
所述第二触发单元的第二输出端与所述第二开关管的控制端连接;所述第二开关管的第一端用于输出所述第二电压,所述第二开关管的第二端电压为所述第二电压。
6.根据权利要求1或2所述的电路,其特征在于,所述第三控制模块包括第三触发单元和第三开关管;
所述第三触发单元的第一输入端与所述第二控制模块的反馈端连接;所述第三触发单元的第一输入端用于接收所述第二反馈信号;
所述第三触发单元的第一输出端与所述第三开关管连接;所述第三开关管的第一端用于输出所述第三电压,所述第三开关管的第二端电压为所述第三电压。
7.根据权利要求1所述的电路,其特征在于,所述电路还包括:
所述第三控制模块,用于根据所述第一输入信号的第二电平停止输出所述第三电压,向所述第二控制模块输出第三反馈信号;
所述第二控制模块,用于根据所述第三反馈信号输出所述第二电压;
所述第二控制模块,用于停止输出所述第二电压,向所述第一控制模块输出所述第二反馈信号;
所述第一控制模块,用于根据所述第二反馈信号输出所述第一电压。
8.根据权利要求7所述的电路,其特征在于,所述第一控制模块包括第一触发单元和第一开关管;
所述第一触发单元的第一输入端用于接收所述第一输入信号;
所述第一触发单元的第二输入端与所述第二控制模块的反馈端连接,所述第一触发单元的第二输入端用于接收所述第二反馈信号;
所述第一触发单元的第一输出端与所述第二控制模块的第一输入端连接,用于输出所述第一反馈信号;
所述第一触发单元的第二输出端与所述第一开关管的控制端连接;所述第一开关管的第一端用于输出所述第一电压,所述第一开关管的第二端电压为所述第一电压。
9.根据权利要求7所述的电路,其特征在于,所述第二控制模块包括第二触发单元和第二开关管;
所述第二触发单元的第一输入端与所述第一控制单元的反馈端连接,所述第一触发单元的第一输出端用于接收所述第一反馈信号;
所述第二触发单元的第二输入端与所述第三控制模块的反馈端连接,所述第二触发单元的第二输入端用于接收所述第三反馈信号;
所述第二触发单元的第一输出端分别与所述第一控制模块的第二输入端以及所述第三控制模块的第一输入端连接,所述第二触发单元的第一输出端用于输出所述第二反馈信号;
所述第二触发单元的第二输出端与所述第二开关管的控制端连接;所述第二开关管的第一端用于输出所述第二电压,所述第二开关管的第二端电压为所述第二电压。
10.根据权利要求7所述的电路,其特征在于,所述第三控制模块包括第三触发单元和第三开关管;
所述第三触发单元的第一输入端与所述第二控制模块的反馈端连接,所述第三触发单元的第一输入端用于接收所述第二反馈信号;
所述第三触发单元的第二输入端用于接收第二输入信号,所述第二输入信号是所述第一输入信号的差分信号,以根据所述第一输入信号的第二电平停止输出所述第三电压;
所述第三触发单元的第一输出端与所述第三开关管连接;所述第三开关管的第一端用于输出所述第三电压,所述第三开关管的第二端电压为所述第三电压;
所述第三触发单元的第二输出端与所述第二控制模块的第二输入端连接,所述第三触发单元的第二输出端用于输出所述第三反馈信号。
11.一种门极驱动电路,其特征在于,所述电路包括第一控制模块、第二控制模块和第三控制模块;
所述第三控制模块,用于根据第一输入信号的第二电平停止输出第三电压,向所述第二控制模块输出第三反馈信号;
所述第二控制模块,用于根据所述第三反馈信号输出第二电压;
所述第二控制模块,用于停止输出所述第二电压,向所述第一控制模块输出第二反馈信号;
所述第一控制模块,用于根据所述第二反馈信号输出第一电压。
12.一种门极驱动装置,其特征在于,包括至少两个如权利要求1至11中任一项所述的门极驱动电路,所述至少两个如权利要求1至11所述的门极驱动电路包括上桥门极驱动电路和下桥门极驱动电路;所述上桥门极驱动电路的上桥输出端用于驱动第一目标开关管述下桥门极驱动电路的下桥输出端用于驱动第二目标开关管;所述第一目标开关管的第一端与所述第二目标开关管的第一端连接。
13.根据权利要求12所述的门极驱动装置,其特征在于,所述下桥门极驱动电路的输出端与所述上桥门极驱动电路的输入端连接,以使所述第一目标开关管和所述第二目标开关管不同时开启。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210730190.7A CN115085710A (zh) | 2022-06-24 | 2022-06-24 | 一种门极驱动电路和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210730190.7A CN115085710A (zh) | 2022-06-24 | 2022-06-24 | 一种门极驱动电路和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115085710A true CN115085710A (zh) | 2022-09-20 |
Family
ID=83255085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210730190.7A Pending CN115085710A (zh) | 2022-06-24 | 2022-06-24 | 一种门极驱动电路和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115085710A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060290718A1 (en) * | 2005-06-24 | 2006-12-28 | Sharp Kabushiki Kaisha | Drive circuit |
CN202633913U (zh) * | 2012-06-02 | 2012-12-26 | 深圳市威科达科技有限公司 | 基于igbt半桥门极驱动的叉锁保护电路 |
CN105356738A (zh) * | 2015-11-24 | 2016-02-24 | 中国电子科技集团公司第五十五研究所 | 一种用于cuk型开关变换器的启动电路 |
CN108230989A (zh) * | 2018-03-13 | 2018-06-29 | 京东方科技集团股份有限公司 | 栅极驱动电路及其输出模块、显示面板 |
WO2021112309A1 (ko) * | 2019-12-06 | 2021-06-10 | 엘지전자 주식회사 | 벅 컨버터 |
-
2022
- 2022-06-24 CN CN202210730190.7A patent/CN115085710A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060290718A1 (en) * | 2005-06-24 | 2006-12-28 | Sharp Kabushiki Kaisha | Drive circuit |
CN202633913U (zh) * | 2012-06-02 | 2012-12-26 | 深圳市威科达科技有限公司 | 基于igbt半桥门极驱动的叉锁保护电路 |
CN105356738A (zh) * | 2015-11-24 | 2016-02-24 | 中国电子科技集团公司第五十五研究所 | 一种用于cuk型开关变换器的启动电路 |
CN108230989A (zh) * | 2018-03-13 | 2018-06-29 | 京东方科技集团股份有限公司 | 栅极驱动电路及其输出模块、显示面板 |
WO2021112309A1 (ko) * | 2019-12-06 | 2021-06-10 | 엘지전자 주식회사 | 벅 컨버터 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8183844B2 (en) | Switching power source | |
US8120338B2 (en) | Dropper-type regulator | |
US20090278521A1 (en) | Power Supply Device And Electronic Appliance Therewith | |
US7075277B2 (en) | DC-DC converter | |
US9000811B2 (en) | Driver circuit with controlled gate discharge current | |
TWI495973B (zh) | 電力供應控制器 | |
US20080079410A1 (en) | Power supply device | |
US20230328858A1 (en) | Drive circuit, light-emitting circuit and display device | |
US10715027B2 (en) | Driver circuit | |
US11762409B2 (en) | Voltage regulator | |
US11557963B2 (en) | Charge-pump control circuit and battery control circuit | |
US9059699B2 (en) | Power supply switching circuit | |
CN112805587A (zh) | 激光发射电路和激光雷达 | |
US9559668B2 (en) | Drive circuit and semiconductor apparatus | |
US10056896B2 (en) | Switching element driving device | |
CN115378246B (zh) | 具有过冲保护的开关电源 | |
CN115085710A (zh) | 一种门极驱动电路和装置 | |
US8044704B2 (en) | Current controller and method therefor | |
CN108768356B (zh) | 一种上电自锁控制电路和电源 | |
CN115102384B (zh) | 软启动控制电路及其控制方法和供电电路 | |
US7528647B2 (en) | Semiconductor integrated circuit which generates different voltages based on an external power supply voltage and a generating method of the different voltages | |
CN112242736B (zh) | 一种锂电池保护电路和装置 | |
CN110165880B (zh) | 一种稳定开关电路输出电压的电路及方法 | |
US11689195B2 (en) | Semiconductor device | |
CN115987266B (zh) | Nmos开关管的开关电路、控制方法及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |