CN115084041A - 用于wbga封装的基板以及封装结构 - Google Patents

用于wbga封装的基板以及封装结构 Download PDF

Info

Publication number
CN115084041A
CN115084041A CN202210826797.5A CN202210826797A CN115084041A CN 115084041 A CN115084041 A CN 115084041A CN 202210826797 A CN202210826797 A CN 202210826797A CN 115084041 A CN115084041 A CN 115084041A
Authority
CN
China
Prior art keywords
substrate
chip
holes
vent
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210826797.5A
Other languages
English (en)
Inventor
范增焰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210826797.5A priority Critical patent/CN115084041A/zh
Publication of CN115084041A publication Critical patent/CN115084041A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供的用于WBGA封装的基板和封装结构中，基板具有相对的第一表面和第二表面，第一表面包括多个芯片放置区，基板中设置有多个条状槽孔，多个条状槽孔贯穿基板的第一表面和第二表面，其中，一个条状槽孔设置在一个芯片放置区内，且条状槽孔的尺寸小于芯片放置区的尺寸，如此可以增大条状槽孔到基板边缘的距离，有利于解决基板刚度不足的问题，提高基板和封装结构的可靠性，且有利于降低条状槽孔的制作难度，提高生产良率。

Description

用于WBGA封装的基板以及封装结构
技术领域
本发明涉及半导体技术领域，特别涉及一种用于WBGA封装的基板和一种封装结构。
背景技术
随着Memory芯片、可移动设备、消费电子类产品的应用日益增长，WindowBallGridArray(WBGA)封装产品也日益增加。
现有WBGA封装所用的基板通常具有贯穿基板的条状槽孔(slot window)，芯片设置在条状槽孔上，从芯片引出的金属线穿过条状槽孔与基板上的金属手指连接。条状槽孔到基板边缘的距离受到芯片尺寸以及封装结构尺寸的限制，随着芯片尺寸变大或者封装结构尺寸缩小，条状槽孔到基板边缘的距离也随之变小，使得基板的刚度不够，从而在封装之后基板容易开裂。此外，条状槽孔到基板边缘的距离过小时，基板的制造工艺将无法满足，即利用现有的基板制造工艺制作该条状槽孔的难度较大。
发明内容
本发明的目的在于提供一种用于WBGA封装的基板和一种封装结构，可以解决基板刚度不足的问题，降低条状槽孔的制作难度。
为了达到上述目的，本发明提供一种用于WBGA封装的基板。所述基板具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区；所述基板中设置有多个条状槽孔，所述多个条状槽孔贯穿所述基板的第一表面和第二表面，其中，一个所述条状槽孔设置在一个所述芯片放置区内，且所述条状槽孔的尺寸小于所述芯片放置区的尺寸。
可选的，所述基板中设置有多个排气孔，所述多个排气孔贯穿所述基板的第一表面和第二表面，且分布在所述多个芯片放置区之间。
可选的，所述排气孔的宽度小于所述排气孔的长度。
可选的，所述排气孔的孔径大于塑封芯片时使用的塑封料的填充颗粒的尺寸。
可选的，所述多个条状槽孔沿第一方向伸长；所述第一方向上相邻的两个所述芯片放置区之间设置有至少两个排气孔，所述至少两个排气孔之间错位排布，所述至少两个排气孔沿第二方向伸长。
可选的，部分数量的所述排气孔设置在第二方向上相邻的两个所述芯片放置区之间，所述第一方向和所述第二方向相垂直。
可选的，所述第一方向上相邻的两个所述芯片放置区之间设置有两个所述排气孔，两个所述排气孔在所述第一方向上的间距大于等于450微米；两个所述排气孔在所述第二方向上的间距大于等于100微米。
可选的，所述排气孔在第一方向和第二方向存在第一交叠点，所述基板具有切割道，所述切割道在所述第一方向和所述第二方向存在第二交叠点，所述第一交叠点和所述第二交叠点错位设置。
本发明提供一种封装结构。所述封装结构包括基板和多个芯片。所述基板具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区；所述基板中设置有多个条状槽孔，所述多个条状槽孔贯穿所述基板的第一表面和第二表面，一个所述条状槽孔设置在一个所述芯片放置区内，且所述条状槽孔的尺寸小于所述芯片放置区的尺寸。多个芯片分别贴装在所述多个芯片放置区内，所述芯片覆盖对应的所述芯片放置区内的所述条状槽孔。
可选的，所述基板中设置有多个排气孔，所述多个排气孔贯穿所述基板的第一表面和第二表面，且分布在所述多个芯片放置区之间。
可选的，所述排气孔的宽度小于所述排气孔的长度。
可选的，所述排气孔的孔径大于塑封所述芯片时使用的塑封料的填充颗粒的尺寸。
可选的，所述多个条状槽孔沿第一方向伸长；所述第一方向上相邻的两个所述芯片放置区之间设置有至少两个排气孔，所述至少两个排气孔之间错位排布，所述至少两个排气孔沿第二方向伸长。
可选的，部分数量的所述排气孔设置在第二方向上相邻的两个所述芯片放置区之间，所述第一方向和所述第二方向相垂直。
可选的，所述第一方向上相邻的两个所述芯片放置区之间设置有两个所述排气孔，两个所述排气孔在所述第一方向上的间距大于等于450微米；两个所述排气孔在所述第二方向上的间距大于等于100微米。
可选的，所述芯片的正面朝向所述基板的第一表面；所述封装结构包括金属线，所述金属线从所述芯片正面的凸点引出，并穿过所述条状槽孔与所述芯片的第二表面连接。
本发明提供的用于WBGA封装的基板和封装结构，基板具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区，所述基板中设置有多个条状槽孔，所述多个条状槽孔贯穿所述基板的第一表面和第二表面，其中，一个所述条状槽孔设置在一个所述芯片放置区内，且所述条状槽孔的尺寸小于所述芯片放置区的尺寸，即通过缩小条状槽孔的尺寸，增大了条状槽孔到基板边缘的距离，有利于解决基板刚度不足的问题，提高基板和封装结构的可靠性，且有利于降低条状槽孔的制作难度，提高生产良率。
进一步的，所述基板中设置有多个排气孔，所述多个排气孔贯穿所述基板的第一表面和第二表面，且分布在所述多个芯片放置区之间，即通过在芯片放置区之间，或者说在条状槽孔之间配合设置排气孔，可以在解决基板刚度不足的问题以及降低条状槽孔的制作难度的基础上，弥补条状槽孔尺寸缩小带来的塑封料填充不畅的问题，即减小塑封时产生空洞的概率，提高封装结构的可靠性。
附图说明
图1为本发明一实施例的用于WBGA封装的基板的局部俯视图。
图2为本发明一实施例的用于WBGA封装的基板的局部俯视图。
图3至图4为本发明不同实施例中排气孔的示意图。
图5为本发明另一实施例的用于WBGA封装的基板的局部俯视图。
图6为本发明一实施例中核心层表面形成金属层后的剖视图。
图7为本发明一实施例中核心层表面形成线路层后的剖视图。
图8为本发明一实施例中线路层上形成绝缘层后的剖视图。
图9为本发明一实施例中基板内形成条状槽孔后的俯视图。
图10为本发明一实施例中芯片贴装在基板上后的剖视图。
图11为本发明一实施例中芯片贴装在基板上后的局部俯视图。
图12为本发明一实施例中芯片和基板间形成金属线后的剖视图。
图13为本发明一实施例的封装结构的剖视图。
图14为本发明一实施例的封装结构的局部仰视图。
图15为本发明一实施例的封装结构的剖面图。
附图标记说明：10-基板；100-核心层；101-条状槽孔；102和102'-排气孔；103-金属层；103a-上线路层；103b-下线路层；104a-上绝缘层；104b-下绝缘层；105-芯片放置区；20-芯片；201-凸点；30-金属线；401-第一塑封体；402-第二塑封体；50-锡球。
具体实施方式
为了解决基板刚度不足的问题，降低条状槽孔的制作难度，本申请提出一种用于WBGA封装的基板和一种封装结构。
以下结合附图和具体实施例对本发明提出的用于WBGA封装的基板和封装结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例的用于WBGA封装的基板的局部俯视图。参见图1，用于WBGA封装的基板10具有相对的第一表面和第二表面，基板10的第一表面包括多个芯片放置区105；所述基板10中设置有多个条状槽孔101，所述多个条状槽孔101贯穿所述基板10的第一表面和第二表面，其中，一个所述条状槽孔101设置在一个所述芯片放置区105内，且所述条状槽孔101的尺寸小于所述芯片放置区105的尺寸。本申请通过缩小条状槽孔101的尺寸，增大了条状槽孔101到基板10边缘的距离，有利于解决基板刚度不足的问题，提高基板10和封装结构的可靠性，且有利于降低条状槽孔的制作难度，提高生产良率。
所述芯片放置区105的尺寸可以与后续贴装在基板10上的芯片的尺寸相等，芯片放置区105用于放置芯片。本实施例中，所述条状槽孔101的端部到对应的所述芯片放置区105的边界的距离为75微米～100微米，但不限于此。条状槽孔101的端部到对应的芯片放置区105的边界的距离可以根据实际情况调整。本实施例中，条状槽孔101的宽度为500微米～1200微米，但不限于此。条状槽孔101的宽度可以根据实际情况设置。
发明人研究发现，如果单纯缩小条状槽孔101的尺寸，即使得条状槽孔101的尺寸小于芯片放置区105的尺寸，会影响后续封装时塑封料的填充效果，即形成的塑封体内容易产生空洞。为了减小塑封体中的空洞，如图1所示，本申请的基板10中设置有多个排气孔102，多个排气孔102贯穿基板10的第一表面和第二表面。
本申请中，排气孔102分布在多个芯片放置区105之间，即排气孔102设置在芯片的外侧，或者说芯片不覆盖排气孔102，在进行塑封时，空腔内的空气可以及时从排气孔102内排出，有利于提高塑封效果。如果排气孔102被芯片覆盖住，则塑封时的排气效率降低。
在塑封芯片时使用的塑封料例如为环氧塑封料(MC－Epoxy Molding Compound，EMC)，所述环氧塑封料包括树脂和填充颗粒。基于基板厂机械钻孔或激光钻孔的能力，且为了满足塑封料的填充能力，排气孔102的孔径可以大于塑封芯片时使用的塑封料的填充颗粒的尺寸。在本申请中，为了增强塑封料的强度，将塑封料的填充颗粒的尺寸设置为50微米～60微米，例如55微米。由于填充颗粒的尺寸较大，由此将排气孔102的尺寸设置成稍大些，例如将排气孔102的孔径设置为填充颗粒尺寸的2～3倍。如果排气孔102的尺寸过于大，则有可能导致填充颗粒出现塌陷，导致塑封体中出现空洞。如果排气孔102的尺寸较小，则有可能导致填充颗粒无法在排气孔102内流动而出现堵塞，这样填充效果不好。
图9为本发明一实施例中基板内形成条状槽孔后的俯视图。具体的，参见图1和图9，基板10可以沿第二方向(即图1和图9的水平方向)伸长，多个条状槽孔101在基板10中行列排布且沿第一方向(即图1和图9中的竖直方向)伸长。本实施例中，第一方向和第二方向相互垂直。
排气孔102可以为直条状槽孔，具有圆角状边缘，且不存在尖角，这样在填充塑封料时，可以减少塑封料在孔内形成的紊流，有利于提高塑封料的填充效果。
排气孔102的宽度可以小于排气孔102的长度。具体的，排气孔102在第一方向上的宽度为50微米～100微米，例如为75微米；所述排气孔102在第二方向上的长度为150微米～250微米，但不限于此。在其它实施例中，排气孔102的宽度和长度可以根据实际需要调整。
图2为本发明一实施例的用于WBGA封装的基板的局部俯视图。图3至图4为本发明不同实施例中排气孔的示意图。一些实施例中，如图2至图4所示，排气孔102可以为弯曲状槽孔。在塑封时，塑封料沿着第一方向(即竖直方向)流动，设计排气孔102中沿第一方向的长度大于沿第二方向(即水平方向)的长度，可以使得塑封料在排气孔102内的流动距离变长，即使得塑封料在第一方向的流动方向较长，如此排气效果会更好。
作为示例，如图2所示，排气孔102可以为十字形。排气孔102在第一方向和第二方向存在第一交叠点A。所述基板10具有切割道，所述切割道在所述第一方向和所述第二方向存在第二交叠点B。在塑封后，塑封料会产生收缩应力，同时塑封料与晶圆的热膨胀系数不同，同样会产生热应力，这些应力易集中在排气孔102的第一交叠点A处。如果排气孔102的第一交叠点A与切割道的第二交叠点B重叠，在后续的切割工艺中，切割到第一交叠点A时，由于应力较大，则会导致塑封料破裂，进而影响产品良率，因此，本申请中，所述第一交叠点A和所述第二交叠点B错位设置。为了避免排气孔102影响芯片放置区105的布置，排气孔102设置在四个芯片放置区105环绕的公共区域内且可以延伸到相邻两个芯片放置区105之间。
如图3所示，排气孔102可以为T字形，排气孔102在第一方向上的长度大于在第二方向上的长度。排气孔102在第一方向和第二方向的第一交叠点A与切割道的交叠点错位设置，以提高产品良率。排气孔102可以设置在四个芯片放置区105环绕的区域内可以延伸到相邻两个芯片放置区105之间。
如图4所示，排气孔102可以为L字形，排气孔102在第一方向上的长度大于在第二方向上的长度。排气孔102在第一方向和第二方向的第一交叠点A与切割道的交叠点错位设置，以提高产品良率。排气孔102可以设置在四个芯片放置区105环绕的区域内可以延伸到相邻两个芯片放置区105之间。
以下以排气孔102为直条状槽孔为例继续对本申请的基板10进行说明。
参见图1，所述第一方向上相邻的两个所述芯片放置区105之间设置有至少两个排气孔102。为了避免钻孔时所述至少两个排气孔102之间的相互影响，至少两个排气孔102之间错位排布。
为了减小排气孔102影响芯片放置区105的面积，第一方向上相邻的两个所述芯片放置区105之间设置的至少两个排气孔102的伸长方向可以相同，如图1所示，例如沿垂直于第一方向的第二方向伸长，但不限于此。所述至少两个排气孔102也可以沿与第一方向不垂直的其它方向伸长，所述至少两个排气孔102的伸长方向也可以不同。
作为示例，如图1所示，第一方向上相邻的两个所述芯片放置区105之间设置有两个所述排气孔102，所述两个排气孔102错位放置。
图14为本发明一实施例的封装结构的局部仰视图。参见图14，在基板10和芯片封装完成后需进行切割以获得封装颗粒，其中沿第二方向伸长的切割道会从该两个排气孔102之间穿过，该两个排气孔102在第一方向上的间距X可以根据切割道的宽度以及切割公差确定。参见图1和图14，以切割道的宽度为200微米、切割公差为+/-100微米为例，为了使得切割道与排气孔102之间保留一定的安全距离，该两个排气孔102在第一方向上的间距X可以大于等于450微米。
为减少对后续切割的影响，该两个排气孔102在第二方向(即水平方向)的长度大于在第一方向(即竖直方向)的长度。
为确保该两个排气孔102之间存在错位，该两个排气孔102在第二方向上的间距Y可以根据钻孔公差确定。以钻孔公差为+/-50微米为例，该两个排气孔102在第二方向上的间距Y大于等于100微米，例如为100微米～200微米。
图5为本发明另一实施例的用于WBGA封装的基板的局部俯视图。如图5所示，部分数量的排气孔可以设置在第二方向(即水平方向)上相邻的两个所述芯片放置区105之间，为了便于描述，将第二方向上相邻的两个所述芯片放置区105之间的排气孔标示为102'，排气孔102'的形状和尺寸等可以参考第一方向上相邻的两个芯片放置区之间的排气孔102。
为了减小排气孔102'影响芯片放置区105的面积，第二方向上相邻的两个所述芯片放置区105之间的排气孔102'可以沿第一方向(即竖直方向)伸长。
第二方向上相邻的两个所述芯片放置区105之间的排气孔102'的数量可以为两个以上。为了避免钻孔时排气孔102'之间的相互影响，相邻的排气孔102'之间可以错位放置。
作为示例，第二方向上相邻的两个所述芯片放置区105之间设置有两个排气孔102'。为确保该两个排气孔102'之间存在错位，该两个排气孔102'在第一方向上的间距可以根据钻孔公差确定。以钻孔公差为+/-50微米为例，该两个排气孔102'在第一方向上的间距大于等于100微米，例如为100微米～200微米。为了使得切割道与排气孔102'之间保留一定的安全距离，该两个排气孔102'在第二方向上的间距可以大于等于450微米。
本申请提供一种封装结构的制作方法。所述封装结构的制作方法包括：
提供基板，所述基板具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区；所述基板中设置有多个条状槽孔，所述多个条状槽孔贯穿所述基板的第一表面和第二表面，一个所述条状槽孔设置在一个所述芯片放置区内，且所述条状槽孔的尺寸小于所述芯片放置区的尺寸；以及将多个芯片分别贴装在所述多个芯片放置区内，所述芯片覆盖对应的所述芯片放置区内的所述条状槽孔。
具体的，参见图1和图9，所述基板10具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区105；所述基板10中设置有多个条状槽孔101，所述多个条状槽孔101贯穿所述基板10的第一表面和第二表面，一个所述条状槽孔101设置在一个所述芯片放置区105内，且所述条状槽孔101的尺寸小于所述芯片放置区105的尺寸。
图6为本发明一实施例中核心层表面形成金属层后的剖视图。图7为本发明一实施例中核心层表面形成线路层后的剖视图。图8为本发明一实施例中线路层上形成绝缘层后的剖视图。提供所述基板10的方法可以包括：如图6所示，在核心层100的上表面和下表面均形成金属层103，金属层103的材料例如为铜；如图7所示，刻蚀核心层100上表面的金属层103和下表面的金属层103，在核心层100的上表面形成上线路层103a和形成下线路层103b；如图8所示，在上线路层103a表面形成上绝缘层104a，并在下线路层103b表面形成下绝缘层104b，以形成基板10，其中，上绝缘层104a中的开口露出部分上线路层103a，下绝缘层104b中的开口露出部分下线路层103b，露出的部分下线路层103b可以包括后续金属线连接的金属手指(Finger)和设置锡球的焊垫(Pad)；如图9所示，利用机械钻孔或激光钻孔等在基板10的多个芯片放置区105内形成多个条状槽孔101；如图1所示，利用机械钻孔或激光钻孔等在多个芯片放置区105之间的基板中形成多个排气孔102，所述多个排气孔102贯穿所述基板10的第一表面和第二表面。
需要说明的是，条状槽孔101的大小和位置，排气孔的数量、大小和位置等均可以参见上述对用于WBGA封装的基板10的描述，在此不再赘述。
图10为本发明一实施例中芯片贴装在基板上后的剖视图。图11为本发明一实施例中芯片贴装在基板上后的局部俯视图。本实施例中，参见图1、图10和图11，将多个芯片20分别贴装在基板10的多个芯片放置区105内的步骤中，多个芯片20的正面朝向基板10的第一表面，芯片20覆盖对应的芯片放置区105内的条状槽孔101，排气孔102从芯片20的边缘露出。芯片20的正面形成有凸点201。
图12为本发明一实施例中芯片和基板间形成金属线后的剖视图。图13为本发明一实施例的封装结构的剖视图。将多个芯片20分别贴装在多个芯片放置区105内之后，所述封装结构的制作方法包括：如图12所示，执行打线工艺形成金属线30，所述金属线30从所述芯片20正面的凸点201引出，并穿过所述条状槽孔101与所述基板10的第二表面连接，金属线30具体可以与第二表面上露出的金属手指(图中未示出)连接；如图13所示，在基板10的第一表面上形成第一塑封体401，第一塑封体401包裹芯片20；在基板10的第二表面上形成第二塑封体402，第二塑封体402包裹金属线30且填充条状槽孔101，基板第二表面的植球区域从第二塑封体402中露出；在基板10第二表面的植球区域上设置锡球50，锡球具体可以设置在第二表面露出的焊垫(图中未示出)上；如图14所示，沿着基板10第二表面内的切割道切割基板10、第一塑封体401和第二塑封体402，形成多个封装颗粒。
需要说明的是，第一塑封体401和第二塑封体402通过塑封料填充形成。在填充塑封料形成第一塑封体401和/或第二塑封体402的过程中，气体可以从排气孔102排出，有利于减小塑封体内的空洞，提高封装结构的可靠性。作为示例，第二塑封体402可以通过在基板10的第二表面上设置模具之后，向模具和基板10之间空腔填充塑封料形成。
本申请还提供一种封装结构，该封装结构可以利用上述的封装结构的制作方法制成。该封装结构包括上述的用于WBGA封装的基板10和多个芯片20。
参见图1和图13，用于WBGA封装的基板10具有相对的第一表面和第二表面，基板10的第一表面包括多个芯片放置区105；所述基板10中设置有多个条状槽孔101，所述多个条状槽孔101贯穿所述基板10的第一表面和第二表面，其中，一个所述条状槽孔101设置在一个所述芯片放置区105内，且所述条状槽孔101的尺寸小于所述芯片放置区105的尺寸。
所述芯片放置区105的尺寸可以与后续贴装在基板10上的芯片20的尺寸相等，芯片放置区105用于放置芯片。本实施例中，所述条状槽孔101的端部到对应的所述芯片放置区105的边界的距离为75微米～100微米，但不限于此。条状槽孔101的端部到对应的芯片放置区105的边界的距离可以根据实际情况调整。本实施例中，条状槽孔101的宽度为500微米～1200微米，但不限于此。条状槽孔101的宽度可以根据实际情况设置。
为了减小塑封体中的空洞，如图1所示，基板10中设置有多个排气孔102，多个排气孔102贯穿基板10的第一表面和第二表面，且分布在多个芯片放置区105之间。
如上所述，排气孔102的孔径可以大于塑封芯片时使用的塑封料的填充颗粒的尺寸，例如排气孔102的孔径为塑封料中填充颗粒的尺寸的2～3倍。
参见图1和图9，基板10可以沿第二方向(即图1和图9的水平方向)伸长，多个条状槽孔101在基板10中行列排布且沿第一方向(即图1和图9中的竖直方向)伸长。本实施例中，第一方向和第二方向相互垂直。
本实施例中，排气孔102可以为直条状槽孔，具有圆角状边缘。参见图1，排气孔102在第一方向上的宽度为50微米～100微米，优选的为75微米；所述排气孔102在第二方向上的长度为150微米～250微米，但不限于此。在其它实施例中，排气孔102的宽度和长度可以根据实施例需要调整。在其它实施例中，排气孔102可以为弯曲状槽孔。
以下以排气孔102为直条状槽孔为例对本申请的基板10进行说明。
参见图1，所述第一方向上相邻的两个所述芯片放置区105之间设置有至少两个排气孔102，所述至少两个排气孔102之间错位排布，且所述至少两个排气孔102沿第二方向(即水平方向)伸长。
作为示例，本实施例中，如图1所示，第一方向上相邻的两个所述芯片放置区105之间设置有两个排气孔102，该两个排气孔102错位放置。
参见图14，在基板10和芯片20封装完成后需进行切割以获得封装颗粒，其中沿第二方向伸长的切割道会从该两个排气孔102之间穿过，该两个排气孔102在第一方向上的间距X可以根据切割道的宽度以及切割公差确定。参见图1和图14，以切割道的宽度为200微米、切割公差为+/-100微米为例，为了使得切割道与排气孔102之间保留一定的安全距离，该两个排气孔102在第一方向上的间距X可以大于等于450微米。
为确保该两个排气孔102之间存在错位，该两个排气孔102在第二方向上的间距Y可以根据钻孔公差确定。以钻孔公差为+/-50微米为例，该两个排气孔102在第二方向上的间距Y大于等于100微米，例如为100微米～200微米。
如图5所示，部分数量的排气孔(即排气孔102')可以设置在第二方向(即水平方向)上相邻的两个所述芯片放置区105之间，排气孔102'的数量、排布方式等可以参见以上用于WBGA的基板10的说明。
参见图11和图13，每个芯片20贴装在对应的芯片放置区内，芯片20的正面朝向基板10的第一表面，芯片20覆盖对应的芯片放置区内的条状槽孔101。芯片20例如可以为动态随机存取内存(DRAM)。
参见图13，所述封装结构包括金属线30，所述金属线30从所述芯片20正面的凸点201引出，并穿过条状槽孔101与芯片20的第二表面连接。金属线30的材料可以为金。
所述封装结构还包括第一塑封体401、第二塑封体402和锡球50。第一塑封体401位于基板10的第一表面上，且第一塑封体401包裹芯片20，例如至少包裹芯片20的侧面和背面。第二塑封体402位于基板10的第二表面一侧，第二塑封体402包裹金属线30并填充条状槽孔101，基板10第二表面的植球区域从第二塑封体402的侧边露出。锡球50设置在基板10第二表面的植球区域上。第一塑封体401和第二塑封体402的材料可以为环氧塑封料。
图15为本发明一实施例的封装结构的剖面图。芯片塑封完成后，如图15所示，第一方向上相邻的两个芯片放置区105之间的排气孔102和第二方向上相邻的两个芯片放置区105之间的排气孔102'(图15中未示出)均可以被塑封料填满。
本申请的用于WBGA封装的基板10和封装结构中，基板10具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区105，所述基板10中设置有多个条状槽孔101，所述多个条状槽孔101贯穿所述基板10的第一表面和第二表面，其中，一个所述条状槽孔101设置在一个所述芯片放置区105内，且所述条状槽孔101的尺寸小于所述芯片放置区105的尺寸，即通过缩小条状槽孔101的尺寸，增大了条状槽孔101到基板10边缘的距离，有利于解决基板刚度不足的问题，提高基板和封装结构的可靠性，且有利于降低条状槽孔101的制作难度，提高生产良率。
进一步的，所述基板10中设置有多个排气孔，所述多个排气孔贯穿所述基板10的第一表面和第二表面，且分布在所述多个芯片放置区105之间，即通过在芯片放置区105之间，或者说在条状槽孔101之间配合设置排气孔102，可以在解决基板10刚度不足的问题以及降低条状槽孔101的制作难度的基础上，弥补条状槽孔101尺寸缩小带来的塑封料填充不畅的问题，即减小塑封时产生空洞的概率，提高封装结构的可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (15)

1.一种用于WBGA封装的基板，其特征在于，所述基板具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区；所述基板中设置有多个条状槽孔，所述多个条状槽孔贯穿所述基板的第一表面和第二表面，其中，一个所述条状槽孔设置在一个所述芯片放置区内，且所述条状槽孔的尺寸小于所述芯片放置区的尺寸。
2.如权利要求1所述的基板，其特征在于，所述基板中设置有多个排气孔，所述多个排气孔贯穿所述基板的第一表面和第二表面，且分布在所述多个芯片放置区之间。
3.如权利要求2所述的基板，其特征在于，所述排气孔的宽度小于所述排气孔的长度。
4.如权利要求2所述的基板，其特征在于，所述排气孔的孔径大于塑封芯片时使用的塑封料的填充颗粒的尺寸。
5.如权利要求2所述的基板，其特征在于，所述多个条状槽孔沿第一方向伸长；所述第一方向上相邻的两个所述芯片放置区之间设置有至少两个排气孔，所述至少两个排气孔之间错位排布，所述至少两个排气孔沿第二方向伸长。
6.如权利要求5所述的基板，其特征在于，部分数量的所述排气孔设置在第二方向上相邻的两个所述芯片放置区之间，所述第一方向和所述第二方向相垂直。
7.如权利要求5所述的基板，其特征在于，所述第一方向上相邻的两个所述芯片放置区之间设置有两个所述排气孔，两个所述排气孔在所述第一方向上的间距大于等于450微米；两个所述排气孔在所述第二方向上的间距大于等于100微米。
8.如权利要求2所述的基板，其特征在于，所述排气孔在第一方向和第二方向存在第一交叠点，所述基板具有切割道，所述切割道在所述第一方向和所述第二方向存在第二交叠点，所述第一交叠点和所述第二交叠点错位设置。
9.一种封装结构，其特征在于，包括：
基板，具有相对的第一表面和第二表面，所述第一表面包括多个芯片放置区；所述基板中设置有多个条状槽孔，所述多个条状槽孔贯穿所述基板的第一表面和第二表面，一个所述条状槽孔设置在一个所述芯片放置区内，且所述条状槽孔的尺寸小于所述芯片放置区的尺寸；以及
多个芯片，分别贴装在所述多个芯片放置区内，所述芯片覆盖对应的所述芯片放置区内的所述条状槽孔。
10.如权利要求9所述的封装结构，其特征在于，所述基板中设置有多个排气孔，所述多个排气孔贯穿所述基板的第一表面和第二表面，且分布在所述多个芯片放置区之间。
11.如权利要求10所述的封装结构，其特征在于，所述排气孔的宽度小于所述排气孔的长度。
12.如权利要求10所述的封装结构，其特征在于，所述排气孔的孔径大于塑封所述芯片时使用的塑封料的填充颗粒的尺寸。
13.如权利要求10所述的封装结构，其特征在于，所述多个条状槽孔沿第一方向伸长；所述第一方向上相邻的两个所述芯片放置区之间设置有至少两个排气孔，所述至少两个排气孔之间错位排布，且所述至少两个排气孔沿第二方向伸长。
14.如权利要求13所述的封装结构，其特征在于，部分数量的所述排气孔设置在第二方向上相邻的两个所述芯片放置区之间，所述第一方向和所述第二方向相垂直。
15.如权利要求9所述的封装结构，其特征在于，所述芯片的正面朝向所述基板的第一表面；所述封装结构包括金属线，所述金属线从所述芯片正面的凸点引出，并穿过所述条状槽孔与所述芯片的第二表面连接。
CN202210826797.5A 2022-07-13 2022-07-13 用于wbga封装的基板以及封装结构 Pending CN115084041A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210826797.5A CN115084041A (zh) 2022-07-13 2022-07-13 用于wbga封装的基板以及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210826797.5A CN115084041A (zh) 2022-07-13 2022-07-13 用于wbga封装的基板以及封装结构

Publications (1)

Publication Number Publication Date
CN115084041A true CN115084041A (zh) 2022-09-20

Family

ID=83260439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210826797.5A Pending CN115084041A (zh) 2022-07-13 2022-07-13 用于wbga封装的基板以及封装结构

Country Status (1)

Country Link
CN (1) CN115084041A (zh)

Similar Documents

Publication Publication Date Title
US8659151B2 (en) Semiconductor device and manufacturing method thereof
US6967125B2 (en) Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same
US7674655B2 (en) Semiconductor assemblies and methods of manufacturing such assemblies including forming trenches in a first side of the molding material
US7504735B2 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US20080160678A1 (en) Method for fabricating semiconductor package
US20070007669A1 (en) Wire-bonding method and semiconductor package using the same
KR19990069643A (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
US5926695A (en) Lead frame incorporating material flow diverters
US7208817B2 (en) Semiconductor device
KR20140011580A (ko) 반도체 몰딩 하부 금형, 반도체 패키지 및 반도체 패키지 제조 방법
US5932923A (en) Semiconductor device packages having dummy block leads and tie bars with extended portions to prevent formation of air traps in the encapsulate
TWI421993B (zh) 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板
CN113394118B (zh) 封装结构及其形成方法
CN113276348B (zh) 注塑模具及注塑方法
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
CN115084041A (zh) 用于wbga封装的基板以及封装结构
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
US20080057622A1 (en) Map type semiconductor package
US6696750B1 (en) Semiconductor package with heat dissipating structure
JP2009182004A (ja) 半導体装置
JP2012134572A (ja) 半導体装置
CN217009193U (zh) 一种半导体封装
JP4252391B2 (ja) 集合半導体装置
JP2003243433A (ja) 樹脂封止型半導体装置の製造方法
KR100473338B1 (ko) 반도체패키지용 리드프레임 및 그 봉지 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination