CN115083495A - 一种抗辐照prom低功耗读出电路及方法 - Google Patents
一种抗辐照prom低功耗读出电路及方法 Download PDFInfo
- Publication number
- CN115083495A CN115083495A CN202210819166.0A CN202210819166A CN115083495A CN 115083495 A CN115083495 A CN 115083495A CN 202210819166 A CN202210819166 A CN 202210819166A CN 115083495 A CN115083495 A CN 115083495A
- Authority
- CN
- China
- Prior art keywords
- prom
- output
- tri
- circuit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Read Only Memory (AREA)
Abstract
本发明属于芯片配置技术领域,提供一种抗辐照PROM低功耗读出电路及方法,其中,所述读出电路包括:存储阵列、参考电压电路、灵敏放大器、三态驱动器、多个锁存器、多数表决器、翻转检测器以及刷新控制器;参考电压电路的第一端、存储阵列的第一端分别与灵敏放大器的第一端连接,参考电压电路的第二端、存储阵列的第二端连接后与刷新控制器的第一端连接;通过翻转检测和刷新电路纠正单粒子翻转,同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响;通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响,通过多数表决器消除三模锁存器翻转时产生的输出噪声。本发明消除PROM累积及瞬态噪音,适应范围广。
Description
技术领域
本发明属于芯片配置技术领域,尤其涉及一种抗辐照PROM低功耗读出电路及方法。
背景技术
目前,由于现代芯片规模越来越大,设计越来越复杂,对性能要求也越来越高,针对芯片的良率、可靠性、自测试能力等方面的需求也越来越高,可配置设计成为商业化芯片的主流;抗辐照芯片通常采用具有抗总剂量效果的可编程只读存储器(PROM)作为配置模块,用于存储芯片需要长期保存的固定参数等信息;
现有技术方案中,对于PROM内芯片需要长期使用的配置信息,一般的方案直接通过灵敏放大器(SA)读出,这种方式的读功耗较大,对整个芯片的静态功耗影响也很大;为降低读功耗,可采用锁存器缓存的方式;但这种方式又会增加锁存器单粒子翻转的风险;也有采用三模冗余锁存器来缓存PROM读出值的方法,但仍存在单粒子翻转的累积效应影响,瞬态噪声消除效果差,适应范围小。
发明内容
本发明实施例提供一种抗辐照PROM低功耗读出电路及方法,能够消除单粒子翻转累积及瞬态噪音。
第一方面,本发明实施例提供了一种抗辐照PROM低功耗读出电路,包括:存储阵列、参考电压电路、灵敏放大器、三态驱动器、多个锁存器、多数表决器、翻转检测器以及刷新控制器;
所述参考电压电路的第一端、所述存储阵列的第一端分别与所述灵敏放大器的第一端连接,所述参考电压电路的第二端、所述存储阵列的第二端连接后与所述刷新控制器的第一端连接;所述灵敏放大器通过接收所述参考电压电路的第一端、所述存储阵列的第一端分别输入的数据信号进行放大后,输出至所述三态驱动器上,通过所述三态驱动器将所述数据信号写入所述多个锁存器中,关闭时输出为高阻态,隔离上级电路;所述多数表决器输出所述多个锁存器存储的多数值,通过所述翻转检测电路判断所述多个锁存器存储值是否相同,若不同则SEU输出为高,相同则SEU输出为低;刷新控制器检测输入SEU的上升沿和下降沿,向所述灵敏放大器和所述三态驱动器发送分别使能控制信号实现控制。
优选的,所述多个锁存器包括三个并联设置的锁存器。
第二方面,本发明实施例还提供了一种抗辐照PROM低功耗的读出方法,其用于如上所述的抗辐照PROM低功耗读出电路,所述读出方法包括以下步骤:
通过芯片进行上电初始化;
根据所述初始化后,进行低功耗读出并输出信号;
根据所述输出信号进行SEU自动刷新。
优选的,所述通过芯片进行上电初始化的具体包括以下子步骤:
通过芯片上电时对PROM发起一次读操作,灵敏放大器和参考电压电路的使能信号READ拉高;
通过所述灵敏放大器读出存储阵列存储值;
待所述灵敏放大器输出稳定后,再将三态驱动器使能三态信号拉高,使所述灵敏放大器的输出端与三模锁存器导通,通过所述三模锁存器锁存PROM初始值;
根据所述初始值进行INI拉低处理;
等待所述三模锁存器值稳定后,关闭三态信号,所述三模锁存器输入端为高阻态,所述三模锁存器进入锁存状态;
最后拉低READ,关闭所述灵敏放大器和参考电压电路,结束上电初始化操作。
优选的,所述根据所述初始化后,进行低功耗读出并输出信号的具体包括以下子步骤:
通过接收所述READ,所述三态驱动器输出为高阻,数据从所述三模锁存器经多数表决器输出,同时通过翻转检测电路对三个锁存器的值进行检测;
当所述三模锁存器存储值相同时,所述翻转检测电路输出SEU为低,刷新控制器输出为低,关闭所述灵敏放大器和参考电压电路,PROM的读功耗仅为锁存器的静态功耗;
当任意所述三模锁存器因单粒子效应发生翻转时,芯片进入单粒子翻转自刷新模式。
优选的,所述根据所述输出信号进行SEU自动刷新具体包括以下子步骤:
所述翻转检测电路检测到所述三模锁存器的输出变化,SEU便会拉高,向所述刷新控制器发送使能信号;
所述刷新电路检测到所述SEU上升沿后,先将所述灵敏放大器使能READ拉高,重新读出存储阵列存储值;
待所述灵敏放大器的输出结果稳定后再将三态门使能信号TIR拉高,将PROM值重新刷新到所述三模锁存器中;
刷新完成后所述三态锁存器会重新变为相同值,所述翻转检测电路自动拉低所述SEU;
所述刷新电路检测到所述SEU下降沿后,先将TIR拉低,锁存器进入锁存状态;
随后将READ拉低,关闭所述灵敏放大器,完成自刷新过程。
本发明所达到的有益效果:本发明通过提供一种抗辐照PROM低功耗读出电路及方法,通过所述参考电压电路的第一端、所述存储阵列的第一端分别与所述灵敏放大器的第一端连接,所述参考电压电路的第二端、所述存储阵列的第二端连接后与所述刷新控制器的第一端连接;所述灵敏放大器通过接收所述参考电压电路的第一端、所述存储阵列的第一端分别输入的数据信号进行放大后,输出至所述三态驱动器上,通过所述三态驱动器将所述数据信号写入所述多个锁存器中,关闭时输出为高阻态,隔离上级电路;所述多数表决器输出所述多个锁存器存储的多数值,通过所述翻转检测电路判断所述多个锁存器存储值是否相同,若不同则SEU输出为高,相同则SEU输出为低;刷新所述控制器检测输入SEU的上升沿和下降沿,向所述灵敏放大器和所述三态驱动器发送分别使能控制信号实现控制;通过将PROM值缓存入锁存器中输出,降低读功耗;通过翻转检测和刷新电路纠正单粒子翻转,同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响;通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响,通过多数表决器消除三模锁存器翻转时产生的输出噪声,适应范围广。
附图说明
图1是本发明实施例提供的一种抗辐照PROM低功耗读出电路的模块图;
图2是本发明实施例提供的抗辐照PROM低功耗读出方法的流程图;
图3是本发明实施例提供的抗辐照PROM低功耗读出方法的流程图;
图4是本发明实施例提供的步骤S01的具体流程图;
图5是本发明实施例提供的步骤S02的具体流程图;
图6是本发明实施例提供的步骤S03的具体流程图;
图7是本发明实施例提供的PROM读出电路三模冗余自刷新时序图。
其中,1、存储阵列,2、参考电压电路,3、灵敏放大器,4、三态驱动器,5、多个锁存器,6、多数表决器,7、翻转检测器,8、刷新控制器。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有技术方案在对PRON芯片配置中,一般的方案直接通过灵敏放大器(SA)读出,这种方式的读功耗较大,对整个芯片的静态功耗影响也很大;为降低读功耗采用锁存器缓存的方式;但这种方式又会增加锁存器单粒子翻转的风险;也有采用三模冗余锁存器来缓存PROM读出值的方法,但仍存在单粒子翻转的累积效应影响。而本申请是通过所述参考电压电路的第一端、所述存储阵列的第一端分别与所述灵敏放大器的第一端连接,所述参考电压电路的第二端、所述存储阵列的第二端连接后与所述刷新控制器的第一端连接;所述灵敏放大器通过接收所述参考电压电路的第一端、所述存储阵列的第一端分别输入的数据信号进行放大后,输出至所述三态驱动器上,通过所述三态驱动器将所述数据信号写入所述多个锁存器中,关闭时输出为高阻态,隔离上级电路;所述多数表决器输出所述多个锁存器存储的多数值,通过所述翻转检测电路判断所述多个锁存器存储值是否相同,若不同则SEU输出为高,相同则SEU输出为低;刷新所述控制器检测输入SEU的上升沿和下降沿,向所述灵敏放大器和所述三态驱动器发送分别使能控制信号实现控制;通过将PROM值缓存入锁存器中输出,降低读功耗;通过翻转检测和刷新电路纠正单粒子翻转,同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响;通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响,通过多数表决器消除三模锁存器翻转时产生的输出噪声,适应范围广。
实施例一
参见图1所示,图1是本发明实施例提供的一种抗辐照PROM低功耗读出电路的模块图。通过提供了一种抗辐照PROM低功耗读出电路,包括:存储阵列、参考电压电路、灵敏放大器、三态驱动器、多个锁存器、多数表决器、翻转检测器以及刷新控制器。
更具体的,所述参考电压电路的第一端、所述存储阵列的第一端分别与所述灵敏放大器的第一端连接,所述参考电压电路的第二端、所述存储阵列的第二端连接后与所述刷新控制器的第一端连接;所述灵敏放大器通过接收所述参考电压电路的第一端、所述存储阵列的第一端分别输入的数据信号进行放大后,输出至所述三态驱动器上,通过所述三态驱动器将所述数据信号写入所述多个锁存器中,关闭时输出为高阻态,隔离上级电路;所述多数表决器输出所述多个锁存器存储的多数值,通过所述翻转检测电路判断所述多个锁存器存储值是否相同,若不同则SEU输出为高,相同则SEU输出为低;刷新所述控制器检测输入SEU的上升沿和下降沿,向所述灵敏放大器和所述三态驱动器发送分别使能控制信号实现控制。
其中,翻转检测器输出端口为SEU,TRI为三态信号,READ为灵敏放大器产生的使能控制信号。DOUT为多数表决器的数据输出引脚,也可以是输出电路端。
具体的,存储阵列用熔丝非易失存储数据,参考电压电路产生读所需要的参考电压,灵敏放大器将PROM存储单元的状态以数字0/1值输出;三态驱动器连通时将PROM值写入进三模锁存器中,关闭时输出为高阻态,隔离上级电路;多数表决器输出三模锁存器存储的多数值;翻转检测电路判断三个锁存器存储值是否相同,不同则SEU输出为高,相同则SEU输出为低;刷新控制器检测输入SEU的上升沿和下降沿,向灵敏放大器和三态驱动器发送使能控制信号READ和TRI。通过将PROM值缓存入锁存器中输出,降低读功耗;通过翻转检测和刷新电路纠正单粒子翻转,同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响;通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响,通过多数表决器消除三模锁存器翻转时产生的输出噪声,适应范围广。
更具体的,所述多个锁存器包括三个并联设置的锁存器(Q1、Q2、Q3)。三个并联设置的锁存器也为三模锁存器。当然,多个锁存器还可以是4、5、6个,即为四模锁存器、五模锁存器、六模锁存器,具体可以根据电流的实际情况进行选择,此处不再进行一一描述。
实施例二
如图1-3所示,图1是本发明实施例提供的一种抗辐照PROM低功耗读出电路的模块图;图2是本发明实施例提供的抗辐照PROM低功耗读出方法的流程图;图3是本发明实施例提供的抗辐照PROM低功耗读出方法的流程图;图4是本发明实施例提供的步骤S01的具体流程图;图5是本发明实施例提供的步骤S02的具体流程图;图6是本发明实施例提供的步骤S03的具体流程图;图7是本发明实施例提供的PROM读出电路三模冗余自刷新时序图。
本发明实施例还提供了一种抗辐照PROM低功耗的读出方法,其用于实施例一中所述的抗辐照PROM低功耗读出电路,所述读出方法包括以下步骤:
S01、通过芯片进行上电初始化。
具体的,通过芯片进行上电初始化,以保证芯片上电后稳定性高,方便进行信号输出。
S02、根据所述初始化后,进行低功耗读出并输出信号。
S03、根据所述输出信号进行SEU自动刷新。
具体的,通过芯片进行上电初始化;根据所述初始化后,进行低功耗读出并输出信号;根据所述输出信号进行单粒子翻转自动刷新。通过将PROM值缓存入锁存器中输出,降低读功耗;通过翻转检测和刷新电路纠正单粒子翻转,同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响;通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响,通过多数表决器消除三模锁存器翻转时产生的输出噪声,适应范围广。
在本实施例中,如图4所示,步骤S01具体包括以下子步骤:
S011、通过芯片上电时对PROM发起一次读操作,灵敏放大器和参考电压电路的使能信号READ拉高。
S012、通过所述灵敏放大器读出存储阵列存储值。
S013、待所述灵敏放大器输出稳定后,再将三态驱动器使能三态信号拉高,使所述灵敏放大器的输出端与三模锁存器导通,通过所述三模锁存器锁存PROM初始值。
S014、根据所述初始值进行INI拉低处理。其中,INI可以表示是文件扩展名,初始化文件,配置文件等。
S015、等待所述三模锁存器值稳定后,关闭三态信号,所述三模锁存器输入端为高阻态,所述三模锁存器进入锁存状态。
S016、最后拉低READ,关闭所述灵敏放大器和参考电压电路,结束上电初始化操作。
具体的,在上电初始化阶段,芯片上电时对PROM发起一次读操作,这次读操作中,首先将灵敏放大器(SA)和参考电压电路的使能信号READ拉高,通过灵敏放大器读出存储阵列存储值。待灵敏放大器输出稳定后,再将三态驱动器使能TRI(三态信号)拉高,使SA输出端与三模锁存器导通,三模锁存器写入PROM存储值。等待锁存器值稳定后,关闭TRI,三模锁存器输入端为高阻态,锁存器进入锁存状态。最后拉低READ,关闭SA和参考电压电路,结束上电初始化操作,进入低功耗读出模式。
在本实施例中,如图5所示,步骤S02具体包括以下子步骤:
S021、通过接收所述READ,所述三态驱动器输出为高阻,数据从所述三模锁存器经多数表决器输出,同时通过翻转检测电路对三个锁存器的值进行检测。
S022、当所述三模锁存器存储值相同时,所述翻转检测电路输出单粒子翻转为低,刷新控制器输出为低,关闭所述灵敏放大器和参考电压电路,PROM的读功耗仅为锁存器的静态功耗。
S023、当任意所述三模锁存器因单粒子效应发生翻转时,芯片进入单粒子翻转自刷新模式。
具体的,在低功耗读出模式中,三态驱动器输出为高阻,数据从三模锁存器经多数表决器输出,同时翻转检测电路对三个锁存器的值进行检测。当三模锁存器存储值相同时,翻转检测电路输出SEU为低,刷新控制器输出为低,关闭灵敏放大器和参考电压电路,PROM的读功耗仅为锁存器的静态功耗,且三态驱动器前级电路的单粒子瞬态噪声不会影响到锁存器输出结果。当任意三模锁存器因单粒子效应发生翻转时,芯片进入单粒子翻转自刷新模式。
在本实施例中,如图6所示,步骤S03具体包括以下子步骤:
S031、所述翻转检测电路检测到所述三模锁存器的输出变化,SEU便会拉高,向所述刷新控制器发送使能信号。
S032、所述刷新电路检测到所述SEU上升沿后,先将所述灵敏放大器使能READ拉高,重新读出存储阵列存储值。
S033、待所述灵敏放大器的输出结果稳定后再将三态门使能信号TIR拉高,将PROM值重新刷新到所述三模锁存器中。
S034、刷新完成后所述三态锁存器会重新变为相同值,所述翻转检测电路自动拉低所述单粒子翻转。
S035、所述刷新电路检测到所述SEU下降沿后,先将TIR拉低,锁存器进入锁存状态。
S036、随后将READ拉低,关闭所述灵敏放大器,完成自刷新过程。
具体的,自刷新模式中,翻转检测电路检测到三模锁存器的输出变化,SEU便会拉高,向刷新电路发送使能信号;刷新电路检测到SEU上升沿后,先将SA使能READ拉高,重新读出存储阵列存储值,待SA输出结果稳定后再将三态门使能信号TIR拉高,将PROM值重新刷新到三模锁存器中;刷新完成后三态锁存器会重新变为相同值,翻转检测电路自动拉低SEU;刷新电路检测到SEU下降沿后,先将TIR拉低,锁存器进入锁存状态,随后将READ拉低,完成自刷新过程。
在本实施例中,上述的三个阶段详细时序如图7所示,锁存器翻转和刷新期间,多数表决器会使最终输出结果DOUT维持不变。通过将PROM值缓存入锁存器中输出,降低读功耗;通过翻转检测和刷新电路纠正单粒子翻转,同时采用PROM值直接刷新锁存器不会受到单粒子累积效应影响;通过三态驱动器消除PROM前级电路产生的单粒子瞬态影响,通过多数表决器消除三模锁存器翻转时产生的输出噪声,适应范围广。
需要说明的是,本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含。本申请的说明书和权利要求书或附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
以上仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种抗辐照PROM低功耗读出电路,其特征在于,包括:存储阵列、参考电压电路、灵敏放大器、三态驱动器、多个锁存器、多数表决器、翻转检测器以及刷新控制器;
所述参考电压电路的第一端、所述存储阵列的第一端分别与所述灵敏放大器的第一端连接,所述参考电压电路的第二端、所述存储阵列的第二端连接后与所述刷新控制器的第一端连接;所述灵敏放大器通过接收所述参考电压电路的第一端、所述存储阵列的第一端分别输入的数据信号进行放大后,输出至所述三态驱动器上,通过所述三态驱动器将所述数据信号写入所述多个锁存器中,关闭时输出为高阻态,隔离上级电路;所述多数表决器输出所述多个锁存器存储的多数值,通过所述翻转检测电路判断所述多个锁存器存储值是否相同,若不同则所述翻转检测器输出SEU为高,相同则所述翻转检测器输出SEU为低;刷新控制器检测输入SEU的上升沿和下降沿,向所述灵敏放大器和所述三态驱动器发送分别使能控制信号实现控制。
2.如权利要求1所述的抗辐照PROM低功耗读出电路,其特征在于,所述多个锁存器包括三个并联设置的锁存器。
3.一种抗辐照PROM低功耗的读出方法,其特征在于,用于如权利要求1或2所述的抗辐照PROM低功耗读出电路,所述读出方法包括以下步骤:
通过芯片进行上电初始化;
根据所述初始化后,进行低功耗读出并输出信号;
根据所述输出信号进行SEU自动刷新。
4.如权利要求3所述的抗辐照PROM低功耗的读出方法,其特征在于,所述通过芯片进行上电初始化的具体包括以下子步骤:
通过芯片上电时对PROM发起一次读操作,灵敏放大器和参考电压电路的使能信号READ拉高;
通过所述灵敏放大器读出存储阵列存储值;
待所述灵敏放大器输出稳定后,再将三态驱动器使能三态信号拉高,使所述灵敏放大器的输出端与三模锁存器导通,通过所述三模锁存器锁存PROM初始值;
根据所述初始值进行INI拉低处理;
等待所述三模锁存器值稳定后,关闭三态信号,所述三模锁存器输入端为高阻态,所述三模锁存器进入锁存状态;
最后拉低READ,关闭所述灵敏放大器和参考电压电路,结束上电初始化操作。
5.如权利要求4所述的抗辐照PROM低功耗的读出方法,其特征在于,所述根据所述初始化后,进行低功耗读出并输出信号的具体包括以下子步骤:
通过接收所述READ,所述三态驱动器输出为高阻,数据从所述三模锁存器经多数表决器输出,同时通过翻转检测电路对三个锁存器的值进行检测;
当所述三模锁存器存储值相同时,所述翻转检测电路输出SEU为低,刷新控制器输出为低,关闭所述灵敏放大器和参考电压电路,PROM的读功耗仅为锁存器的静态功耗;
当任意所述三模锁存器因单粒子效应发生翻转时,芯片进入单粒子翻转自刷新模式。
6.如权利要求5所述的抗辐照PROM低功耗的读出方法,其特征在于,所述根据所述输出信号进行SEU自动刷新具体包括以下子步骤:
所述翻转检测电路检测到所述三模锁存器的输出变化,SEU便会拉高,向所述刷新控制器发送使能信号;
所述刷新电路检测到所述SEU上升沿后,先将所述灵敏放大器使能READ拉高,重新读出存储阵列存储值;
待所述灵敏放大器的输出结果稳定后再将三态门使能信号TIR拉高,将PROM值重新刷新到所述三模锁存器中;
刷新完成后所述三态锁存器会重新变为相同值,所述翻转检测电路自动拉低所述SEU;
所述刷新电路检测到所述SEU下降沿后,先将TIR拉低,锁存器进入锁存状态;
随后将READ拉低,关闭所述灵敏放大器,完成自刷新过程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210819166.0A CN115083495A (zh) | 2022-07-13 | 2022-07-13 | 一种抗辐照prom低功耗读出电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210819166.0A CN115083495A (zh) | 2022-07-13 | 2022-07-13 | 一种抗辐照prom低功耗读出电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115083495A true CN115083495A (zh) | 2022-09-20 |
Family
ID=83260488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210819166.0A Pending CN115083495A (zh) | 2022-07-13 | 2022-07-13 | 一种抗辐照prom低功耗读出电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115083495A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116994634A (zh) * | 2023-09-26 | 2023-11-03 | 南京邮电大学 | 一种忆阻器阵列故障测试电路 |
-
2022
- 2022-07-13 CN CN202210819166.0A patent/CN115083495A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116994634A (zh) * | 2023-09-26 | 2023-11-03 | 南京邮电大学 | 一种忆阻器阵列故障测试电路 |
CN116994634B (zh) * | 2023-09-26 | 2023-12-12 | 南京邮电大学 | 一种忆阻器阵列故障测试电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101060037B1 (ko) | 감지 증폭기 및 자체 타이밍된 래치를 가지는 메모리 장치 | |
US8345469B2 (en) | Static random access memory (SRAM) having bit cells accessible by separate read and write paths | |
US8208314B2 (en) | Sequential access memory elements | |
USRE46296E1 (en) | Ferroelectric random access memory and memory system | |
CN104160453B (zh) | 具有冗余读出放大器的存储器 | |
US10402116B2 (en) | Systems and methods for writing zeros to a memory array | |
US6570791B2 (en) | Flash memory with DDRAM interface | |
US20120324314A1 (en) | Low Power Retention Random Access Memory with Error Correction on Wake-Up | |
US6392957B1 (en) | Fast read/write cycle memory device having a self-timed read/write control circuit | |
US20070279990A1 (en) | Nonvolatile memory having latching sense amplifier and method of operation | |
CN102710252A (zh) | 一种高稳态多端口puf电路 | |
CN101441888B (zh) | 用于半导体存储器的差分输入锁存器以及用于差分数据读出的方法 | |
US7626878B1 (en) | Active bit line charge keeper | |
CN114121075B (zh) | 用于存储器刷新的系统及方法 | |
CN115083495A (zh) | 一种抗辐照prom低功耗读出电路及方法 | |
US11386964B2 (en) | Systems and methods involving hardware-based reset of unresponsive memory devices | |
US9947389B1 (en) | Single ended memory device | |
JPH1166866A (ja) | メモリセルにおいて3つ以上の状態を記憶及び読出可能とするための多値記憶機構を用いるメモリシステム | |
US20080031037A1 (en) | Semiconductor Memory Device | |
US8116165B2 (en) | Memory with improved data reliability | |
US20130343133A1 (en) | System and method for soft error detection in memory devices | |
US6831866B1 (en) | Method and apparatus for read bitline clamping for gain cell DRAM devices | |
US9984765B2 (en) | Memory circuit with assist circuit trimming | |
US20190179552A1 (en) | Systems and methods for writing zeros to a memory array | |
US20030058696A1 (en) | Semiconductor memory device having reduced chip select output time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |