CN115065368A - 一种准循环低密度奇偶校验编码处理方法及装置 - Google Patents

Abstract

本文公开了一种准循环LDPC编码处理方法和装置。所述准循环LDPC编码处理方法包括：根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的处理策略；依据所述处理策略，基于基础矩阵和提升值对所述信息比特序列进行准循环LDPC编码。本文的技术方案能够提高准循环LDPC编码的适应性和灵活性。

Description

一种准循环低密度奇偶校验编码处理方法及装置

本申请是申请号为“201710184762.5”，申请日为“2017年3月24日”，题目为“一种准循环低密度奇偶校验编码处理方法及装置”的中国专利申请的分案申请。

技术领域

本发明涉及通信技术领域，尤其涉及的是一种准循环低密度奇偶校验(LowDensity Parity Check，简称LDPC)编码处理方法及装置。

背景技术

图1是根据相关技术的数字通信系统的结构框图，如图1所示，数字通信系统中，一般包括三个部分：发送端、信道和接收端。发送端可对信息比特序列进行信道编码从而获取编码码字，对编码码字进行交织，并将交织后的比特映射成调制符号，然后可以根据通信信道信息来处理和发送调制符号。在信道中，由于多径、移动等因素导致特定的信道响应，这些都会使数据传输失真，同时由于噪声和干扰也会进一步恶化数据传输。接收端接收通过信道后的调制符号数据，此时的调制符号数据已经失真，需要进行特定处理才能恢复原始信息序列。

根据发送端对信息序列的编码方法，接收端可以对接收数据进行相应处理从而可靠地恢复原始信息比特序列。所述的编码方法必须是收发两端都是可见的。一般地，所述编码处理方法是基于前向纠错(Forward Error Correction，简称FEC)编码，其中，前向纠错编码在信息序列中添加一些冗余信息。接收端可以利用该冗余信息来可靠地恢复原始信息序列。

在发送端，需要对待传输的传输块进行码块分割获得多份小传输块，然后对多份小传输块分别进行FEC编码，所述待传输的传输块具有一定传输块长度(Transport BlockSize，简称TBS)和编码码率，FEC编码码率一般定义为进入编码器的原始信息比特序列的比特数目与实际传输比特序列(或速率匹配输出序列)的比特数目的比值。在长期演进(LongTerm Evolution,简称LTE)通信系统中，传输块大小比较灵活，从而可以满足LTE通信系统的各种传输数据包大小需求；以及LTE通信系统采用调制编码方案(Modulation andCoding Scheme，简称MCS)索引来指示调制阶数和编码码率R的不同组合；通过一些控制信息，如下行控制信息(Downlink Control Information，DCI)或者信道质量指示(ChannelQuality Indication，CQI)等确定TBS索引，以及根据资源块(Resource Block，RB)数目和TBS索引来共同确定实际信息比特序列的大小。信道类型中可以包括数据信道和控制信道，数据信道一般承载的是用户设备(User Equipment，简称UE)的数据，控制信道承载控制信息，包括MCS索引号、信道信息、DCI、CQI等控制信息。带宽大小一般是指系统分配给数据传输所占用的频谱宽度，LTE系统中分为20M、10M、5M等带宽。数据传输方向包括上行数据和下行数据，所述上行数据一般是指用户设备向基站传输数据，下行数据是指基站向用户设备传输数据。

一些常见的FEC编码包括：卷积码、Turbo码和低密度奇偶校验(Low DensityParity Check，简称LDPC)码。FEC编码过程中，对比特数目为k的信息序列进行FEC编码获得n比特的FEC编码码字(冗余比特为n-k)。LDPC码是一种可以用非常稀疏的奇偶校验矩阵或者二分图定义的线性分组码，正是利用它的校验矩阵的稀疏性，才能实现低复杂度的编码和译码，从而使得LDPC走向实用化。经过各种实践和理论证明，LDPC码是在加性高斯白噪声(Additive White Gaussian Noise，简称AWGN)信道下性能最为优良的信道编码，性能非常靠近香农极限。

在IEEE802.11ac、IEEE802.11ad、IEEE802.11aj、IEEE802.16e、IEEE802.11n、微波通信以及光纤通信等中，LDPC码都获得大量应用。LDPC码的奇偶校验矩阵中，每一行都是一个奇偶校验码，每一行中如果某一索引位置元素值等于1则说明该比特参与到该奇偶校验码，如果等于0，则说明该位置比特不参与该奇偶校验码。由于准循环LDPC编码(quasi-cyclic LDPC)描述非常简单，以及译码器结构简单，所以其在多种通信标准中获得应用。准循环LDPC编码也可以称为结构化LDPC编码，其奇偶校验矩阵H为mb×Z行和nb×Z列的矩阵，它是由mb×nb个子矩阵构成，每个子矩阵都是大小为Z×Z的基本置换矩阵的不同幂次，所述基本置换矩阵是单位的右循环移位(或左循环移位1)1位获得矩阵；也可以认为每个子矩阵是大小为Z×Z单位阵的右循环移位(或左循环移位)若干位所获得的子矩阵。此时，只要知道循环移位值以及子矩阵大小就可以确定一个准循环LDPC码，对应每个子矩阵的所有移位值构成一个mb×nb矩阵，所述mb×nb矩阵可以称为基础矩阵或者基础校验矩阵或者原模图(base protograph，或base graph)，所述子矩阵大小可以称为扩展因子或者提升值(lift size)或者子矩阵大小，在此描述为提升值。由于所述准循环LDPC码的构造非常紧凑和结构简单，而且非常有利于译码器实现，所以所述准循环LDPC码也称为结构化LDPC码。依照准循环LDPC码定义，准循环LDPC码的奇偶校验矩阵有如下的形式：

如果hb_ij＝＝-1，则

是大小为Z×Z的全零方阵，如果hb_ij≠-1，则

等于基本置换矩阵P的hb_ij次幂；为了从数学上更容易描述单位阵的循环移位，以上所述的准循环LDPC码基础矩阵中，在这里定义一个大小Z×Z的基本置换矩阵P，对单位阵的循环移位即对基本置换矩阵P进行相应大小的幂次，所述的基本置换矩阵P如下所示：

通过这样的幂次hb_ij就可以唯一标识每一个分块矩阵，如果某一分块矩阵为全零方阵，基础矩阵中一般用-1来表示或者空值表示；而如果是单位阵的循环移位s获得，则等于s，所以所有hb_ij可以构成一个基础矩阵Hb，进而LDPC码的基础矩阵(或者基础校验矩阵)Hb可以表示如下：

所以，准循环LDPC码完全可以由基础矩阵Hb和提升值Z唯一确定，因而准循环LDPC码的基础矩阵Hb中包括2种元素：指示全零方阵的元素和用于指示单位阵循环移位的移位大小的元素，所述用于指示全零方阵的元素是一般用-1来表示或者空值表示，所述用于指示单位阵循环移位的移位大小的元素采用0至(Z-1)的一个整数表示。基础矩阵Hb中，任意行中如果存在q个非-1元素(用于指示单位阵循环移位的移位大小的元素)，则认为所述行的行重为q，同理，也可以定义列重为基础矩阵Hb中任意列中的所有非-1元素(用于指示单位阵循环移位的移位大小的元素)的数目。基础矩阵包括多个参数：mb、nb和kb，其中，mb是基础矩阵行数(等于基础矩阵的校验列数)，nb基础矩阵总列数，而kb＝nb-mb是基础矩阵的系统列数。

例如，基础矩阵Hb(2行4列)如下而且提升值z等于4：

则奇偶校验矩阵为：

由于准循环LDPC码字是系统码，即码字中的系统比特与编码前的信息比特相等，所以在准循环LDPC编码中只要计算出校验比特即可。依据以上的奇偶校验矩阵即可进行准循环LDPC编码。例如奇偶校验矩阵H可以描述为2部分：H＝[Hs；Hp]，其中Hs对应系统比特矩阵，Hp对应校验比特矩阵，根据LDPC编码原理，对于准循环LDPC码字C(包括系统比特Cs，校验比特Cp)，满足条件H×C＝0，即[Hs；Hp]×[Cs；Cp]＝0；从而可以推导出Hs×Cs＝Hp×Cp，于是Cp＝(Hp)^-1×Hs×Cs，其中，公式中的‘×’是二进制矩阵乘法计算，(x)^-1是二进制矩阵求逆计算；于是就可以计算出准循环LDPC码字的校验比特Cp，从而获得准循环LDPC码字C＝[Cs；Cp]。

以上所述的准循环LDPC码中，基础矩阵中每个元素位置只有1个移位值或者-1值，可以将其称为准循环LDPC编码的边数等于1，即基础矩阵中对应非-1元素位置只有1个移位值；而对于准循环LDPC编码中还有对应边数大于1的基础矩阵，即基础矩阵中的非-1元素位置包含多个移位值，即对应于奇偶校验矩阵来说，子矩阵由多个单位阵的循环移位叠加在一起构成，此时可以称为准循环LDPC编码的边数大于1，例如，基础矩阵Hb(2行4列)如下而且提升值z等于4，由于基础矩阵中非-1元素位置最多包含2个移位值，所以所述示例基础矩阵的边数等于2，基础矩阵的边数等于基础矩阵中非-1元素位置中移位值的最大数目：

则奇偶校验矩阵为：

在进行LDPC编码过程中，对待传输的原始信息数据(即信息比特序列)经过编码处理，其中处理过程可以包括：首先，需要对信息比特序列进行填充(padding)哑元比特(所述哑元比特收发端已知，不需要传输)，使得填充后的比特序列长度达到LDPC编码的系统比特长度，如果信息比特序列的长度等于系统比特长度则无需填充；其次，对填充后的信息比特序列进行准循环LDPC编码，获得LDPC编码输出序列；然后，对所述LDPC编码输出序列进行比特选择，获得速率匹配输出序列，所述信息比特序列的长度与所述速率匹配输出序列的长度的比值就是所述速率匹配输出序列的码率；最后，发送所述速率匹配输出序列。对于接收端来说，则需要执行的译码过程如下：首先，接收完发送端发送的数据，一般是对数似然比(Log Likelihood Ratio，LLR)序列(或者，可以描述为软序列或者软比特信息序列)；其次，对接收到的对数似然比序列进行解比特选择(或者解速率匹配)，并将对应发送端所填充的哑元比特位置的数据赋值为较大数值(如无穷大)，从而获得和发送端的LDPC编码输出序列一样长的待译码对数似然比序列；然后，对所述待译码对数似然比序列进行LDPC译码，获得LDPC译码输出序列；最后，从LDPC译码输出序列中去除填充的哑元比特，即可获得所要接收的原始数据(或者发送端发送的信息比特序列)。

在LDPC编码和译码中，为了保证得到性能优异、吞吐量高、灵活性高和复杂度低等特性，与设计的LDPC码奇偶校验矩阵是息息相关的。反之，如果设计LDPC奇偶校验矩阵不好，将使得其性能下降，同时也可能会使得复杂度和灵活性受到影响。

虽然准循环LDPC码已经在多种通信标准中获得应用，但是经过分析可以发现，各种标准的码率和码长都是比较有限的，即灵活性比较差，以及比较难兼容各种应用场景，以及译码设计在不同条件下的译码算法不同带来的复杂度不一定较优。例如，在IEEE802.11ad标准中，只有1种码长(672)和4种码率(1/2、5/8、3/4、13/16)；在IEEE802.11n标准中，只有3种码长(648、1296、1944)和4种码率(1/2、2/3、3/4、5/6)。可以发现，由于准循环LDPC是由部分基础矩阵来定义的，所以，这些使用中的准循环LDPC码的缺点都是灵活性不足，所述的灵活性是指编码码率和编码码长灵活变化。在新无线接入技术(new RadioAccess Technology，简称new RAT)系统中，需要信道编码方案支持灵活码率码长，即支持信息长度起码达到和LTE系统一样甚至更低的颗粒度，以及码率可以灵活变化。例如，newRAT系统中包括如下应用场景：增强移动宽带(enhanced Mobile Broadband，简称eMBB)场景、超可靠低时延通信(Ultra-Reliable and Low Latency Communications，简称URLLC)场景或者大规模物联网(massive Machine Type Communications，简称mMTC)场景中。其中eMBB场景中下行最大吞吐量可以达到20Gbps，上行数据最大吞吐量可以达到10Gbps；以及在URLLC中，可以支持可靠性最低达到10e-5的BLER(Block Error Rate)以及上下行达到最短时延达到0.5毫秒；以及mMTC能使设备电池可以使用多年不断电。

但是，LDPC码对于各个应用场景的适应性存在问题，例如高吞吐量场景和低吞吐量场景，大覆盖要求和小覆盖要求，以及不同工作模式的要求。针对相关技术中LDPC码适应性问题，目前还没有有效的解决方案。

发明内容

本发明所要解决的技术问题是提供一种准循环LDPC编码处理方法及装置，能够提高准循环LDPC编码的适应性和灵活性。

本发明实施例提供一种准循环LDPC编码处理方法，包括：

根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的处理策略；

依据所述处理策略，基于基础矩阵和提升值对所述信息比特序列进行准循环LDPC编码及速率匹配输出。

本发明实施例还提供一种准循环LDPC编码处理装置，包括：

处理模块，用于根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的处理策略；以及，依据所述处理策略，基于基础矩阵和提升值对所述信息比特序列进行准循环LDPC编码及速率匹配输出；

存储模块，用于存储所述基础矩阵和所述提升值。

与现有技术相比，本发明实施例提供的一种准循环LDPC编码处理方法及装置，根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的处理策略；依据所述处理策略，基于基础矩阵和提升值对所述信息比特序列进行准循环LDPC编码及速率匹配输出，本发明实施例的技术方案能够提高准循环LDPC编码的适应性和灵活性。

附图说明

图1是根据相关技术的数字通信系统的结构框图；

图2是根据本发明实施例1的一种准循环LDPC编码处理方法的流程图；

图3是本发明实施例1中基础矩阵示例1示意图；

图4是本发明实施例1中基础矩阵中的核心矩阵校验块B示例1示意图；

图5是本发明实施例1中基础矩阵示例2示意图；

图6是本发明实施例1中基础矩阵示例3示意图；

图7是本发明实施2中基础矩阵示例4示意图；

图8是本发明实施2中基础矩阵示例5示意图；

图9是本发明实施2中基础矩阵示例6示意图；

图10是本发明实施2中基础矩阵示例7示意图；

图11是本发明实施2中基础矩阵示例8示意图；

图12是本发明实施2中基础矩阵示例9示意图；

图13是根据本发明实施例3的一种准循环LDPC编码处理装置示意图；

图14是根据本发明实施例4的一种用于准循环LDPC编码处理的电子设备示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

本发明实施例中提供的准循环LDPC编码处理方法，可以用于新无线接入技术(NewRadio Access Technology，简称为new RAT)通信系统，也可以用于LTE移动通信系统或者未来第五代移动通信系统或者其他无线有线通信系统。

数据传输方向为基站向移动用户(用户设备UE)发送数据(下行传输业务数据)，或者数据传输方向为移动用户(用户设备UE)向基站发送数据(上行传输业务数据)。

移动用户包括：移动设备、接入终端、用户终端、用户站、用户单元、移动站、远程站、远程终端、用户代理、用户装置、用户设备、或一些其它类似术语的设备。基站包括：接入点(Access Point，简称AP)、节点B(node B)、无线电网络控制器(Radio NetworkController，简称RNC)、演进型Node B(Evolved Node B，简称eNB)、基站控制器(BaseStation Controller，简称BSC)、基站收发台(Base Transceiver Station，简称BTS)、基站(Base Station，BS)、收发机功能体、无线电路由器、无线电收发机、基本服务单元(BasicService Set，简称BSS)、扩展服务单元(Extend Service Set，简称ESS)、无线电基站(Radio Base Station，RBS)，或一些其它相似术语的设备。

实施例1

如图2所示，本发明实施例1提供一种准循环LDPC编码处理方法示例，包括以下步骤：

步骤S210，根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的处理策略；

步骤S220，依据所述处理策略，基于基础矩阵和提升值对所述信息比特序列进行准循环LDPC编码及速率匹配输出。

在本实施例中，信息比特序列是指进入准循环LDPC编码的原始信息比特序列，依据所述信息比特序列的使用情况(例如，应用场景、工作模式、传输方向、用户设备类型等)不同，所述信息比特序列具有不同的数据特征。

在本实施例中，所述信息比特序列的数据特征包括以下至少之一：

所述信息比特序列对应的工作模式、所述信息比特序列对应的应用场景、所述信息比特序列对应的链路方向、用户设备类型、所述信息比特序列的长度信息、所述信息比特序列的调制编码方案(Modulation and Coding Scheme，简称MCS)等级、所述信息比特序列的控制信道单元(Control Channel Element，简称CCE)的聚合等级、所述信息比特序列对应的搜索空间、所述信息比特序列的加扰方式、所述信息比特序列的循环冗余校验(CyclicRedundancy Check，简称CRC)格式、所述信息比特序列的信道类型、所述信息比特序列对应的控制信息格式、所述信息比特序列对应的信道状态信息(Channel State Information，简称CSI)进程、所述信息比特序列的子帧索引号、所述信息比特序列对应的载波频率、所述信息比特序列的发行(release)版本、所述信息比特序列的覆盖范围、对所述信息比特序列进行准循环LDPC编码和比特选择获得的速率匹配输出序列的长度、所述速率匹配输出序列的码率、所述速率匹配输出序列的码率和所述速率匹配输出序列的长度的组合、所述速率匹配输出序列的码率和所述信息比特序列的长度的组合、所述信息比特序列的混合自动重传请求(Hybrid Automatic Repeat Request，简称HARQ)数据传输版本号。

其中，速率匹配输出序列是对准循环LDPC编码得到的LDPC编码序列进行比特选择获得的序列；

在本实施例中，所述处理策略包括确定以下参数的至少一种：

所述确定准循环低密度奇偶校验LDPC编码的处理策略，包括确定以下至少之一：

所述基础矩阵的核心矩阵校验块结构；所述基础矩阵的正交性；所述基础矩阵的特性；所述基础矩阵的最大系统列数；所述准循环LDPC编码的最大系统列数；所述基础矩阵的个数；所述基础矩阵的元素修正方法；所述基础矩阵的边数；所述基础矩阵在最大信息比特序列长度下的最小码率；所述基础矩阵在缩短编码下的最小码率；所述提升值的取值方法；所述提升值的颗粒度取值方法；所述提升值的最大值；对所述信息比特序列进行准循环LDPC编码和比特选择获得的速率匹配输出序列的系统列不传数目；所述速率匹配输出序列的校验列打孔方法；所述速率匹配输出序列的交织方法；所述速率匹配输出序列的比特选择起始比特位置；所述准循环LDPC编码所支持的最大信息长度；所述准循环LDPC编码所支持的信息比特长度取值方法；所述准循环LDPC编码所支持的信息比特长度颗粒度取值方法；所述准循环LDPC编码的缩短编码最大列数；所述准循环LDPC编码的混合自动重传请求HARQ合并方式；所述速率匹配输出序列的比特选择起始位置；所述准循环LDPC编码的HARQ最大传输次数；所述准循环LDPC编码的HARQ传输版本数目。

在一种实施方式中，所述工作模式包括：带内工作模式、带外工作模式、独立工作模式。

在一种实施方式中，所述信息比特序列的应用场景包括：增强移动宽带eMBB场景、超可靠低时延通信URLLC场景、大规模物联网mMTC场景。

在一种实施方式中，所述信息比特序列的链路方向包括：上行数据、下行数据。

在一种实施方式中，所述信息比特序列的长度信息包括：大于正整数值K0的长度信息和小于或等于正整数值K0的长度信息，其中K0是大于128的一个整数。

在一种实施方式中，所述基础矩阵Hb为：

其中，子矩阵A和子矩阵B构成的矩阵[A B]是所述基础矩阵的核心矩阵，所述子矩阵B是核心矩阵校验块；

所述核心矩阵校验块结构从以下至少2种结构类型中进行选择：下三角结构、双对角结构、准双对角结构；

其中，所述下三角结构的矩阵包括以下a)-c)三个特征：a)矩阵中行索引号为i和列索引号为j的元素都等于-1，且j>i；b)矩阵中对角线上的所有元素都是非-1元素；c)矩阵中对角线以下的所有元素中至少存在1个非-1元素；

所述双对角结构的矩阵包括以下a)-b)两个特征：a)矩阵中的首列中包括3个非-1元素，其中首列的首元素和尾元素都是非-1元素；b)矩阵中列索引号为i且行索引号为(i-1)的元素以及列索引号为i且行索引号为i的元素均是非-1元素，i＝1,2,…,(I0-1)，其中I0是所述矩阵的行数；

所述准双对角结构的矩阵包括以下任意一种特征：a)矩阵中行索引号为(mb0-1)和列索引号为0所指示的元素是非-1元素，以及矩阵中右上角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；b)矩阵中行索引号为(mb0-1)和列索引号为(mb0-1)所指示的元素是非-1元素，以及矩阵中左上角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；c)矩阵中行索引号为0和列索引号为0所指示的元素是非-1元素，以及矩阵中右下角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；其中所述mb0是所述矩阵的行数。

在一种实施方式中，所述基础矩阵Hb为：

其中，子矩阵D的列数小于或等于子矩阵A和子矩阵B构成的核心矩阵[A B]的列数，基础矩阵的正交性是所述子矩阵D的正交特性，所述基础矩阵的正交性从以下至少2种类型中进行选择：正交特性、准正交特性、非正交特性；

其中，所述正交特性包括：行索引号集合RowSETi(i＝0,1,…,(I-1))之间无交集，所有所述行索引号集合RowSETi(i＝0,1,…,(I-1))的并集构成所述子矩阵D的所有行索引号，子矩阵D中由行索引号集合RowSETi所指示的所有行构成的子矩阵Di中在任意一个列索引号所指示的所有元素中至多有1个非-1元素，其中所述I是小于所述子矩阵D行数的正整数，所述RowSETi(i＝0,1,…,(I-1))至少包括2个元素；

所述准正交特性包括：2个列索引号集合ColSET0和ColSET1，ColSET0和ColSET1无交集且ColSET0和ColSET1的并集构成所述子矩阵D的所有列索引号，子矩阵D中由列索引号集合ColSET0所指示的所有列构成的子矩阵为D0，子矩阵D中由列索引号集合ColSET1所指示的所有列构成的子矩阵为D1，所述D1具有所述正交特性，而D0不具有所述正交特性；

所述非正交特性包括：所述子矩阵D不具有如上所述的正交特性和准正交特性。

在一种实施方式中，所述基础矩阵的最大系统列数为从2至32中的至少2个整数值中选择。

在一种实施方式中，所述基础矩阵的最大系统列数为从以下至少2个整数值中进行选择：4、6、8、10、16、24、30、32。

在一种实施方式中，所述基础矩阵的个数为从以下至少2个整数值中进行选择：1、2、3、4。

在一种实施方式中，所述基础矩阵的元素修正方法从以下至少2种方法中进行选择：按比例向下取整方法、混合求余方法、调整并按比例向下取整方法、二进制比特序列取数方法、对2的正整数次幂求余方法、修正并对2的正整数次幂求余方法、求余方法、对确定整数值求余方法、元素修正并求余方法、对素数求余方法、元素修正并向下取整方法、与行列索引号相关对素数求余方法；具体地：

方法1(按比例向下取整方法)：

存在一个或多个最大提升值Zmax的基础矩阵，所有小于Zmax的提升值Z所对应的基础矩阵非-1元素值根据最大提升值Zmax的基础矩阵采用按比例向下取整操作获得，比如，按以下计算公式(1-1)计算获得所述基础矩阵的元素P_i,j：

方法2(混合求余方法)：

按以下计算公式(1-2)计算获得所述基础矩阵的元素P_i,j：

方法3(调整并按比例向下取整方法)：

按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法4(二进制比特序列取数方法)：

按以下处理方式获得所述基础矩阵的元素P_i,j：

基础矩阵的每个非-1元素位置有L比特的比特序列，所有提升值构成H组提升值集合，如果Z属于第k组提升值集合，则对于第k组提升值集合的基础矩阵对应非-1位置的元素值为：从对应所述非-1元素位置的L比特的比特序列中选取左起的k比特以及第2k比特和第2k-1比特构成(k+2)比特的比特序列，所述(k+2)比特的比特序列对应的数值即为对应提升值Z的基础矩阵中相应非-1元素位置的元素值；

方法5(对2的正整数次幂求余方法)：

比如，按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法6(修正并对2的正整数次幂求余方法)：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法7(求余方法)：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法8(对确定整数值求余方法)：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法9(元素修正并求余方法)：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法10(对素数求余方法)：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

P_i,j＝V_i,j mod z_prime

方法11(元素修正并向下取整方法)：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法12(与行列索引号相关对素数求余方法)：

依据基础矩阵的行索引号i、列索引号j和提升值Z计算获得修正后的基础矩阵的元素值，比如，按以下计算公式(1-12)计算获得所述基础矩阵的元素P_i,j：

其中，所述z_prime是小于或等于提升值Z的最大素数。

其中，V_i,j是对应于Z_max的基础矩阵的第i行第j列元素值，P_i,j是对应于Z的基础矩阵的第i行第j列元素值，Z是准循环LDPC编码的提升值，Z_max是大于0的整数，Z是小于或等于Z_max的正整数；

所述的t是：

所述的s是使得2^s≤Z成立的最大整数；

所述的w是对应于提升值Z的确定整数值；所述z_prime是小于或等于提升值Z的最大素数。

在一种实施方式中，所述基础矩阵在最大信息比特序列长度下的最小码率为从大于0且小于1的至少2个实数值中选择。

在一种实施方式中，所述基础矩阵在最大信息比特序列长度下的最小码率从以下至少2种码率类型中进行选择：1/12、1/8、1/6、1/5、1/4、1/3、1/2、2/3。

在一种实施方式中，所述基础矩阵在缩短编码下的最小码率为从大于0且小于1的至少2个实数值中选择。

在一种实施方式中，所述基础矩阵在缩短编码下的最小码率从以下至少2种码率类型中进行选择：1/12、1/8、1/6、1/5、1/4、1/3。

在一种实施方式中，所述提升值的取值方法从以下至少2种类型的方法中进行选择：2的正整数次幂与正整数相乘取值方法、连续取值方法、间隔连续增加取值方法、分段取值方法、由信息比特序列长度和基础矩阵系统列数计算并微调整取值方法、2的正整数次幂取值方法。具体地，

方法1：

所述提升值是2的正整数d次幂与正整数c相乘的积；其中，c是正整数集合C中的一个元素，d是非负整数集合D中的一个元素；

方法2：

所述提升值是取自Zmin至Zmax的连续整数；

其中，Zmin和Zmax是大于0的整数，Zmax大于Zmin；

方法3：

大小相邻提升值的差值等于2的整数次幂；

其中，所有的提升值构成集合Zset，所述集合Zset包括多个子集合，子集合内任意大小相邻提升值的差值都等于2的非负整数次幂；

方法4：

所述提升值由所述信息比特序列的长度和所述基础矩阵系统列数确定；

方法5：

所述提升值由所述信息比特序列的长度、所述基础矩阵系统列数和整数集合W确定；

方法6：

所述提升值等于2的正整数次幂。

在一种实施方式中，所述提升值的取值方法1中，所述集合C和集合D为包括以下集合对之一：C＝{4,5,6,7}和D＝{1,2,3,4,5,6,7}；C＝{4,5,6,7}和D＝{0,1,2,3,4,5,6,7}；C＝{3,4,5,6,7,8}和D＝{0,1,2,3,4,5,6}；C＝{4,5,6,7}和D＝{0,1,2,3,4,5,6,7}；C＝{16,20,24,28}和D＝{0,1,2,3,4,5}；C＝{16,20,24,28}和D＝{0,1,2,3,4}；C＝{1,2,3,4,5,6,7}和D＝{1,2,3,4,5,6,7}；C＝{1,2,3,4,5,6,7}和D＝{0,1,2,3,4,5,6,7}；

在一种实施方式中，所述提升值的取值方法3中，所述集合Zset包括以下集合之一：{{1:1:8},{9:1:16},{18:2:32},{36:4:64},{72:8:128},{144:16:256}}、{{1:1:8},{9:1:16},{18:2:32},{36:4:64},{72:8:128},{144:16:256},{288:32:320}}、{{1:1:8},{9:1:16},{18:2:32},{36:4:64},{72:8:128},{144:16:256},{288:32:512}}、{{1:1:8},{10:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256}}、{{1:1:8},{10:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256},{320:64:512}}、{{2:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256}}、{{2:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256},{320:64:512}}；

其中，集合{a:b:c}中，a是所述集合中的第一个元素，c是所述集合中的最后一个元素，b是所述集合中相邻两个元素之间的间隔值；

在一种实施方式中，所述提升值的取值方法4中，提升值Z是：

其中，K是所述信息比特序列的长度，kb是所述基础矩阵系统列数；

在一种实施方式中，所述提升值的取值方法5中，提升值Z是：Z＝Z_orig+W(Z_orig)；

其中，

K是所述信息比特序列的长度，kb是所述基础矩阵系统列数，W(Z_orig)是整数集合W中对应于所述Z_orig的一个元素值；

在一种实施方式中，所述提升值的取值方法6中，提升值取值为以下集合之一：{2,4,8,16,32,64,128,256,512}、{2,4,8,16,32,64,128,256}、{2,4,8,16,32,64,128}、{2,4,8,16,32,64}、{2,4,8,16,32}。

在一种实施方式中，所述提升值的颗粒度为所有提升值中任意2个大小相邻提升值之间的差值，所述提升值的颗粒度的取值方法为从以下至少2种方法类型中进行选择：2的非负整数次幂的取值方法；固定正整数的取值方法；第一正整数集合乘以第二正整数的取值方法。

在一种实施方式中，当所述提升值的颗粒度的取值方法采用所述2的非负整数次幂的取值方法时，所述提升值的颗粒度取值的集合包括以下之一：{1,2,4,8,16}、{1,2,4,8,16,32}、{1,2,4,8,16,32,64}、{1,2,4,8,16,32,64,128}；

当所述提升值的颗粒度的取值方法采用所述固定正整数的取值方法时，所述固定正整数是小于或等于128的正整数。

在一种实施方式中，所述提升值的最大值为从4至1024中的至少2个整数值中选择。

在一种实施方式中，所述提升值的最大值为从以下至少2个整数值中选择：16、32、64、128、256、320、384、512、768、1024。

在一种实施方式中，所述准循环LDPC编码所支持的最大信息长度为从128至8192中的至少2个整数值中选择。

在一种实施方式中，所述准循环LDPC编码所支持的最大信息长度为从以下至少2个整数值中选择：256、512、768、1024、2048、4096、6144、7680、8192。

在一种实施方式中，所述准循环LDPC编码所支持的信息比特长度颗粒度为所有支持信息比特长度中任意2个大小相邻长度之间的差值，所述信息比特长度颗粒度取值方法为从2至256中的至少2个整数值中选择。

在一种实施方式中，所述准循环LDPC编码所支持的信息比特长度颗粒度取值方法为从以下至少2个整数值中选择：2、4、8、16、32、64、128、256。

在一种实施方式中，所述准循环LDPC编码的缩短编码的最大列数为

其中，ΔK是准循环LDPC编码中所填充的最大比特数目，Z是提升值，所述缩短编码的最大列数为从1至24中的至少2个整数值中选择。

在一种实施方式中，所述准循环LDPC编码的缩短编码的最大列数从以下至少2个整数值中选择：0、1、2、3、4、5、6、8、12、16、24。

在一种实施方式中，所述速率匹配输出序列的系统列不传数目为从以下至少2个整数值中选择：0、1、2、3。

在一种实施方式中，所述准循环LDPC编码的HARQ合并方式从以下至少2种类型中进行选择：软合并方式、增量冗余合并方式、软合并与增量冗余合并混合方式。

在一种实施方式中，所述准循环LDPC编码的HARQ最大传输次数为从以下至少2个整数值中选择：1、2、3、4、5、6。

在一种实施方式中，所述HARQ传输版本数目为从1至64中的至少2个整数值中选择。

在一种实施方式中，所述HARQ传输版本数目为从以下至少2个整数值中选择：2、4、6、8、12、16、24、32。

在一种实施方式中，所述基础矩阵从Y个基础矩阵中选择一个，Y是大于1的整数；

其中，所述Y个基础矩阵至少包括以下特征之一：

所述Y个基础矩阵中存在模板矩阵相同的至少2个基础矩阵；

所述Y个基础矩阵中存在模板矩阵准相同的至少2个基础矩阵；

所述Y个基础矩阵中存在矩阵元素准相同的至少2个基础矩阵；

所述Y个基础矩阵中存在模板矩阵嵌套的至少2个基础矩阵；

所述Y个基础矩阵中存在模板矩阵子集相等的至少2个基础矩阵；

所述Y个基础矩阵中存在基础矩阵子集相等的至少2个基础矩阵；

其中，所述模板矩阵是将基础矩阵中的非-1元素位置赋值为“1”以及-1元素位置赋值为“0”所获得的矩阵；

所述模板矩阵准相同是指：2个模板矩阵有a个元素不同，所述a是大于0且小于或等于10的整数；

所述矩阵元素准相同是指：2个基础矩阵中有b个元素不同，所述b是大于0且小于或等于10的整数；

所述模板矩阵嵌套的2个基础矩阵中，小基础矩阵的模板矩阵是大基础矩阵的模板矩阵的一个子矩阵；

所述模板矩阵子集相等是指：基础矩阵1的模板矩阵中存在一个子矩阵等于基础矩阵2的模板矩阵中的一个子矩阵；

所述基础矩阵子集相等是指：基础矩阵1中存在一个子矩阵等于基础矩阵2中的一个子矩阵。

下面对基础矩阵和提升值进行一些说明：

准循环LDPC编码的基础矩阵，所述基础矩阵中的元素包括2种类型：1)指示全零方阵的元素，一般采用-1表示或者空值表示，在此采用-1表示；2)用于指示单位阵循环移位的移位大小的元素，其值为0到Z-1的整数值，其中Z是所述准循环LDPC编码的提升值。所述准循环LDPC编码的基础矩阵为如下形式：

其中，子矩阵A和子矩阵B构成的矩阵[A B]是准循环LDPC编码基础矩阵的核心矩阵(core矩阵或者kernel矩阵)，而子矩阵A是核心矩阵系统块，子矩阵B是核心矩阵校验块；子矩阵C、子矩阵D和子矩阵E是为了获得更低码率对核心矩阵进行扩展的3个子矩阵。

在如图3所示的基础矩阵示例中，子矩阵A如401，子矩阵B如402，子矩阵C如403，子矩阵D如404，子矩阵E如405。所述的基础矩阵的核心矩阵校验块结构(B)可以从以下至少2种结构中进行选择：下三角结构、双对角结构、准双对角结构。

所述下三角结构是指：矩阵中包括3个特性：1)矩阵中行索引号为i和列索引号为j的元素都等于-1(指示全零方阵的元素)，且列索引号j大于行索引号i；2)矩阵中对角线上的所有元素都是非-1元素；3)矩阵中对角线以下的所有元素中至少存在1个非-1元素。如图4(a)所示的矩阵示例为下三角结构。

所述双对角结构是指：矩阵中包括2个特性：1)矩阵中的首列中包括3个非-1元素，其中首列的首元素和尾元素都是非-1元素；2)矩阵中列索引号为i以及行索引号为(i-1)和行索引号为i所指示的2个元素都是非-1元素，i＝0,1,2,…,(I0-1)，其中I0是所述矩阵的行数。如图4(b)所示的矩阵示例为双对角结构。

所述准双对角结构包括以下之一：1)矩阵中行索引号为(mb0-1)和列索引号为0所指示的元素是非-1元素，以及矩阵中右上角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；在如图4(c)所示的mb0×mb0＝5×5的矩阵结构示例中，右上角的4×4子矩阵是双对角结构，第4行第0列元素为非-1元素；2)矩阵中行索引号为(mb0-1)和列索引号为(mb0-1)所指示的元素是非-1元素，以及矩阵中左上角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；在如图4(d)所示的mb0×mb0＝5×5的矩阵结构示例，左上角的4×4子矩阵是双对角结构，第4行第4列元素为非-1元素；3)矩阵中行索引号为0和列索引号为0所指示的元素是非-1元素，以及矩阵中右下角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；在如图4(e)所示的mb0×mb0＝5×5的矩阵结构示例，右下角的4×4子矩阵是双对角结构，第0行第0列元素为非-1元素；其中所述mb0是所述矩阵的行数。

所述基础矩阵的正交性是指，以上所述的准循环LDPC编码的基础矩阵中子矩阵D的正交性。所述基础矩阵的正交性可以从以下至少2种中进行选择：正交特性、准正交特性、非正交特性、准非正交特性等。

其中，所述正交特性是指：行索引号集合RowSETi(i＝0,1,…,(I-1))之间无交集，所有行索引号集合RowSETi(i＝0,1,…,(I-1))的并集构成子矩阵D的所有行索引号，子矩阵D中由行索引号集合RowSETi所指示的所有行构成的子矩阵Di中在任意一个列索引号所指示的所有元素中至多有1个非-1元素(用于指示单位阵循环移位的移位大小的元素)，其中所述I是小于所述子矩阵D行数的正整数。所述行索引号集合RowSETi中的所有元素是连续的正整数，i＝0,1,…,(I-1)。

在如图5所示的基础矩阵示例中，子矩阵D如图5中的601，子矩阵D中有4个行索引号集合：RowSET0＝{0,1,2}，RowSET1＝{3,4}，RowSET2＝{5,6,7,8}，RowSET3＝{9,10,11,12}，可以看出子矩阵D(601)中由行索引号集合RowSET0所指示的所有行构成的子矩阵602(3行20列)中在任意一个列索引号所指示的所有元素(3个元素)中至多有1个非-1元素(用于指示单位阵循环移位的移位大小的元素)；同理，可以看出子矩阵D(601)中由行索引号集合RowSET1所指示的所有行构成的子矩阵603(2行20列)中在任意一个列索引号所指示的所有元素(2个元素)中至多有1个非-1元素(用于指示单位阵循环移位的移位大小的元素)，以及子矩阵604和605也具有相同的特性，所述子矩阵D具有正交特性，同时可以认为图5所示图例的基础矩阵具有正交特性，以及其他具有所述相同正交特性的基础矩阵也是属于所述正交特性范畴。

其中，所述准正交特性是指：2个列索引号集合ColSET0和ColSET1，ColSET0和ColSET1无交集且ColSET0和ColSET1的并集构成所述子矩阵D的所有列索引号，子矩阵D中由列索引号集合ColSET0所指示的所有列构成的子矩阵为D0，子矩阵D中由列索引号集合ColSET1所指示的所有列构成的子矩阵为D1，所述D1具有如上所述的正交特性，而D0不具有所述的正交特性。

在如图6所示的基础矩阵示例中，子矩阵D(13行20列)如图中的701，ColSET0＝{0,1}，ColSET1＝{2,3,4,…,19}，子矩阵D中由列索引号集合ColSET0所指示的所有列构成的子矩阵为D0如图6中的702，子矩阵D中由列索引号集合ColSET1所指示的所有列构成的子矩阵为D1如图6中的703，可以发现子矩阵D1具有如上所述的正交特性，而子矩阵D0不具有正交特性。以及其他具有所述相同准正交特性的基础矩阵也是属于所述准正交特性范畴。在进行速率匹配过程中，比特选择所获得的速率匹配输出序列不包含F×Z比特的系统比特，所述F×Z比特的系统比特对应于基础矩阵的列索引号为ColSET2，所述ColSET2是所述ColSET0的子集。在图6所示的基础矩阵示例中，所述ColSET2＝{0,1}，即F＝2，在速率匹配输出序列中不包含准循环LDPC母码码字的最前F×Z＝2×Z比特的系统比特。

其中，所述非正交特性是指：子矩阵D不具有如上所述的正交特性和准正交特性，比如，图7所示的基础矩阵示例的子矩阵D(801)。

其中，所述准非正交特性是指：子矩阵D不具有如上所述的正交特性和准正交特性，并且所述子矩阵D满足：矩阵中任意列上的2个相邻非-1元素值分别除以正整数P获得的余数相等，正整数P是大于1的整数。如图8所示的基础矩阵示例，子矩阵D为901，子矩阵D任意列上2个相邻非-1元素值分别除以正整数P＝2获得的余数相等，即相邻的2个相邻非-1元素值都等于偶数或者都等于奇数，如图8中圈起来的2个或多个相邻非-1元素。有益效果在于：使得准循环LDPC译码器设计更为简单，消除在行并行译码或者块并行译码中的行和行之间的地址冲突问题，可以较大幅度的提高译码吞吐量。

其中，所述基础矩阵的特性可以描述为：所述准循环LDPC编码的基础矩阵也可以描述为如下形式：[Hb0 Hb1]，其中子矩阵Hb0的列数等于基础矩阵的核心矩阵的列数，而且子矩阵Hb0的行数等于所述基础矩阵的行数。所述基础矩阵特性是指所述子矩阵Hb0的特性，所述子矩阵Hb0包括：2个行索引号集合RowX和RowY，RowX和RowY没有交集且RowX和RowY的并集构成所述子矩阵Hb0的所有行索引号所构成的集合；2个列索引号集合ColX和ColY，ColX和ColY没有交集且ColX和ColY的并集构成所述子矩阵Hb0的所有列索引号所构成的集合。

所述基础矩阵特性包括以下至少2种：1)列分块准同余特性：所述子矩阵Hb0中由行索引号集合RowX所指示的所有行构成的子矩阵中任意列上的相邻2个非-1元素除以正整数P0所获得的余数相等，所述子矩阵Hb0中由行索引号集合RowY所指示的所有行构成的子矩阵中任意列上的相邻2个非-1元素除以正整数P0所获得的余数不相等，正整数P0是大于1的整数；2)行分块准同余特性：所述子矩阵Hb0中由列索引号集合ColX所指示的所有列构成的子矩阵中任意列上的相邻2个非-1元素除以正整数P1所获得的余数相等，所述子矩阵Hb0中由列索引号集合ColY所指示的所有列构成的子矩阵中任意列上的相邻2个非-1元素除以正整数P1所获得的余数相等，正整数P0是大于1的整数。

所述基础矩阵的个数是指：在准循环LDPC编码过程中所使用的基础矩阵个数，在此认为如果基础矩阵的模板矩阵不同则认为是不同的基础矩阵，所述的模板矩阵是指准循环LDPC编码的基础矩阵中非-1元素位置赋值为“1”而-1元素位置赋值为“0”所获得的矩阵；以及，准循环LDPC编码所使用的母基础矩阵的行数或列数不同则也认为是不同的基础矩阵。所述基础矩阵的个数可以从以下至少2种中进行选择：2个、3个、4个、5个、6个。

所述的提升值的取值方法(pattern)是指：不同的提升值取值范围。所述提升值的取值pattern包括以下至少2种：

提升值的取值pattern方式1为：2的正整数次幂与正整数相乘取值方法，如提升值Z＝c×2^d，其中，c是集合C中的一个元素，d取自集合D中的一个元素。如，集合C为{4,5,6,7}，集合D为{0,1,2,3,4,5,6,7}，则提升值集合为：{4,5,6,7,8,10,12,14,16,20,24,28,32,40,48,56,64,80,96,112,128,160,192,224,256,320,384,448,512,640,768,896}；集合C为{4,5,6,7}，集合D为{1,2,3,4,5,6,7}；集合C为{4,5,6,7}，集合D为{1,2,3,4,5,6,7}；集合C为{3,4,5,6,7,8}，集合D为{0,1,2,3,4,5,6}；

提升值的取值pattern方式2为：连续取值方法，{1,2,3,4,5,…,Zmax}或{2,3,4,5,…,Zmax}，其中Zmax是大于或等于128的整数；

提升值的取值pattern方式3为：间隔连续增加取值方法，所述连续增加值的取值为2的正整数次幂，例如，{1:1:8,9:1:16,18:2:32,36:4:64,72:8:128,144:16:256,288:32:Zmax}，其中Zmax是大于或等于128的整数，其中，表达式x0:g:x1是指从整数x0开始以间隔为正整数g取出不大于整数x1的整数，如果x0大于x1则该表达式为空；以及，{2:1:8,10:2:16,20:4:32,40:8:64,80:16:128,160:32:256,320:64:Zmax}，其中Zmax是大于或等于128的整数；以及，{2:2:8,12:4:32,40:8:64,80:16:128,160:32:256}。

提升值的取值pattern方式4为：分段取值方法，包括以下提升值集合的至少1个：{8,16,24}；{32,48,64,96}；{128,192,256}；{8,16,24}；{32,48,64,96}；

提升值的取值pattern方式5为：由信息比特序列长度和基础矩阵系统列数计算并微调整取值方法，如通过信息比特序列长度K和基础矩阵系统列数kb确定，其中，kb是准循环LDPC编码的基础矩阵的系统列数(等于基础矩阵的总列数nb减去总行数mb)；提升值获取包括以下方式之一：1)

实际编码提升值为Z＝Z_orig+ΔZ，ΔZ值依据不同Z_orig值获得；2)实际编码提升值为

提升值的取值pattern方式6为：2的正整数次幂取值方法，{2 4 8 16 32 64 128256 512}。

提升值的取值pattern方式7为：{256,192,144,108,81,61,46,35,27,21}或者{256,156,96,64,40,25,16,10,6}。

提升值的取值pattern方式8为：满足a×2^j，a＝{16,20,24,28}，j＝0,1,2,...,J,如果a＝＝16则J＝5，否则J＝4，即提升值为集合{16,20,24,28,32,40,48,56,64,80,96,112,128,160,192,224,256,320,384,448,512}。

所述提升值的颗粒度pattern是指所述准循环LDPC编码预设保存的提升值集合中所有的任意2个大小相邻提升值之间的间隔。所述提升值的颗粒度pattern可以从以下至少2种中进行选择：1)间隔为2的非负整数次幂的取值方法，如提升值集合为{2:2:8,12:4:32,40:8:64,80:16:128,160:32:256}，即提升值的颗粒度pattern集合为{2,4,8,16,32}；2)间隔为一个正整数的取值方法，如提升值集合为{2:2:256}，即提升值的颗粒度pattern为{2}；3)间隔为第一正整数集合的第二正整数倍取值方法，所述第一正整数集合为G0，所有所述第二正整数构成集合G1；例如，集合G0为2的非负整数次幂，G0例子为{1,2,4}，集合G0为{1,4}，则提升值的颗粒度pattern集合为{1,2,4,8,16}，提升值集合例子为{1:1:16,18:2:32,36:4:64,72:8:128,144:16:256}；另外的例子，G0例子为{1,2,3}，集合G1为{1,4}，则提升值的颗粒度pattern集合为{1,2,3,4,8,16}。

所述提升值的最大值可以从以下至少2种中进行选择：16、32、64、128、256、384、512、768和1024。

所述基础矩阵的最大系统列数等于准循环LDPC编码的基础矩阵的总列数与总行数的差值，即kb＝nb-mb，kb是基础矩阵的最大系统列数，nb是基础矩阵的总列数，mb是基础矩阵的总行数。所述基础矩阵的最大系统列数kb可以从以下至少2种中进行选择：1)kb＝8；2)kb＝10；3)kb＝16；4)kb＝24；5)kb＝30；6)kb＝32。

所述准循环LDPC编码的最大系统列数等于实际用于准循环LDPC编码的最大基础矩阵系统列数，例如，原有基础矩阵的最大系统列数为kb，而实际用于准循环LDPC编码的基础矩阵的系统列数小于或等于kb，即实际用于准循环LDPC编码的基础矩阵由原有基础矩阵的部分或全部系统列以及部分或全部校验列构成。所述准循环LDPC编码的最大系统列数为从2至32中的至少2个整数值中选择；优选地，所述准循环LDPC编码的最大系统列数可以从以下至少2种中进行选择：1)3；2)4；3)5；4)6；5)7；6)8。

所述准循环LDPC编码所支持的信息比特长度pattern是指准循环LDPC编码在进行一定填充哑元比特情况下所能支持的信息比特序列长度，所述准循环LDPC编码所支持的信息比特长度pattern可以从以下至少2种中进行选择：1)以固定比特数目为间隔，如所述信息比特长度pattern为集合{TBS’,TBS’+ΔTBS,TBS’+2×ΔTBS,…,TBSmax}，其中，TBS’等于8、16、24、32或40，TBSmax等于2048、4096、6144或8192，ΔTBS是一个固定正整数；2)以间隔为集合{8,16,32,64}，如所述信息比特长度pattern为集合{{TBS0,TBS0+8,TBS0+2×8,…,TBS0+L1×8},{TBS0+L1×8+16,TBS0+2×16,…,TBS0+L1×8+L2×16},{TBS0+L1×8+L2×16+32,TBS0+L1×8+L2×16+2×32,…,TBS0+L1×8+L2×16+L3×32},{TBS0+L1×8+L2×16+L3×32+64,TBS0+L1×8+L2×16+L3×32+2×64,…,TBS0+L1×8+L2×16+L3×32+L4×64}}，其中，TBS0等于8、16、24、32或40；3.等于2的正整数次幂，所述信息比特长度pattern为集合{2,4,8,16,32,64,128,256,512,1024,2048,4096,8192,16384}。

所述的基础矩阵个数是指准循环LDPC编码过程中需要使用到的基础矩阵个数，所述的基础矩阵个数可以从以下至少2种中进行选择：1)1个基础矩阵；2)2个基础矩阵；3)3个基础矩阵；4)4个基础矩阵。

所述准循环LDPC编码所支持的最大信息长度是指准循环LDPC编码基础矩阵所支持的最大信息比特序列长度，一般等于所述准循环LDPC编码的基础矩阵的最大系统列数乘以最大提升值所获得的整数值，所述准循环LDPC编码所支持的最大信息长度可以从以下至少2种中进行选择：最大信息比特序列长度1：Kmax＝1024；最大信息比特序列长度2：Kmax＝2048；最大信息比特序列长度3：Kmax＝4096；最大信息比特序列长度4：Kmax＝6144；最大信息比特序列长度5：Kmax＝8192；最大信息比特序列长度6：Kmax＝512；最大信息比特序列长度7：Kmax＝12288；最大信息比特序列长度8：Kmax＝768。

所述的基础矩阵在最大信息比特序列长度下的最小码率是指准循环LDPC编码基础矩阵在最大信息比特序列长度下所支持的最小码率，所述基础矩阵在最大信息比特序列长度下的最小码率可以从以下至少2种中进行选择：最小码率1:1/12；最小码率2:1/8；最小码率3:1/6；最小码率4:1/5；最小码率5:1/4；最小码率6:1/3；最小码率7:1/2；最小码率8:2/3。

所述的速率匹配输出序列的系统列不传pattern是指准循环LDPC编码在速率匹配过程中系统比特不传输所对应的系统列数目，所述系统列不传pattern可以从以下至少2种中进行选择：系统列不传pattern 1：0；系统列不传pattern 2：1；系统列不传pattern 3：2；系统列不传pattern 4：3。

所述的准循环LDPC编码的缩短编码pattern是指在准循环LDPC编码过程中填充的哑元比特所占用的至多系统列数目，所述缩短编码pattern可以从以下至少2种中进行选择：缩短编码pattern 1:0；缩短编码pattern 2:1；缩短编码pattern 3:2；缩短编码pattern 4:3；缩短编码pattern 5:4；缩短编码pattern 6:5；缩短编码pattern 7:6；缩短编码pattern 8:8；缩短编码pattern 9:12；缩短编码pattern 9:16。在缩短编码时，所述准循环LDPC编码可以获得更低码率，如基础矩阵大小为mb行nb列，系统列数为kb＝nb–mb，码率为R＝kb/nb，如果进行缩短编码Δkb列，则码率变为R’＝(kb-Δkb)/(nb-Δkb)，即可以获得更低码率实现。

所述的速率匹配输出序列的校验列打孔pattern是指：准循环LDPC编码在速率匹配过程中对核心矩阵生成的校验比特进行按Z(编码提升值)比特为单位进行重新排列，所述重新排列的索引序列就是所述的校验列打孔pattern，所述校验列打孔pattern可以从以下至少2种中进行选择：校验列打孔pattern 1：0到mb’-1的偶数在前和0到mb’-1的奇数在后构成的集合；校验列打孔pattern 2：0到mb’-1的奇数在前和0到mb’-1的偶数在后构成的集合；校验列打孔pattern 3：[0,1,2,…,mb’-1]；校验列打孔pattern 4：[mb’-1,mb’-2,…2,1,0]；其中，mb’是核心矩阵的校验列数目，mb’是大于或等于3的整数。

所述准循环LDPC编码所支持的信息比特长度颗粒度pattern是指：系统确定的任意2个数值相邻的信息传输块大小的间隔大小，所述信息比特序列长度颗粒度pattern可以从以下至少2种中进行选择：信息比特序列长度颗粒度pattern 1:2比特；信息比特序列长度颗粒度pattern 2:4比特；信息比特序列长度颗粒度pattern 3:8比特；信息比特序列长度颗粒度pattern 4:16比特；信息比特序列长度颗粒度pattern 5:32比特；信息比特序列长度颗粒度pattern6:64比特；信息比特序列长度颗粒度pattern 7:128比特；信息比特序列长度颗粒度pattern 8:256比特。所有所述准循环LDPC编码所支持的信息比特长度构成的集合，可以由一个公式描述或者一张数据表格描述。

所述的基础矩阵的边数是指准循环LDPC编码的基础矩阵中所有元素位置的移位值个数的最大值，所述基础矩阵的边数可以从以下至少2种中进行选择：基础矩阵的边数1:1条边；基础矩阵的边数2:2条边；基础矩阵的边数3:3条边。

所述的准循环LDPC编码的HARQ合并方式是指准循环LDPC编码在出现重传数据时采用的数据合并方式，所述HARQ合并方式可以从以下至少2种中进行选择：HARQ合并方式1：chase合并(Chase Combine，简称CC)方式；HARQ合并方式2：增量冗余(IncrementalRedundancy，简称IR)合并方式；HARQ合并方式3：chase合并与增量冗余合并混合方式。

所述的速率匹配输出序列的比特选择起始比特位置是指准循环LDPC编码在出现重传数据时重传数据进行比特选择的起始比特位置，所述速率匹配输出序列的比特选择起始比特位置可以从以下至少2种中进行选择：所述速率匹配输出序列的比特选择起始比特位置1：是上一次传输数据尾比特的下一循环比特位置；所述速率匹配输出序列的比特选择起始比特位置2：与准循环LDPC编码母码码长L、HARQ最大传输次数TXmax、系统列不传数目P和提升值Z有关，如第RV次传输的所述速率匹配输出序列的比特选择起始比特位置为

所述速率匹配输出序列的比特选择起始比特位置3：与准循环LDPC编码母码码长L、HARQ传输版本数目RVnum、系统列不传数目P和提升值Z有关，如第RV次传输的所述速率匹配输出序列的比特选择起始比特位置为

所述的准循环LDPC编码的HARQ最大传输次数是指准循环LDPC编码在数据传输过程中如果出现传输错误时的最大传输次数(包括首传和重传)，所述HARQ最大传输次数可以从以下至少2种中进行选择：HARQ最大传输次数方式1:2次；HARQ最大传输次数方式2:3次；HARQ最大传输次数方式3:4次；HARQ最大传输次数方式4:5次；HARQ最大传输次数方式5:1次。

所述准循环LDPC编码的HARQ传输版本数目是指准循环LDPC编码在数据传输过程中如果数据传输错误提供的传输版本数目，每个传输版本号对应一个传输数据的比特选择起始位置，所述传输版本数目是大于或等于准循环LDPC编码的HARQ最大传输次数的整数，当数据传输错误需要重传时，从所述多个传输版本中选择一个传输版本号以及对应的传输数据的比特选择起始位置进行速率匹配并传输。所述HARQ传输版本数目可以从以下至少2种中进行选择：HARQ传输版本数目1:2；HARQ传输版本数目2:4；HARQ传输版本数目3:6；HARQ传输版本数目4:8；HARQ传输版本数目5:12；HARQ传输版本数目6:16；HARQ传输版本数目7:24；HARQ传输版本数目8:32；HARQ传输版本数目9:48；HARQ传输版本数目10:64。

所述的速率匹配输出序列的交织pattern是指：对准循环LDPC编码之后进行速率匹配获得的速率匹配输出序列进行的交织操作，所述交织pattern可以从以下至少2种中进行选择：1.比特重排，即将速率匹配输出序列的校验比特与系统比特相互进行分散交织，将校验比特分散于系统比特中，如采用一个行进列出的块交织方法，所述块交织方法的深度与以下参数的至少一个有关：提升值Z、基础矩阵总列数、系统列数kb、基础矩阵行数mb、信息长度K、码率R和码长；2.在重传数据的星座调制过程中，对重传数据和上次传输数据的重合部分进行比特重排，以使得重合部分数据在上次传输处于星座调制符号的低可靠性比特在本次重传中处于星座调制符号的高可靠性比特，以弥补由于高阶星座调制带来的软信息幅度起伏；3.循环交织，对速率匹配输出序列进行循环交织W×Z比特，Z是所述准循环LDPC编码所使用的提升值，W是大于0的整数。

实施例2

本发明实施例2提供一种准循环LDPC编码处理方法，包括：

步骤S310：依据所述准循环LDPC编码所支持的最大信息长度，对编码前传输块进行码块分割，获得多个所述信息比特序列，所述信息比特序列的长度不大于所示最大信息长度；

步骤S320：依据所述准循环LDPC编码所支持的所述准循环LDPC编码所支持的信息比特长度pattern，在所述多个所述信息比特序列的尾部添加填充比特，使得所述多个所述信息比特序列的长度达到所述准循环LDPC编码所支持的信息比特长度pattern中的长度，并且所述添加的填充比特最少；

步骤S330：依据所述添加后的信息比特序列的长度，从所述提升值的取值pattern中选择出所述准循环LDPC编码所使用的提升值，以及获取所述准循环LDPC编码所使用的基础矩阵；依据所述提升值对所述基础矩阵中的元素进行修正获得修正后的基础矩阵；

步骤S340：依据所述提升值和所述修正后的基础矩阵，对所述添加后的信息比特序列进行准循环LDPC编码，获得LDPC编码输出序列；

步骤S350：对所述的LDPC编码输出序列进行速率匹配交织，获得交织后输出序列，依据传输版本号所确定的比特选择起始比特位置对所述交织后输出序列进行比特选择，获得速率匹配输出序列；所述的速率匹配交织的目的在于使得比特选择的顺序是连续的；

步骤S360：依据速率匹配输出序列的交织pattern中选择一种交织方法，对所述的速率匹配输出序列进行交织，获得交织后比特序列；

步骤S370：对所述交织后比特序列进行星座符号调制获得星座调制符号序列，并发送所述星座调制符号序列。

在一种实施方式中，可以根据信息比特序列的发行(release)版本确定准循环LDPC编码的处理策略；

其中，所述的release版本示例包括3GPP标准协议中的不同发布版本号，例如release12、release13、release14、release15、release16、release17、release18、release19等，在未来存在更多版本号时也同样适用。

在一种实施方式中，可以根据所述信息比特序列的工作模式确定准循环LDPC编码的处理策略。

其中，所述的工作模式至少包括：带内工作模式、带外工作模式、独立工作模式以及混合工作模式等，其他工作模式定义也同样适用；

在一种实施方式中，可以根据所述信息比特序列的用户设备类型(UE category)确定准循环LDPC编码的处理策略。

其中，所述的用户设备类型至少包括：LTE系统中定义的各种用户设备类型，根据不同的传输峰值速率分为多种用户类型，其他用户设备类型也同样适用。

在一种实施方式中，可以根据覆盖范围确定准循环LDPC编码的处理策略。

其中，所述的覆盖范围至少包括：大覆盖范围、小覆盖范围等，所述大覆盖范围可以是信号容易传输场景，如室外等，小覆盖范围如室内等场景，其他覆盖范围定义也同样适用；

在一种实施方式中，可以根据所述速率匹配输出序列的码率确定准循环LDPC编码的处理策略。

其中，所述的码率至少包括：存在G个码率阈值，在所述G个码率阈值之间的码率选择。例如，若G等于1，即存在G＝1个码率阈值R0，则码率分为小于或等于R0的码率、大于R0的码率；若G等于2，即存在G＝2个码率阈值R0和R1(R0小于R1)，则码率分为小于或等于R0的码率、大于R0且小于或等于R1的码率和大于R1的码率；其他码率范围定义也同样适用。

在一种实施方式中，可以根据所述信息比特序列的长度(信息长度)确定准循环LDPC编码的处理策略。

其中，所述信息比特序列的长度至少包括：存在G1个信息长度阈值，在所述G1个信息长度阈值之间的信息长度集合选择。例如，若G1等于1，即存在G1＝1个信息长度阈值K0，则信息长度分为小于或等于K0的信息长度集合、大于K0的信息长度集合；若G1等于2，即存在G1＝2个信息长度阈值K0和K1(K0小于K1)，则信息长度分为小于或等于K0的信息长度集合、大于K0且小于或等于K1的信息长度集合和大于K1的信息长度集合；其他信息长度范围定义也同样适用；

在一种实施方式中，可以根据所述速率匹配输出序列的码率和所述速率匹配输出序列的长度(码长)的组合确定准循环LDPC编码的处理策略。

其中，所述码率至少包括：存在G个码率阈值，在所述G个码率阈值之间的码率选择。例如，若G等于1，即存在G＝1个码率阈值R0，则码率分为小于或等于R0的码率、大于R0的码率；若G等于2，即存在G＝2个码率阈值R0和R1(R0小于R1)，则码率分为小于或等于R0的码率、大于R0且小于或等于R1的码率和大于R1的码率；其他码率范围定义也同样适用；

其中，所述码长至少包括：存在G1个长度阈值，在所述G1个长度阈值之间的长度集合选择。例如，若G1等于1，即存在G1＝1个长度阈值K0，则码长长度分为小于或等于K0的长度集合、大于K0的长度集合；若G1等于2，即存在G1＝2个长度阈值K0和K1(K0小于K1)，则码长长度分为小于或等于K0的长度集合、大于K0且小于或等于K1的长度集合和大于K1的长度集合；其他码长长度范围定义也同样适用；

在一种实施方式中，可以根据所述速率匹配输出序列的码率和所述信息比特序列的长度(信息长度)的组合确定准循环LDPC编码的处理策略。

在一种实施方式中，可以根据所述信息比特序列的控制信息格式确定准循环LDPC编码的处理策略。

其中，所述控制信息格式是由系统确定，包括下行控制信息(Downlink ControlInformation，DCI)格式，如包括：编码调制方案(MCS)、HARQ重传、资源调度信息等控制信息。

在一种实施方式中，可以根据所述信息比特序列的循环冗余校验(CyclicRedundancy Check，简称CRC)格式确定准循环LDPC编码的处理策略。

其中，所述CRC加扰格式是由系统确定，对下行数据或者控制信息进行加扰以提高系统鲁棒性，如可以携带一些控制信息等；

在一种实施方式中，可以根据所述信息比特序列对应的搜索空间确定准循环LDPC编码的处理策略。

其中，所述搜索空间是指LTE系统定义的公共搜索空间(Common Search Space)和用户设备特定搜索空间(UE-Specific Search Space)，以及还可以包括其他搜索空间定义。

在一种实施方式中，可以根据所述信息比特序列对应的CSI(Channel StateInformation)进程确定准循环LDPC编码的处理策略。

其中，所述CSI进程是指LTE系统定义的信道状态信息，以及还可以包括其他信道状态信息定义，比如，5G或NR系统中的定义；

在一种实施方式中，可以根据所述信息比特序列的子帧集合索引号确定准循环LDPC编码的处理策略。

其中，所述子帧集合索引号是指：在一个无线帧数据中分为多个子帧(如LTE系统中包括10个子帧，每个子帧包括2个时隙)，每个子帧都会赋予一个子帧索引号，所述的子帧索引号即为所述子帧集合索引。以及所述子帧集合索引号还可以包括其他系统定义的子帧集合索引号定义，比如，5G或NR系统中的定义；

在一种实施方式中，可以根据所述信息比特序列的调制编码MCS等级确定准循环LDPC编码的处理策略。

其中，所述信息比特序列的调制编码MCS等级是通信系统用于指示调制阶数和码率的等级索引号，如16个等级、32等级或64等级等。以及所述调制编码MCS等级还可以包括其他系统定义的调制编码MCS等级定义，比如，5G或NR系统中的定义；

在一种实施方式中，可以根据以下至少之一确定准循环LDPC编码的处理策略：所述信息比特序列的链路方向、所述信息比特序列的控制信道单元CCE的聚合等级、所述信息比特序列的加扰方式；所述信息比特序列的信道类型、所述信息比特序列的载波频率、所述信息比特序列的HARQ数据传输版本号。

其中，所述信息比特序列的链路方向包括：上行数据或下行数据；上行数据是由用户设备向基站传输数据，下行数据是由基站向用户设备传输数据。

所述信息比特序列的控制信道单元CCE(Control Channel Element)的聚合等级是指分配给控制信令的资源单元数目，如LTE系统中为{1,2,4,8}，其他通信系统，比如5G系统或者NR系统中的相应定义也同样适用。

所述信息比特序列的加扰方式是指对信息比特序列进行加扰，以打乱或随机化信息比特序列，加扰方式可以有很多种，如可以和等长的随机序列进行异或操作，所述随机序列可以有多种形式。

所述信息比特序列的信道类型可以包括：数据信道、控制信道、广播信道等；或者，更为具体的可以包括为：物理下行共享信道(PDSCH，用于承载下行用户信息和高层信令)、物理广播信道(PBCH，用于承载主系统信息块信息，传输用于初始接入)、物理多播信道(PMCH，用于承载多媒体/多播信息)、物理控制格式指示信道(PCFICH，用于承载该子帧上控制区域大小的信息)、物理下行控制信道(PDCCH，用于承载下行控制的信息，如上行调度指令、下行数据传输是指、公共控制信息等)和物理HARO指示信道(PHICH，用于承载对于终端上行数据的ACK/NACK反馈信息)。

所述信息比特序列的载波频率是指承载所述信息比特序列的频率带宽内的中心频率，一般来说高载波频率可以使用的带宽大，低载波频率可以使用的带宽小。

所述信息比特序列的HARQ数据传输版本号是在控制信息中获取的当前数据传输的HARQ版本号。

在一种实施方式中，可以根据所述信息比特序列的应用场景确定准循环LDPC编码的处理策略。

其中，所述应用场景包括：eMBB(enhanced Mobile Broadband，增强移动宽带)、URLLC(Ultra-Reliable and Low Latency Communications，超可靠低时延通信)场景和mMTC(massive Machine Type Communications，大规模物联网)场景，其他应用场景定义也同样适用。

在一种实施方式中，所述准循环LDPC编码包括Y个基础矩阵，依据所述表征信息比特序列的数据特征从所述Y个基础矩阵中选择出1个基础矩阵进行准循环LDPC编码，获得LDPC编码序列，Y是大于1的整数。

所述Y个基础矩阵至少包括以下特性之一：

1)所述Y个基础矩阵中存在模板矩阵相同的至少2个基础矩阵，所述模板矩阵相同是指：2个基础矩阵为M1和M2，所述M1的模板矩阵等于所述M2的模板矩阵，且所述2个基础矩阵中至少存在1个非-1元素值不相等；所述模板矩阵是将基础矩阵中的非-1元素位置赋值为“1”以及-1元素位置赋值为“0”所获得的矩阵。所述模板矩阵相同特征的有益效果是：基础矩阵之间存在嵌套特性，使得准循环LDPC译码器的结构更为统一，软信息存储和读取路由统一，译码器更为紧凑简单。

2)所述Y个基础矩阵中存在模板矩阵准相同的至少2个基础矩阵，所述模板矩阵准相同是指：2个模板矩阵有a个元素不同，所述a是大于0且小于或等于10的整数，例如，2个基础矩阵为M3和M4，所述M3的行数等于所述M4的行数，所述M3的列数等于所述M4的列数，所述M3中的所有非-1元素所对应的行列索引号对所构成的集合为SET3，所述M4中的所有非-1元素所对应的行列索引号对所构成的集合为SET4，其中，所述集合SET3与集合SET4的差集为DS3，所述DS3的元素个数小于或等于TH3，所述集合SET4与集合SET3的差集为DS4，所述DS4的元素个数小于或等于TH4，其中所述TH3和TH4是小于10的正整数。

在如图9所示的基础矩阵示例中，基础矩阵(a)(如图9(a)所示)的所有非-1元素所对应的行列索引号对所构成的集合SET3为{[0,0],[2,0],[0,1],[1,1],[2,1],[0,2],[1,2],[2,2],[0,3],[1,3],[2,3],[0,4],[1,4],[1,5],[2,5],[2,6]}，基础矩阵(b)(如图9(b)所示)的所有非-1元素所对应的行列索引号对所构成的集合SET4为{[0,0],[1,0],[2,0],[0,1],[1,1],[0,2],[2,2],[0,3],[1,3],[2,3],[0,4],[1,4],[1,5],[2,5],[2,6]}，可以发现所述集合SET3与集合SET4的差集DS3为{[2,1],[1,2]}，所述集合SET4与集合SET3的差集为DS4为{[1,0]}，即基础矩阵(a)的模板矩阵和基础矩阵(b)的模板矩阵存在3个元素不同，可以认为是所述2个基础矩阵是模板矩阵准相同。

所述模板矩阵准相同特征的有益效果是：不仅使得准循环LDPC译码器的结构更为统一，软信息存储和读取路由统一，译码器更为紧凑简单；而且让各个基础矩阵存在部分特殊性，在几乎不改变译码器结构或者改变非常小情况下可以使得准循环LDPC编码的性能良好。

3)所述Y个基础矩阵中存在矩阵元素准相同的至少2个基础矩阵，所述矩阵元素准相同是指：2个基础矩阵中有b个元素不同，所述b是大于0且小于或等于10的整数；例如，2个基础矩阵为M5和M6，至多TH5个行列索引号对，所述M5中由所述行列索引号对所索引的元素不等于所述M6中由相同所述行列索引号对所索引的元素；所述模板矩阵是将基础矩阵中的非-1元素位置赋值为“1”以及-1元素位置赋值为“0”所获得的矩阵，TH5是小于10的正整数。所述矩阵元素准相同特征的有益效果是：可以使得准循环LDPC译码器中的交织网络依然很统一，虽有部分元素不同但是对增加的复杂度影响不大，译码器简单容易设计。在如图10(a)和图10(b)所示的基础矩阵示例中，TH5＝2，其中TH5＝2个行列索引号对为[1,0]和[0,1]。当然模板矩阵也可以在不同情况下的2个基础矩阵也可以存在矩阵元素准相同的特性。

4)所述Y个基础矩阵中存在模板矩阵嵌套的至少2个基础矩阵，所述模板矩阵嵌套是指：所述模板矩阵嵌套的2个基础矩阵中，小基础矩阵的模板矩阵是大基础矩阵的模板矩阵的一个子矩阵，例如，2个基础矩阵为M7和M8，所述M7的行数小于所述M8的行数，所述M7的列数小于所述M8的列数，所述M7的模板矩阵是所述M8的模板矩阵中的一个子矩阵。所述模板矩阵是将基础矩阵中的非-1元素位置赋值为“1”以及-1元素位置赋值为“0”所获得的矩阵。所述模板矩阵子集相等特征的有益效果是：在不同基础矩阵大小情况下，小基础矩阵是大基础矩阵的子集，即小基础矩阵嵌套在大基础矩阵中，可以使得准循环LDPC码译码器的具有兼容性，采用同一个译码器就可以实现不同基础矩阵大小的译码，译码简单方便设计。如图11所示，基础矩阵(a)(如图11(a)所示)是基础矩阵(b)(如图11(b)所示)的一个子矩阵。

5)所述Y个基础矩阵中存在模板矩阵子集相等的至少2个基础矩阵，所述模板矩阵子集相等是指：基础矩阵1的模板矩阵中存在一个子矩阵等于基础矩阵2的模板矩阵中的一个子矩阵，例如，2个基础矩阵为M9和M10，所述M9的行数小于所述M10的行数，所述M9的列数小于所述M10的列数，所述基础矩阵M9和M10都存在以下结构：

其中，所述子矩阵A和子矩阵B构成基础矩阵的核心矩阵，子矩阵C、子矩阵D1、子矩阵D2、子矩阵E都是在核心矩阵的基础上扩展出来且支持较低码率，模板矩阵子集相等包括以下特征之一：1)所述M9模板矩阵的核心矩阵是所述M10模板矩阵的核心矩阵的一个子矩阵；2)所述M9模板矩阵的子矩阵D1是所述M10模板矩阵的子矩阵D1的一个子矩阵；3)所述M9模板矩阵的子矩阵D2是所述M10模板矩阵的子矩阵D2的一个子矩阵。所述模板矩阵是将基础矩阵中的非-1元素位置赋值为“1”以及-1元素位置赋值为“0”所获得的矩阵。所述模板矩阵子集相等特征的有益效果是：基础矩阵设计比较方便，在统一模板上进行优化，译码器设计也统一，需要的路由网络一致。

6)所述Y个基础矩阵中存在基础矩阵子集相等的至少2个基础矩阵，即所述基础矩阵子集相等是指：基础矩阵1中存在一个子矩阵等于基础矩阵2中的一个子矩阵，例如，所述2个基础矩阵具有如上所述的矩阵结构(包含子矩阵A、子矩阵B、子矩阵C、子矩阵D1、子矩阵D2、子矩阵E)，所述基础矩阵子集相等是指：2个基础矩阵为M11和M12，所述M11的行数小于所述M12的行数，所述M11的列数小于所述M12的列数，基础矩阵子集相等包括以下特征之一：1)所述M11的核心矩阵是所述M12的核心矩阵的一个子矩阵；2)所述M11的子矩阵D1是所述M12的子矩阵D1的一个子矩阵；3)所述M11的子矩阵D2是所述M12的子矩阵D2的一个子矩阵。所述基础矩阵子集相等特征的有益效果是：基础矩阵中部分子矩阵相等，不仅译码器路由网络和移位网络统一，而且使得基础矩阵的基础矩阵元素特性基本一致，有利于保证准循环LDPC编码的性能保持良好。所述的子矩阵D1可以对应于速率匹配过程中不传输的系统列构成的子矩阵；

在一种实施方式中，所述基础矩阵中至少有预设比例的非-1元素位置与参考模板矩阵中‘1’的位置相同，所述参考模板矩阵为以下模板矩阵的一个子矩阵：

其中，所述模板矩阵中，元素等于‘1’说明基础矩阵中对应所述位置的元素为非-1元素值，元素等于‘0’说明基础矩阵中对应所述位置的元素为-1元素值。优选地，所述预设比例是大于60％且小于或等于100％的实数。

优选地，所述基础矩阵如图12所示的基础矩阵示例，所述预设比例等于100％。

实施例3

如图13所示，本发明实施例3还提供一种准循环LDPC编码处理装置，包括：

处理模块1301，用于根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的处理策略；以及，依据所述处理策略，基于基础矩阵和提升值对所述信息比特序列进行准循环LDPC编码及速率匹配输出；

存储模块1302，用于存储所述基础矩阵和所述提升值。

在一种实施方式中，所述数据特征包括以下至少之一：

所述信息比特序列对应的工作模式、所述信息比特序列对应的应用场景、所述信息比特序列对应的链路方向、用户设备类型、所述信息比特序列的长度信息、所述信息比特序列的调制编码方案MCS等级、所述信息比特序列的控制信道单元CCE的聚合等级、所述信息比特序列对应的搜索空间、所述信息比特序列的加扰方式、所述信息比特序列的循环冗余校验CRC格式、所述信息比特序列的信道类型、所述信息比特序列对应的控制信息格式、所述信息比特序列对应的信道状态信息CSI进程、所述信息比特序列的子帧索引号、所述信息比特序列对应的载波频率、所述信息比特序列的发行版本、所述信息比特序列的覆盖范围、对所述信息比特序列进行准循环LDPC编码和比特选择获得的速率匹配输出序列的长度、所述速率匹配输出序列的码率、所述速率匹配输出序列的码率和所述速率匹配输出序列的长度的组合、所述速率匹配输出序列的码率和所述信息比特序列的长度的组合、所述信息比特序列的混合自动重传请求HARQ数据传输版本号。

在一种实施方式中，处理模块，用于采用以下方式确定准循环低密度奇偶校验LDPC编码的处理策略：

确定以下至少之一：

所述基础矩阵的核心矩阵校验块结构；所述基础矩阵的正交性；所述基础矩阵的特性；所述基础矩阵的最大系统列数；所述准循环LDPC编码的最大系统列数；所述基础矩阵的个数；所述基础矩阵的元素修正方法；所述基础矩阵的边数；所述基础矩阵在最大信息比特序列长度下的最小码率；所述基础矩阵在缩短编码下的最小码率；所述提升值的取值方法；所述提升值的颗粒度取值方法；所述提升值的最大值；对所述信息比特序列进行准循环LDPC编码和比特选择获得的速率匹配输出序列的系统列不传数目；所述速率匹配输出序列的校验列打孔方法；所述速率匹配输出序列的交织方法；所述速率匹配输出序列的比特选择起始比特位置；所述准循环LDPC编码所支持的最大信息长度；所述准循环LDPC编码所支持的信息比特长度取值方法；所述准循环LDPC编码所支持的信息比特长度颗粒度取值方法；所述准循环LDPC编码的缩短编码最大列数；所述准循环LDPC编码的混合自动重传请求HARQ合并方式；所述速率匹配输出序列的比特选择起始位置；所述准循环LDPC编码的HARQ最大传输次数；所述准循环LDPC编码的HARQ传输版本数目。

在一种实施方式中，所述工作模式包括：带内工作模式、带外工作模式、独立工作模式；

所述应用场景包括：增强移动宽带eMBB场景、超可靠低时延通信URLLC场景、大规模物联网mMTC场景；

所述链路方向包括：上行数据方向、下行数据方向。

在一种实施方式中，所述信息比特序列的长度信息包括：大于正整数值K0的长度信息和小于或等于正整数值K0的长度信息，其中K0是大于128的一个整数。

在一种实施方式中，所述基础矩阵Hb为：

其中，子矩阵A和子矩阵B构成的矩阵[A B]是所述基础矩阵的核心矩阵，所述子矩阵B是核心矩阵校验块；

所述核心矩阵校验块结构从以下至少2种结构类型中进行选择：下三角结构、双对角结构、准双对角结构；

其中，所述下三角结构的矩阵包括以下a)-c)三个特征：a)矩阵中行索引号为i和列索引号为j的元素都等于-1，且j>i；b)矩阵中对角线上的所有元素都是非-1元素；c)矩阵中对角线以下的所有元素中至少存在1个非-1元素；

所述双对角结构的矩阵包括以下a)-b)两个特征：a)矩阵中的首列中包括3个非-1元素，其中首列的首元素和尾元素都是非-1元素；b)矩阵中列索引号为i且行索引号为(i-1)的元素以及列索引号为i且行索引号为i的元素均是非-1元素，i＝1,2,…,(I0-1)，其中I0是所述矩阵的行数；

所述准双对角结构的矩阵包括以下任意一种特征：a)矩阵中行索引号为(mb0-1)和列索引号为0所指示的元素是非-1元素，以及矩阵中右上角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；b)矩阵中行索引号为(mb0-1)和列索引号为(mb0-1)所指示的元素是非-1元素，以及矩阵中左上角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；c)矩阵中行索引号为0和列索引号为0所指示的元素是非-1元素，以及矩阵中右下角(mb0-1)行和(mb0-1)列所构成的子矩阵是双对角结构；其中所述mb0是所述矩阵的行数。

在一种实施方式中，所述基础矩阵Hb为：

其中，子矩阵D的列数小于或等于子矩阵A和子矩阵B构成的核心矩阵[A B]的列数，基础矩阵的正交性是所述子矩阵D的正交特性，所述基础矩阵的正交性从以下至少2种类型中进行选择：正交特性、准正交特性、非正交特性；

其中，所述正交特性包括：行索引号集合RowSETi(i＝0,1,…,(I-1))之间无交集，所有所述行索引号集合RowSETi(i＝0,1,…,(I-1))的并集构成所述子矩阵D的所有行索引号，子矩阵D中由行索引号集合RowSETi所指示的所有行构成的子矩阵Di中在任意一个列索引号所指示的所有元素中至多有1个非-1元素，其中所述I是小于所述子矩阵D行数的正整数，所述RowSETi(i＝0,1,…,(I-1))至少包括2个元素；

所述准正交特性包括：2个列索引号集合ColSET0和ColSET1，ColSET0和ColSET1无交集且ColSET0和ColSET1的并集构成所述子矩阵D的所有列索引号，子矩阵D中由列索引号集合ColSET0所指示的所有列构成的子矩阵为D0，子矩阵D中由列索引号集合ColSET1所指示的所有列构成的子矩阵为D1，所述D1具有所述正交特性，而D0不具有所述正交特性；

所述非正交特性包括：所述子矩阵D不具有如上所述的正交特性和准正交特性。

在一种实施方式中，所述基础矩阵的最大系统列数为从2至32中的至少2个整数值中选择。

在一种实施方式中，所述基础矩阵的最大系统列数为从以下至少2个整数值中进行选择：4、6、8、10、16、24、30、32。

在一种实施方式中，所述基础矩阵的个数为从以下至少2个整数值中进行选择：1、2、3、4。

在一种实施方式中，所述基础矩阵的元素修正方法从以下至少2种方法中进行选择：

方法1：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法2：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法3：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法4：按以下处理方式获得所述基础矩阵的元素P_i,j：

基础矩阵的每个非-1元素位置有L比特的比特序列，所有提升值构成H组提升值集合，如果Z属于第k组提升值集合，则对于第k组提升值集合的基础矩阵对应非-1位置的元素值为：从对应所述非-1元素位置的L比特的比特序列中选取左起的k比特以及第2k比特和第2k-1比特构成(k+2)比特的比特序列，所述(k+2)比特的比特序列对应的数值即为对应提升值Z的基础矩阵中相应非-1元素位置的元素值；

方法5：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法6：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法7：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法8：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法9：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法10：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

P_i,j＝V_i,j mod z_prime

方法11：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

方法12：按以下计算公式计算获得所述基础矩阵的元素P_i,j：

其中，V_i,j是对应于Z_max的基础矩阵的第i行第j列元素值，P_i,j是对应于Z的基础矩阵的第i行第j列元素值，Z是准循环LDPC编码的提升值，Z_max是大于0的整数，Z是小于或等于Z_max的正整数；

所述的t是：

所述的s是使得2^s≤Z成立的最大整数；

所述的w是对应于提升值Z的确定整数值；所述z_prime是小于或等于提升值Z的最大素数。

在一种实施方式中，所述基础矩阵在最大信息比特序列长度下的最小码率为从大于0且小于1的至少2个实数值中选择。

在一种实施方式中，所述基础矩阵在最大信息比特序列长度下的最小码率从以下至少2种码率类型中进行选择：1/12、1/8、1/6、1/5、1/4、1/3、1/2、2/3。

在一种实施方式中，所述基础矩阵在缩短编码下的最小码率为从大于0且小于1的至少2个实数值中选择。

在一种实施方式中，所述基础矩阵在缩短编码下的最小码率从以下至少2种码率类型中进行选择：1/12、1/8、1/6、1/5、1/4、1/3。

在一种实施方式中，所述提升值的取值方法从以下至少2种方法中进行选择：

方法1：

所述提升值是2的正整数d次幂与正整数c相乘的积；其中，c是正整数集合C中的一个元素，d是非负整数集合D中的一个元素；

方法2：

所述提升值是取自Zmin至Zmax的连续整数；

其中，Zmin和Zmax是大于0的整数，Zmax大于Zmin；

方法3：

大小相邻提升值的差值等于2的整数次幂；

其中，所有的提升值构成集合Zset，所述集合Zset包括多个子集合，子集合内任意大小相邻提升值的差值都等于2的非负整数次幂；

方法4：

所述提升值由所述信息比特序列的长度和所述基础矩阵系统列数确定；

方法5：

所述提升值由所述信息比特序列的长度、所述基础矩阵系统列数和整数集合W确定；

方法6：

所述提升值等于2的正整数次幂。

在一种实施方式中，所述方法1中，所述集合C和集合D为包括以下集合对之一：C＝{4,5,6,7}和D＝{1,2,3,4,5,6,7}；C＝{4,5,6,7}和D＝{0,1,2,3,4,5,6,7}；C＝{3,4,5,6,7,8}和D＝{0,1,2,3,4,5,6}；C＝{4,5,6,7}和D＝{0,1,2,3,4,5,6,7}；C＝{16,20,24,28}和D＝{0,1,2,3,4,5}；C＝{16,20,24,28}和D＝{0,1,2,3,4}；C＝{1,2,3,4,5,6,7}和D＝{1,2,3,4,5,6,7}；C＝{1,2,3,4,5,6,7}和D＝{0,1,2,3,4,5,6,7}；

所述方法3中，所述集合Zset包括以下集合之一：{{1:1:8},{9:1:16},{18:2:32},{36:4:64},{72:8:128},{144:16:256}}、{{1:1:8},{9:1:16},{18:2:32},{36:4:64},{72:8:128},{144:16:256},{288:32:320}}、{{1:1:8},{9:1:16},{18:2:32},{36:4:64},{72:8:128},{144:16:256},{288:32:512}}、{{1:1:8},{10:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256}}、{{1:1:8},{10:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256},{320:64:512}}、{{2:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256}}、{{2:2:16},{20:4:32},{40:8:64},{80:16:128},{160:32:256},{320:64:512}}；

其中，集合{a:b:c}中，a是所述集合中的第一个元素，c是所述集合中的最后一个元素，b是所述集合中相邻两个元素之间的间隔值；

所述方法4中，提升值Z是：

其中，K是所述信息比特序列的长度，kb是所述基础矩阵系统列数；

所述方法5中，提升值Z是：Z＝Z_orig+W(Z_orig)；

其中，

K是所述信息比特序列的长度，kb是所述基础矩阵系统列数，W(Z_orig)是整数集合W中对应于所述Z_orig的一个元素值；

所述方法6中，提升值取值为以下集合之一：{2,4,8,16,32,64,128,256,512}、{2,4,8,16,32,64,128,256}、{2,4,8,16,32,64,128}、{2,4,8,16,32,64}、{2,4,8,16,32}。

在一种实施方式中，所述提升值的颗粒度为所有提升值中任意2个大小相邻提升值之间的差值，所述提升值的颗粒度的取值方法为从以下至少2种方法类型中进行选择：2的非负整数次幂的取值方法；固定正整数的取值方法；第一正整数集合乘以第二正整数的取值方法。

在一种实施方式中，当所述提升值的颗粒度的取值方法采用所述2的非负整数次幂的取值方法时，所述提升值的颗粒度取值的集合包括以下之一：{1,2,4,8,16}、{1,2,4,8,16,32}、{1,2,4,8,16,32,64}、{1,2,4,8,16,32,64,128}；

当所述提升值的颗粒度的取值方法采用所述固定正整数的取值方法时，所述固定正整数是小于或等于128的正整数。

在一种实施方式中，所述提升值的最大值为从4至1024中的至少2个整数值中选择。

在一种实施方式中，所述提升值的最大值为从以下至少2个整数值中选择：16、32、64、128、256、320、384、512、768、1024。

在一种实施方式中，所述准循环LDPC编码所支持的最大信息长度为从128至8192中的至少2个整数值中选择。

在一种实施方式中，所述准循环LDPC编码所支持的最大信息长度为从以下至少2个整数值中选择：256、512、768、1024、2048、4096、6144、7680、8192。

在一种实施方式中，所述准循环LDPC编码所支持的信息比特长度颗粒度为所有支持信息比特长度中任意2个大小相邻长度之间的差值，所述信息比特长度颗粒度取值方法为从2至256中的至少2个整数值中选择。

在一种实施方式中，所述准循环LDPC编码所支持的信息比特长度颗粒度取值方法为从以下至少2个整数值中选择：2、4、8、16、32、64、128、256。

在一种实施方式中，所述准循环LDPC编码的缩短编码的最大列数为

其中，ΔK是准循环LDPC编码中所填充的最大比特数目，Z是提升值，所述缩短编码的最大列数为从1至24中的至少2个整数值中选择。

在一种实施方式中，所述准循环LDPC编码的缩短编码的最大列数从以下至少2个整数值中选择：0、1、2、3、4、5、6、8、12、16、24。

在一种实施方式中，所述速率匹配输出序列的系统列不传数目为从以下至少2个整数值中选择：0、1、2、3。

在一种实施方式中，所述准循环LDPC编码的HARQ合并方式从以下至少2种类型中进行选择：软合并方式、增量冗余合并方式、软合并与增量冗余合并混合方式。

在一种实施方式中，所述准循环LDPC编码的HARQ最大传输次数为从以下至少2个整数值中选择：1、2、3、4、5、6。

在一种实施方式中，所述HARQ传输版本数目为从1至64中的至少2个整数值中选择。

在一种实施方式中，所述HARQ传输版本数目为从以下至少2个整数值中选择：2、4、6、8、12、16、24、32。

在一种实施方式中，所述基础矩阵从Y个基础矩阵中选择一个，Y是大于1的整数；

其中，所述Y个基础矩阵至少包括以下特征之一：

所述Y个基础矩阵中存在模板矩阵相同的至少2个基础矩阵；

所述Y个基础矩阵中存在模板矩阵准相同的至少2个基础矩阵；

所述Y个基础矩阵中存在矩阵元素准相同的至少2个基础矩阵；

所述Y个基础矩阵中存在模板矩阵嵌套的至少2个基础矩阵；

所述Y个基础矩阵中存在模板矩阵子集相等的至少2个基础矩阵；

所述Y个基础矩阵中存在基础矩阵子集相等的至少2个基础矩阵；

其中，所述模板矩阵是将基础矩阵中的非-1元素位置赋值为“1”以及-1元素位置赋值为“0”所获得的矩阵；

所述模板矩阵准相同是指：2个模板矩阵有a个元素不同，所述a是大于0且小于或等于10的整数；

所述矩阵元素准相同是指：2个基础矩阵中有b个元素不同，所述b是大于0且小于或等于10的整数；

所述模板矩阵嵌套的2个基础矩阵中，小基础矩阵的模板矩阵是大基础矩阵的模板矩阵的一个子矩阵；

所述模板矩阵子集相等是指：基础矩阵1的模板矩阵中存在一个子矩阵等于基础矩阵2的模板矩阵中的一个子矩阵；

所述基础矩阵子集相等是指：基础矩阵1中存在一个子矩阵等于基础矩阵2中的一个子矩阵。

在一种实施方式中，所述基础矩阵中至少有预设比例的非-1元素位置与参考模板矩阵中‘1’的位置相同，所述参考模板矩阵为以下模板矩阵的一个子矩阵：

其中，所述模板矩阵中，元素等于‘1’说明基础矩阵中对应所述位置的元素为非-1元素值，元素等于‘0’说明基础矩阵中对应所述位置的元素为-1元素值。优选地，所述预设比例是大于60％且小于或等于100％的实数。

实施例4

本发明实施例4提供一种用于准循环LDPC编码处理的电子设备，包括：存储器和处理器；

所述存储器用于保存用于准循环LDPC编码处理的程序，所述用于准循环LDPC编码处理的程序在被所述处理器读取执行时，执行以下操作：

根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的处理策略；

依据所述处理策略，基于基础矩阵和提升值对所述信息比特序列进行准循环LDPC编码及速率匹配输出。

本申请实施例1所提供的方法实施例可以在实施例3提供的电子设备中执行。图14是本发明实施例3的一种用于准循环LDPC编码处理的电子设备的硬件结构框图。如图14所示，电子设备10可以包括一个或多个(图中仅示出一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置)、用于存储数据的存储器104。本领域普通技术人员可以理解，图14所示的结构仅为示意，其并不对上述电子设备的结构造成限定。例如，电子设备还可包括比图14中所示更多或者更少的组件，或者具有与图14所示不同的配置。

存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的准循环LDPC编码处理方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器1402远程设置的存储器，这些远程存储器可以通过网络连接至所述电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

实施例5

本发明实施例5提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现上述方法。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理单元的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

需要说明的是，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (21)

1.一种准循环LDPC编码处理方法，包括：

根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的基础矩阵的一个或多个特性以进行所述准循环LDPC编码，

其中，所述一个或多个特性包括用于所述准循环LDPC编码的基础矩阵的正交性；

其中，所述基础矩阵的正交性至少包括：准正交特性、非正交特性；以及

依据所述一个或多个特性，基于所述基础矩阵进行所述准循环LDPC编码。

2.如权利要求1所述的方法，其特征在于，所述数据特征包括以下至少之一：

所述信息比特序列的长度、码率。

3.如权利要求1所述的方法，其特征在于，所述基础矩阵的准正交特性由所述基础矩阵中的子矩阵D具有准正交特性来表征；

所述非正交特性是指：所述基础矩阵中的子矩阵D不具有正交特性和准正交特性。

4.如权利要求3所述的方法，其特征在于，具有所述准正交特性的基础矩阵中，所述基础矩阵中的子矩阵D中由列索引号集合ColSET0所确定的子矩阵为D0，由列索引号集合ColSET1所确定的子矩阵为D1，所述子矩阵D0不具有正交特性，所述子矩阵D1具有正交特性，其中ColSET0和ColSET1无交集且ColSET0和ColSET1的并集构成所述子矩阵D的所有列索引号。

5.如权利要求4所述的方法，其特征在于，所述ColSET0为{0,1}。

6.如权利要求4所述的方法，其特征在于，进行所述准循环LDPC编码之后，再进行速率匹配获得速率匹配输出序列不包含F×Z比特的系统比特，所述F×Z比特的系统比特对应于基础矩阵的列索引号为ColSET2，其中所述ColSET2是所述ColSET0的子集。

7.如权利要求6所述的方法，其特征在于，所述ColSET2为{0,1}。

8.如权利要求3或4所述的方法，其特征在于，所述正交特性是指：所述子矩阵D中由行索引号集合RowSETi所指示的所有行构成的子矩阵Di中在任意一个列索引号所指示的所有元素中至多有1个非-1元素，其中所述RowSETi至少包括2个元素，i＝0,1,…,(I-1)，所述行索引号集合之间无交集，所有所述行索引号集合的并集构成所述子矩阵D的所有行索引号，所述I是小于所述子矩阵D行数的正整数，所述非-1元素用于指示单位阵循环移位的元素。

9.如权利要求8所述的方法，其特征在于，所述行索引号集合RowSETi中的所有元素是连续的正整数。

10.如权利要求3或4所述的方法，其特征在于，所述子矩阵D为低码率扩展子矩阵，并且所述子矩阵D为所述基础矩阵的左下角矩阵。

11.一种准循环LDPC编码处理装置，包括：

处理模块，用于根据待编码的信息比特序列的数据特征确定准循环低密度奇偶校验LDPC编码的基础矩阵的一个或多个特性以进行所述准循环LDPC编码，其中，所述一个或多个特性包括用于所述准循环LDPC编码的基础矩阵的正交性，所述基础矩阵的正交性至少包括：准正交特性、非正交特性；以及依据所述一个或多个特性，基于所述基础矩阵进行所述准循环LDPC编码；

存储模块，用于存储所述基础矩阵。

12.如权利要求11所述的装置，其特征在于，所述数据特征包括以下至少之一：

所述信息比特序列的长度、码率。

13.如权利要求11所述的装置，其特征在于，所述基础矩阵的准正交特性由所述基础矩阵中的子矩阵D具有准正交特性来表征；

所述非正交特性是指：所述基础矩阵中的子矩阵D中不具有正交特性和准正交特性。

14.如权利要求13所述的装置，其特征在于，具有所述准正交特性的基础矩阵中，所述基础矩阵中的子矩阵D中由列索引号集合ColSET0所确定的子矩阵为D0，由列索引号集合ColSET1所确定的子矩阵为D1，所述子矩阵D0不具有正交特性，所述子矩阵D1具有正交特性，其中ColSET0和ColSET1无交集且ColSET0和ColSET1的并集构成所述子矩阵D的所有列索引号。

15.如权利要求14所述的装置，其特征在于，所述ColSET0为{0,1}。

16.如权利要求14所述的装置，其特征在于，进行所述准循环LDPC编码之后，再进行速率匹配获得速率匹配输出序列不包含F×Z比特的系统比特，所述F×Z比特的系统比特对应于基础矩阵的列索引号为ColSET2，其中所述ColSET2是所述ColSET0的子集。

17.如权利要求16所述的装置，其特征在于，所述ColSET2为{0,1}。

18.如权利要求13或14所述的装置，其特征在于，所述正交特性是指：所述子矩阵D中由行索引号集合RowSETi所指示的所有行构成的子矩阵Di中在任意一个列索引号所指示的所有元素中至多有1个非-1元素，其中所述RowSETi至少包括2个元素，i＝0,1,…,(I-1)，所述行索引号集合之间无交集，所有所述行索引号集合的并集构成所述子矩阵D的所有行索引号，所述I是小于所述子矩阵D行数的正整数，所述非-1元素用于指示单位阵循环移位的元素。

19.如权利要求18所述的装置，其特征在于，所述行索引号集合RowSETi中的所有元素是连续的正整数。

20.如权利要求13或14所述的装置，其特征在于，所述子矩阵D为低码率扩展子矩阵，并且所述子矩阵D为所述基础矩阵的左下角矩阵。

21.一种计算机可读存储介质，其上存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现权利要求1至10中任一项所述的方法。

Images