CN115064111A - 一种驱动控制电路、其控制方法及显示装置 - Google Patents

一种驱动控制电路、其控制方法及显示装置 Download PDF

Info

Publication number
CN115064111A
CN115064111A CN202210805065.8A CN202210805065A CN115064111A CN 115064111 A CN115064111 A CN 115064111A CN 202210805065 A CN202210805065 A CN 202210805065A CN 115064111 A CN115064111 A CN 115064111A
Authority
CN
China
Prior art keywords
signal
terminal
circuit
discharge
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210805065.8A
Other languages
English (en)
Inventor
方祥
沈灿
陈瑶
程逸明
高超
张英
黄世飞
陶俊
李金祥
张文迪
韦俊
张洲
谢秋菊
苏洪超
方珺睿
殷盛杰
吴欢
沙金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210805065.8A priority Critical patent/CN115064111A/zh
Publication of CN115064111A publication Critical patent/CN115064111A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开公开了一种驱动控制电路、其控制方法及显示装置，通过设置第一控制电路和电平转换电路，可以在数据传输控制信号异常和关机时，通过第一控制电路输出放电使能信号。电平转换电路在接收到放电使能信号后，可以根据放电使能信号，控制显示面板中的子像素释放电荷。这样可以在数据传输控制信号出现异常时，及时控制显示面板中的子像素释放电荷，使显示面板及时熄灭，相当于显示黑画面，从而比较显示异常。并且，在关机时，也可以使及时控制显示面板中的子像素释放电荷，避免再次开机时出现显示异常。

Description

一种驱动控制电路、其控制方法及显示装置
技术领域
本公开涉及显示技术领域，特别涉及一种驱动控制电路、其控制方法及显示装置。
背景技术
在诸如液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(OrganicLight-Emitting Diode，OLED)等显示器中，一般包括多个像素单元。每个像素单元可以包括：红色子像素、绿色子像素以及蓝色子像素。通过控制每个子像素对应的亮度，从而混合出所需显示的色彩来显示彩色图像。
发明内容
本公开实施例提供的驱动控制电路，包括：
第一控制电路，被配置为在数据传输控制信号异常和关机时，输出放电使能信号；
电平转换电路，被配置为接收所述放电使能信号，根据所述放电使能信号，控制所述显示面板中的子像素释放电荷；
其中，所述第一控制电路包括：时序控制器与放电触发电路；其中，所述时序控制器的第一引脚与所述放电触发电路耦接，且所述时序控制器被配置为在数据传输控制信号异常和所述关机时，通过所述第一引脚输出放电触发信号；所述放电触发电路分别与第一电源端、第二电源端以及所述电平转换电路耦接，且所述放电触发电路被配置为在数据传输控制信号异常时，接收所述放电触发信号，根据所述放电触发信号和所述第一电源端的信号，输出所述放电使能信号；以及在所述关机时，根据所述第一电源端和所述第二电源端的信号，输出所述放电使能信号；
或者，所述第一控制电路包括：电源转换电路；其中，所述电源转换电路的复位引脚与所述电平转换电路耦接；所述电源转换电路被配置为在数据传输控制信号异常和关机时，通过所述复位引脚输出所述放电使能信号。
在一些示例中，所述放电触发电路包括第一晶体管、第二晶体管、第一电阻以及第二电阻；
所述第一晶体管的控制端与所述时序控制器的第一引脚耦接，所述第一晶体管的第一端与接地端耦接，所述第一晶体管的第二端分别与所述第二晶体管的控制端以及所述第一电阻的第一端耦接；
所述第一电阻的第二端与所述第一电源端耦接；
所述第二晶体管的第一端与所述接地端耦接，所述第二晶体管的第二端分别与所述第二电阻的第一端以及所述电平转换电路耦接；
所述第二电阻的第二端与所述第二电源端耦接。
在一些示例中，所述电平转换电路进一步被配置为根据所述放电使能信号，将第一有效电平参考信号端的信号发送给所述显示面板中的栅极驱动电路，控制所述栅极驱动电路对耦接的每一条栅线输出有效电平，以控制所述显示面板中的子像素释放电荷；
所述电平转换电路还被配置为根据第二有效电平参考信号端和无效电平参考信号端的信号生成时钟信号，并将生成的所述时钟信号发送给所述显示面板中的栅极驱动电路，控制所述栅极驱动电路驱动所述栅线。
在一些示例中，所述第一有效电平参考信号端和所述第二有效电平参考信号端为同一信号端。
在一些示例中，所述驱动控制电路还包括：稳压电容；所述稳压电容的第一端与所述第一有效电平参考信号端耦接，所述稳压电容的第二端与固定电压端耦接。
在一些示例中，所述稳压电容与所述电平转换电路集成设置。
在一些示例中，所述第一有效电平参考信号端和所述第二有效电平参考信号端为不同的信号端。
在一些示例中，所述第一有效电平参考信号端的电压放电速率小于所述第二有效电平参考信号端的电压放电速率。
本公开实施例提供的显示装置，包括显示面板以及上述的驱动控制电路。
本公开实施例提供的上述的驱动控制电路的控制方法，包括：
第一控制电路在数据传输控制信号异常时，输出放电使能信号；电平转换电路接收所述放电使能信号，根据所述放电使能信号，控制所述显示面板中的子像素释放电荷；
第一控制电路在关机时，输出放电使能信号；电平转换电路接收所述放电使能信号，根据所述放电使能信号，控制所述显示面板中的子像素释放电荷。
附图说明
图1为本公开实施例中的显示装置的一些结构示意图；
图2为本公开实施例中的显示面板的一些结构示意图；
图3为本公开实施例中的显示装置的另一些结构示意图；
图4为本公开实施例中的一些信号时序图；
图5为本公开实施例中的移位寄存器的一些结构示意图；
图6为本公开实施例中的另一些信号时序图；
图7为本公开实施例中的显示装置的又一些结构示意图；
图8为本公开实施例中的又一些信号时序图；
图9为本公开实施例中的又一些信号时序图；
图10为本公开实施例中的显示装置的又一些结构示意图；
图11为本公开实施例中的显示装置的又一些结构示意图；
图12为本公开实施例中的显示装置的又一些结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
如图1与图2所示，本公开实施例提供的显示装置，包括显示面板100和驱动控制电路200。其中，显示面板100可以包括：可以包括多个阵列排布的像素单元，多条栅线(例如，GA1、GA2、GA3、GA4)、多条数据线(例如，DA1、DA2、DA3)、栅极驱动电路110以及源极驱动电路120。栅极驱动电路110分别与栅线GA1、GA2、GA3、GA4耦接，源极驱动电路120分别与数据线DA1、DA2、DA3耦接。示例性地，每个像素单元包括多个子像素SPX。例如，像素单元可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。
如图2，每个子像素SPX中可以包括晶体管01和像素电极02。其中，一行子像素SPX对应一条栅线，一列子像素SPX对应一条数据线。晶体管01的栅极与对应的栅线电连接，晶体管01的源极与对应的数据线电连接，晶体管01的漏极与像素电极02电连接，需要说明的是，本公开像素阵列结构还可以是双栅结构，即相邻两行子像素之间设置两条栅线，此排布方式可以减少一半的数据线，即有的相邻两列子像素之间包含数据线，有的相邻两列子像素之间不包括数据线，具体子像素排布结构和数据线，扫描线的排布方式不限定。
在本公开实施例中，本公开实施例中的显示面板可以为液晶显示面板。示例性地，液晶显示面板一般包括对盒的上基板和下基板，以及封装在上基板和下基板之间的液晶分子。在显示画面时，由于加载在各子像素SPX的像素电极上的数据电压和公共电极上的公共电极电压VCOM之间具有电压差，该电压差可以形成电场，从而使液晶分子在该电场的作用下进行偏转。由于不同强度的电场使液晶分子的偏转程度不同，从而导致子像素SPX的透过率不同，从而使背光模组发出的光，经由不同透过率的子像素SPX，实现不同灰阶的亮度，进而实现画面显示。
公开人发现：在实际应用中，在系统电路获取一帧的显示数据，并根据该显示数据生成数据传输控制信号，然后根据数据传输控制信号将显示数据依次发送出去，并且也会将生成的数据传输控制信号发送出去。然而，由于某些不利因素的存在，会导致输出的数据传输控制信号出现异常，这样会导致显示面板显示画面出现异常。例如由于数据传输控制信号出现异常，显示面板中的子像素无法及时释放电荷，从而出现潮汐黑屏的现象。
基于此，如图1所示，本公开实施例提供了驱动控制电路200，包括：
第一控制电路210，被配置为在数据传输控制信号异常和关机时，输出放电使能信号；
电平转换电路220，被配置为接收放电使能信号，根据放电使能信号，控制显示面板中的子像素释放电荷。
本公开实施例提供的驱动控制电路，通过设置第一控制电路和电平转换电路，可以在数据传输控制信号异常和关机时，通过第一控制电路输出放电使能信号。电平转换电路在接收到放电使能信号后，可以根据放电使能信号，控制显示面板中的子像素释放电荷。这样可以在数据传输控制信号出现异常时，及时控制显示面板中的子像素释放电荷，使显示面板及时熄灭，相当于显示黑画面，从而比较显示异常。并且，在关机时，也可以使及时控制显示面板中的子像素释放电荷，避免再次开机时出现显示异常。
在本公开一些实施例中，如图3与图4所示，驱动控制电路200还可以包括：系统电路230和电源转换电路240。其中，系统电路230被配置为向电源转换电路240输出供电电源电压VCC1以及获取待显示画面的显示数据，并根据该显示数据生成数据传输控制信号，然后根据数据传输控制信号将显示数据依次发送给时序控制器211，并且也会将生成的数据传输控制信号发送给时序控制器211。时序控制器211根据接收到的数据传输控制信号生成基准时钟控制信号cks1～cks12，将生成的基准时钟控制信号cks1～cks12发送给电平转换电路220。电平转换电路220根据基准时钟控制信号cks1～cks12、第一参考电压VREF1、第二参考电压VREF2生成时钟信号ck1～ck12，并将生成的时钟信号ck1～ck12发送给显示面板中的栅极驱动电路，控制栅极驱动电路驱动栅线，以控制子像素中的晶体管导通。时序控制器211还将显示数据发送给源极驱动电路120，源极驱动电路120根据接收到的显示数据，对显示面板100中的数据线加载数据电压。这样在子像素中的晶体管导通时，可以将数据线上的数据电压输入像素电极中，以使子像素可以实现其亮度，从而实现画面显示的功能。
在本公开一些实施例中，栅极驱动电路110包括级联的多个移位寄存器，一个移位寄存器的驱动输出端Output与一条栅线耦接。并且，第一级移位寄存器的信号输入端Input与帧触发信号端耦接，每相邻的两级移位寄存器中，下一级移位寄存器的信号输入端Input与上一级移位寄存器的驱动输出端Output耦接。示例性地，如图5所示，移位寄存器包括晶体管M1～M4，电容C1。并且，移位寄存器与输入信号端Input、复位信号端Reset、时钟信号端CLK、低电平参考信号端VGL以及驱动输出端Output耦接。并且，复位信号端Reset用于接收帧复位信号。需要说明的是，该移位寄存器的工作过程可以与相关技术中的相同，在此不作赘述。
在本公开一些实施例中，如图4至图6所示，时钟信号ck1～ck12可以输入移位寄存器的时钟信号端CLK，以使移位寄存器的驱动输出端Output对栅线输出栅极扫描信号ga1～ga12。栅极扫描信号ga1～ga12分别代表栅线GA1～GA12上的信号。并且，第一参考电压VREF1用于产生时钟信号ck1～ck12的高电平的电压，即时钟信号ck1～ck12的高电平的电压为第一参考电压VREF1。第二参考电压VREF2用于产生时钟信号ck1～ck12的低电平的电压，即时钟信号ck1～ck12的低电平的电压为第二参考电压VREF2。这样使得栅极扫描信号ga1～ga12的高电平的电压也为第一参考电压VREF1，低电平的电压也为第二参考电压VREF2。
在本公开一些实施例中，电平转换电路220被配置为根据第二有效电平参考信号端和无效电平参考信号端VL的信号生成时钟信号，并将生成的时钟信号发送给显示面板中的栅极驱动电路，控制栅极驱动电路驱动栅线。示例性地，第二有效电平参考信号端的信号为具有第一参考电压VREF1的信号，无效电平参考信号端VL的信号为具有第二参考电压VREF2的信号。
在本公开一些实施例中，如图3所示，电源转换电路240被配置为接收供电电源电压VCC1，为自身供电并根据供电电源电压VCC1向时序控制器211输出时序供电电压VTCON、向第二电源端VDD2输出第二电源电压VVDD2、向第二有效电平参考信号端输出第一参考电压VREF1、以及向无效电平参考信号端VL输出第二参考电压VREF2。也就是说，电平转换电路220被配置为根据第二有效电平参考信号端和无效电平参考信号端VL的信号以及基准时钟控制信号，生成时钟信号，并将生成的时钟信号发送给显示面板中的栅极驱动电路，控制栅极驱动电路驱动栅线。并且，时序控制器211接收时序供电电压VTCON为自身供电，以实现时序控制器211自身的功能。
在本公开一些实施例中，如图3所示，第一控制电路210可以包括：时序控制器211与放电触发电路212；其中，时序控制器211的第一引脚PIN1与放电触发电路212耦接，且时序控制器211被配置为在数据传输控制信号异常和关机时，通过第一引脚PIN1输出放电触发信号。放电触发电路212分别与第一电源端VDD1、第二电源端VDD2以及电平转换电路220耦接，且放电触发电路212被配置为在数据传输控制信号异常时，接收放电触发信号，根据放电触发信号和第一电源端VDD1的信号，输出放电使能信号；以及在关机时，根据第一电源端VDD1和第二电源端VDD2的信号，输出放电使能信号。示例性地，系统电路230向第一电源端VDD1输出第一电源电压VVDD1。
在本公开一些实施例中，如图7所示，放电触发电路212包括第一晶体管T1、第二晶体管T2、第一电阻R1以及第二电阻R2。其中，第一晶体管T1的控制端与时序控制器211的第一引脚PIN1耦接，第一晶体管T1的第一端与接地端耦接，第一晶体管T1的第二端分别与第二晶体管T2的控制端以及第一电阻R1的第一端耦接；第一电阻R1的第二端与第一电源端VDD1耦接；第二晶体管T2的第一端与接地端耦接，第二晶体管T2的第二端分别与第二电阻R2的第一端以及电平转换电路220耦接；第二电阻R2的第二端与第二电源端VDD2耦接。
示例性地，第一电阻R1与第二电阻R2的电阻值可以相同，也可以不同，其具体数值可以根据实际应用的需求确定，在此不作限定。
示例性地，第一晶体管T1和第二晶体管T2可以为金属氧化物半导体场效应管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。其控制端可以为栅极，第一端为源极，第二端为漏极。或者，其控制端为栅极，第一端为漏极，第二端为源极，在此不作限定。
示例性地，如图7所示，第一晶体管T1和第二晶体管T2为N型晶体管。当然，第一晶体管T1和第二晶体管T2也可以为P型晶体管，在此不作限定。
示例性地，时序控制器211的第一引脚PIN1可以为通用型输入输出(General-purpose input/output，GPIO)接口。当然，在实际应用中，时序控制器211的第一引脚PIN1也可以为其他方式的接口，在此不作限定。
在本公开实施例中，电平转换电路220进一步被配置为根据放电使能信号，将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路110，控制栅极驱动电路110对耦接的每一条栅线输出有效电平，以控制显示面板中的子像素释放电荷。在本公开一些实施例中，第一有效电平参考信号端VGH1和第二有效电平参考信号端可以设置为同一信号端。例如，图7所示，仅示意出了第一有效电平参考信号端VGH1。这样可以降低信号线的数量，降低布线难度。
在本公开一些实施例中，如图7所示，驱动控制电路200还包括：稳压电容Cs；稳压电容Cs的第一端与第一有效电平参考信号端VGH1耦接，稳压电容Cs的第二端与固定电压端VGN耦接。示例性地，固定电压端VGN可以为接地端。可选地，稳压电容与电平转换电路220集成设置，以提高集成度。通过设置与第一有效电平参考信号端VGH1耦接的稳压电容，可以降低第一有效电平参考信号端VGH1电压的下降速度，进一步增加子像素释放电荷的时间，进一步保证放电完全。
本公开实施例还提供了驱动控制电路的控制方法，包括：第一控制电路在数据传输控制信号异常时，输出放电使能信号；电平转换电路接收放电使能信号，根据放电使能信号，控制显示面板中的子像素释放电荷。
下面结合图3、图7以及图8，对本公开实施例提供的驱动控制电路的工作过程进行说明。其中，Fm_1为正常显示时的一个显示帧，其中，Fm_1中的T11阶段为数据刷新阶段，T12阶段为帧复位阶段。Fm_a+1为数据传输控制信号异常时的显示帧。显示帧Fm_1和Fm_a+1之间可以间隔a个正常显示的显示帧，也可以不间隔，其仅是以间隔a个正常的显示帧为例进行说明的。并且，以一个时钟信号ck1为例，stv代表帧触发信号端的信号，res代表复位信号端Reset接收的帧复位信号。以及，第一电源端VDD1的第一电源电压VVDD1为高电平，第二电源端VDD2的第二电源电压VVDD2为高电平。
在显示帧Fm_1中的T11阶段，系统电路230向电源转换电路240输出供电电源电压VCC1以及获取待显示画面的显示数据，并根据该显示数据生成数据传输控制信号，然后根据数据传输控制信号将显示数据依次发送给时序控制器211，并且也会将生成的数据传输控制信号发送给时序控制器211。电源转换电路240接收供电电源电压VCC1，为自身供电并根据供电电源电压VCC1向时序控制器211输出时序供电电压VTCON、向第二电源端VDD2输出第二电源电压VVDD2、向第二有效电平参考信号端输出第一参考电压VREF1、以及向无效电平参考信号端VL输出第二参考电压VREF2。时序控制器211接收时序供电电压VTCON，为自身供电，且接收数据传输控制信号，并对接收到的数据传输控制信号进行检测，确定该数据传输控制信号无异常，则将第一引脚PIN1拉高，以将第一引脚PIN1的电平设置为高电平，则第一晶体管T1导通，从而将第二晶体管T2的控制端的电平拉低，以控制第二晶体管T2截止，由于第二电源端VDD2的电平为高电平，则使第二晶体管T2的第二端被第二电源端VDD2的电压拉高，即第二晶体管T2的第二端的电平为高电平。电平转换电路220在第二晶体管T2的第二端的电平为高电平时，不开启放电功能。时序控制器211还根据该数据传输控制信号生成基准时钟控制信号，并将生成的基准时钟控制信号发送给电平转换电路220。电平转换电路220不开启放电功能，并根据基准时钟控制信号、第一参考电压VREF1、第二参考电压VREF2生成时钟信号ck1，并将生成的时钟信号ck1发送给显示面板中的栅极驱动电路，控制栅极驱动电路驱动栅线，以控制子像素中的晶体管导通。时序控制器211还将显示数据发送给源极驱动电路120，源极驱动电路120根据接收到的显示数据，对显示面板100中的数据线加载数据电压。这样在子像素中的晶体管导通时，可以将数据线上的数据电压输入像素电极中，以使子像素可以实现其亮度，从而实现画面显示的功能。
在显示帧Fm_1中的T12阶段，帧复位信号控制所有移位寄存器的PU节点和驱动输出端均拉低，以进行复位。
在显示帧Fm_a+1中，系统电路230向电源转换电路240输出供电电源电压VCC1以及获取待显示画面的显示数据，并根据该显示数据生成数据传输控制信号，然后根据数据传输控制信号将显示数据依次发送给时序控制器211，并且也会将生成的数据传输控制信号发送给时序控制器211。由于数据传输控制信号出现异常，电源管理电路240基于保护机制停止输出电压，但是由于各元器件中电容的作用，各个信号端的电压并不能立即降低为0V，而是缓慢的降低为0V。也就是说，时序控制器211还可以根据时序供电电压VTCON，为自身供电一段时间，且接收数据传输控制信号，并对接收到的数据传输控制信号进行检测，确定该数据传输控制信号出现异常，则将第一引脚PIN1拉低，以将第一引脚PIN1的电平设置为低电平，则第一晶体管T1截止。由于数据传输控制信号出现异常，电源管理电路240基于保护机制停止输出电压，因此第二电源端VDD2没有电压输入，即第二电源端VDD2的电平为低电平。虽然电源管理电路240停止输出电压，但是系统电路230还会继续工作，因此第一电源端VDD1仍然会有电压输入，即第一电源端VDD1的电平为高电平。从而将第二晶体管T2的控制端的电平拉高，以控制第二晶体管T2导通，则使第二晶体管T2的第二端被接地端的电压拉低，即第二晶体管T2的第二端的电平为低电平。电平转换电路220在第二晶体管T2的第二端的电平为低电平时，开启放电功能，以将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路，即时钟信号均为高电平，控制栅极驱动电路对耦接的每一条栅线输出作为有效电平的高电平，以控制显示面板中的所有子像素中的晶体管均导通，从而释放电荷。并且，时序控制器211在确定数据传输控制信号出现异常时，可以不向源极驱动电路输出显示数据，源极驱动电路可以暂停工作，以降低功耗。
需要说明的是，通过设置与第一有效电平参考信号端VGH1耦接的稳压电容，可以降低第一有效电平参考信号端VGH1电压的下降速度，进一步增加子像素释放电荷的时间，进一步保证放电完全。
本公开实施例还提供了驱动控制电路的控制方法，包括：第一控制电路210在关机时，输出放电使能信号；电平转换电路220接收放电使能信号，根据放电使能信号，控制显示面板中的子像素释放电荷。
下面结合图3、图7以及图9，对本公开实施例提供的驱动控制电路的工作过程进行说明。其中，Fm_1为正常显示时的一个显示帧，其中，Fm_1中的T11阶段为数据刷新阶段，T12阶段为帧复位阶段。Fm_b+1为关机时的显示帧。显示帧Fm_1和Fm_b+1之间可以间隔b个正常显示的显示帧，也可以不间隔，其仅是以间隔b个正常的显示帧为例进行说明的。并且，以一个时钟信号ck1为例，stv代表帧触发信号端的信号，res代表复位信号端Reset接收的帧复位信号。以及，第一电源端VDD1的第一电源电压VVDD1为高电平，第二电源端VDD2的第二电源电压VVDD2为高电平。
显示帧Fm_1中的T11阶段和T12阶段的工作过程，可以参考上述T11阶段和T12阶段的工作过程，在此不作赘述。
在显示帧Fm_b+1中，系统电路230关机，各个信号端的电压正常掉电。则时序控制器211的第一引脚PIN1拉低，以将第一引脚PIN1的电平设置为低电平，则第一晶体管T1截止。由于各个信号端的电压正常掉电，电源管理电路240停止输出电压，则第二电源端VDD2没有电压输入，即第二电源端VDD2和第一电源端VDD1的电平为低电平。则使第二晶体管T2的第二端被接地端的电压拉低，即第二晶体管T2的第二端的电平为低电平。电平转换电路220在第二晶体管T2的第二端的电平为低电平时，开启放电功能，以将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路，即时钟信号均为高电平，控制栅极驱动电路对耦接的每一条栅线输出作为有效电平的高电平，以控制显示面板中的所有子像素中的晶体管均导通，从而释放电荷。并且，源极驱动电路也停止工作。
需要说明的是，通过设置与第一有效电平参考信号端VGH1耦接的稳压电容，可以降低第一有效电平参考信号端VGH1电压的下降速度，进一步增加子像素释放电荷的时间，进一步保证放电完全。
本公开实施例提供了另一些驱动控制电路的结构示意图，如图10所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在本公开一些实施例中，也可以将第一有效电平参考信号端VGH1和第二有效电平参考信号端VGH2设置为不同的信号端。并且，第一有效电平参考信号端VGH1的电压放电速率小于第二有效电平参考信号端VGH2的电压放电速率。示例性地，如图10所示，电平转换电路220分别与第一有效电平参考信号端VGH1和第二有效电平参考信号端VGH2耦接。
在本公开一些实施例中，电平转换电路220被配置为根据第二有效电平参考信号端VGH2和无效电平参考信号端VL的信号以及基准时钟控制信号，生成时钟信号，并将生成的时钟信号发送给显示面板中的栅极驱动电路110，控制栅极驱动电路110驱动栅线。需要说明的是，电平转换电路220生成时钟信号的过程，可以参照上述实施例中的描述，在此不作赘述。
在本公开一些实施例中，电平转换电路220被配置为根据放电使能信号，将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路110，控制栅极驱动电路110对耦接的每一条栅线输出有效电平，以控制显示面板中的子像素释放电荷。由于第一有效电平参考信号端VGH1的电压放电速率小于第二有效电平参考信号端VGH2的电压放电速率，可以进一步增加子像素释放电荷的时间，进一步保证放电完全。
在本公开一些实施例中，电源转换电路240还被配置为根据供电电源电压VCC1向第一有效电平参考信号端VGH1输出第三参考电压VREF3。并且，第三参考电压VREF3为高电平，其电压的电压放电速率(即下降速率)小于第一参考电压VREF1的电压放电速率(即下降速率)。示例性地，可以使电源转换电路240输出第三参考电压VREF3的端口设置电容，以使输出的第三参考电压VREF3的电压放电速率(即下降速率)小于第一参考电压VREF1的电压放电速率(即下降速率)。
下面结合图3、图8以及图10，对本公开实施例提供的驱动控制电路的工作过程进行说明。其中，显示帧Fm_1中的T11阶段和T12阶段的工作过程，可以参考上述T11阶段和T12阶段的工作过程，在此不作赘述。
在显示帧Fm_a+1中，系统电路230向电源转换电路240输出供电电源电压VCC1以及获取待显示画面的显示数据，并根据该显示数据生成数据传输控制信号，然后根据数据传输控制信号将显示数据依次发送给时序控制器211，并且也会将生成的数据传输控制信号发送给时序控制器211。由于数据传输控制信号出现异常，电源管理电路240基于保护机制停止输出电压，但是由于各元器件中电容的作用，各个信号端的电压并不能立即降低为0V，而是缓慢的降低为0V。也就是说，时序控制器211还可以根据时序供电电压VTCON，为自身供电一段时间，且接收数据传输控制信号，并对接收到的数据传输控制信号进行检测，确定该数据传输控制信号出现异常，则将第一引脚PIN1拉低，以将第一引脚PIN1的电平设置为低电平，则第一晶体管T1截止。由于数据传输控制信号出现异常，电源管理电路240基于保护机制停止输出电压，因此第二电源端VDD2没有电压输入，即第二电源端VDD2的电平为低电平。虽然电源管理电路240停止输出电压，但是系统电路230还会继续工作，因此第一电源端VDD1仍然会有电压输入，即第一电源端VDD1的电平为高电平。从而将第二晶体管T2的控制端的电平拉高，以控制第二晶体管T2导通，则使第二晶体管T2的第二端被接地端的电压拉低，即第二晶体管T2的第二端的电平为低电平。电平转换电路220在第二晶体管T2的第二端的电平为低电平时，开启放电功能，以将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路，即时钟信号均为高电平，控制栅极驱动电路对耦接的每一条栅线输出作为有效电平的高电平，以控制显示面板中的所有子像素中的晶体管均导通，从而释放电荷。并且，时序控制器211在确定数据传输控制信号出现异常时，可以不向源极驱动电路输出显示数据，源极驱动电路可以暂停工作，以降低功耗。
需要说明的是，通过第一有效电平参考信号端VGH1的电压放电速率小于第二有效电平参考信号端的电压放电速率，可以降低第一有效电平参考信号端VGH1电压的下降速度，进一步增加子像素释放电荷的时间，进一步保证放电完全。
下面结合图3、图9以及图10，对本公开实施例提供的驱动控制电路的工作过程进行说明。显示帧Fm_1中的T11阶段和T12阶段的工作过程，可以参考上述T11阶段和T12阶段的工作过程，在此不作赘述。
在显示帧Fm_b+1中，系统电路230关机，各个信号端的电压正常掉电。则时序控制器211的第一引脚PIN1拉低，以将第一引脚PIN1的电平设置为低电平，则第一晶体管T1截止。由于各个信号端的电压正常掉电，电源管理电路240停止输出电压，则第二电源端VDD2没有电压输入，即第二电源端VDD2和第一电源端VDD1的电平为低电平。则使第二晶体管T2的第二端被接地端的电压拉低，即第二晶体管T2的第二端的电平为低电平。电平转换电路220在第二晶体管T2的第二端的电平为低电平时，开启放电功能，以将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路，即时钟信号均为高电平，控制栅极驱动电路对耦接的每一条栅线输出作为有效电平的高电平，以控制显示面板中的所有子像素中的晶体管均导通，从而释放电荷。并且，源极驱动电路也停止工作。
需要说明的是，通过第一有效电平参考信号端VGH1的电压放电速率小于第二有效电平参考信号端的电压放电速率，可以降低第一有效电平参考信号端VGH1电压的下降速度，进一步增加子像素释放电荷的时间，进一步保证放电完全。
本公开实施例提供了又一些驱动控制电路的结构示意图，如图11所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在本公开一些实施例中，如图11与图12所示，第一控制电路210也可以包括：电源转换电路240；其中，电源转换电路240的复位引脚PIN2与电平转换电路220的放电使能引脚XON耦接。并且，电源转换电路240被配置为在数据传输控制信号异常和关机时，通过复位引脚PIN2输出放电使能信号。电平转换电路220被配置为接收放电使能信号，根据放电使能信号，控制显示面板中的子像素释放电荷。
在本公开一些实施例中，如图11所示，驱动控制电路200还可以包括：系统电路230和时序控制器211。其中，系统电路230被配置为向电源转换电路240输出供电电源电压VCC1以及获取待显示画面的显示数据，并根据该显示数据生成数据传输控制信号，然后根据数据传输控制信号将显示数据依次发送给时序控制器211，并且也会将生成的数据传输控制信号发送给时序控制器211。时序控制器211根据接收到的数据传输控制信号生成基准时钟控制信号cks1～cks12，将生成的基准时钟控制信号cks1～cks12发送给电平转换电路220。电平转换电路220根据基准时钟控制信号cks1～cks12、第一参考电压VREF1、第二参考电压VREF2生成时钟信号ck1～ck12，并将生成的时钟信号ck1～ck12发送给显示面板中的栅极驱动电路，控制栅极驱动电路驱动栅线，以控制子像素中的晶体管导通。时序控制器211还将显示数据发送给源极驱动电路120，源极驱动电路120根据接收到的显示数据，对显示面板100中的数据线加载数据电压。这样在子像素中的晶体管导通时，可以将数据线上的数据电压输入像素电极中，以使子像素可以实现其亮度，从而实现画面显示的功能。
需要说明的是，系统电路230、时序控制器211、电源管理电路240以及电平转换电路220的其他功能可以参照上述描述，在此不作赘述。
在数据传输控制信号异常时，电源管理电路240基于保护机制停止输出电压，则其复位引脚PIN2拉低，以使其复位引脚PIN2的电平为低电平。电平转换电路220在复位引脚PIN2的电平为低电平时，开启放电功能，以将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路，即时钟信号均为高电平，控制栅极驱动电路对耦接的每一条栅线输出作为有效电平的高电平，以控制显示面板中的所有子像素中的晶体管均导通，从而释放电荷。并且，时序控制器211在确定数据传输控制信号出现异常时，可以不向源极驱动电路输出显示数据，源极驱动电路可以暂停工作，以降低功耗。
在关机时，各个信号端的电压正常掉电，电源管理电路240停止输出电压，则其复位引脚PIN2拉低，以使其复位引脚PIN2的电平为低电平。电平转换电路220在复位引脚PIN2的电平为低电平时，开启放电功能，以将第一有效电平参考信号端VGH1的信号发送给显示面板中的栅极驱动电路，即时钟信号均为高电平，控制栅极驱动电路对耦接的每一条栅线输出作为有效电平的高电平，以控制显示面板中的所有子像素中的晶体管均导通，从而释放电荷。并且，时序控制器211在确定数据传输控制信号出现异常时，可以不向源极驱动电路输出显示数据，源极驱动电路可以暂停工作，以降低功耗。
需要说明的是，第一有效电平参考信号端VGH1的信号的实施方式，可以参照上述描述，在此不作赘述。
基于同一公开构思，本公开实施例还提供了显示装置，包括本公开实施例提供的上述显示面板及驱动控制电路。该显示装置解决问题的原理与前述驱动控制电路相似，因此该显示装置的实施可以参见前述驱动控制电路的实施，重复之处在此不再赘述。
在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
本公开实施例提供的驱动控制电路、其控制方法及显示装置，通过设置第一控制电路和电平转换电路，可以在数据传输控制信号异常和关机时，通过第一控制电路输出放电使能信号。电平转换电路在接收到放电使能信号后，可以根据放电使能信号，控制显示面板中的子像素释放电荷。这样可以在数据传输控制信号出现异常时，及时控制显示面板中的子像素释放电荷，使显示面板及时熄灭，相当于显示黑画面，从而比较显示异常。并且，在关机时，也可以使及时控制显示面板中的子像素释放电荷，避免再次开机时出现显示异常。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (10)

1.一种驱动控制电路，其特征在于，包括：
第一控制电路，被配置为在数据传输控制信号异常和关机时，输出放电使能信号；
电平转换电路，被配置为接收所述放电使能信号，根据所述放电使能信号，控制所述显示面板中的子像素释放电荷；
其中，所述第一控制电路包括：时序控制器与放电触发电路；其中，所述时序控制器的第一引脚与所述放电触发电路耦接，且所述时序控制器被配置为在数据传输控制信号异常和所述关机时，通过所述第一引脚输出放电触发信号；所述放电触发电路分别与第一电源端、第二电源端以及所述电平转换电路耦接，且所述放电触发电路被配置为在数据传输控制信号异常时，接收所述放电触发信号，根据所述放电触发信号和所述第一电源端的信号，输出所述放电使能信号；以及在所述关机时，根据所述第一电源端和所述第二电源端的信号，输出所述放电使能信号；
或者，所述第一控制电路包括：电源转换电路；其中，所述电源转换电路的复位引脚与所述电平转换电路耦接；所述电源转换电路被配置为在数据传输控制信号异常和关机时，通过所述复位引脚输出所述放电使能信号。
2.如权利要求1所述的驱动控制电路，其特征在于，所述放电触发电路包括第一晶体管、第二晶体管、第一电阻以及第二电阻；
所述第一晶体管的控制端与所述时序控制器的第一引脚耦接，所述第一晶体管的第一端与接地端耦接，所述第一晶体管的第二端分别与所述第二晶体管的控制端以及所述第一电阻的第一端耦接；
所述第一电阻的第二端与所述第一电源端耦接；
所述第二晶体管的第一端与所述接地端耦接，所述第二晶体管的第二端分别与所述第二电阻的第一端以及所述电平转换电路耦接；
所述第二电阻的第二端与所述第二电源端耦接。
3.如权利要求1或2所述的驱动控制电路，其特征在于，所述电平转换电路进一步被配置为根据所述放电使能信号，将第一有效电平参考信号端的信号发送给所述显示面板中的栅极驱动电路，控制所述栅极驱动电路对耦接的每一条栅线输出有效电平，以控制所述显示面板中的子像素释放电荷；
所述电平转换电路还被配置为根据第二有效电平参考信号端和无效电平参考信号端的信号生成时钟信号，并将生成的所述时钟信号发送给所述显示面板中的栅极驱动电路，控制所述栅极驱动电路驱动所述栅线。
4.如权利要求3所述的驱动控制电路，其特征在于，所述第一有效电平参考信号端和所述第二有效电平参考信号端为同一信号端。
5.如权利要求4所述的驱动控制电路，其特征在于，所述驱动控制电路还包括：稳压电容；所述稳压电容的第一端与所述第一有效电平参考信号端耦接，所述稳压电容的第二端与固定电压端耦接。
6.如权利要求5所述的驱动控制电路，其特征在于，所述稳压电容与所述电平转换电路集成设置。
7.如权利要求3所述的驱动控制电路，其特征在于，所述第一有效电平参考信号端和所述第二有效电平参考信号端为不同的信号端。
8.如权利要求7所述的驱动控制电路，其特征在于，所述第一有效电平参考信号端的电压放电速率小于所述第二有效电平参考信号端的电压放电速率。
9.一种显示装置，其特征在于，包括显示面板以及如权利要求1-9任一项所述的驱动控制电路。
10.一种如权利要求1-8任一项所述的驱动控制电路的控制方法，其特征在于，包括：
第一控制电路在数据传输控制信号异常时，输出放电使能信号；电平转换电路接收所述放电使能信号，根据所述放电使能信号，控制所述显示面板中的子像素释放电荷；
第一控制电路在关机时，输出放电使能信号；电平转换电路接收所述放电使能信号，根据所述放电使能信号，控制所述显示面板中的子像素释放电荷。
CN202210805065.8A 2022-07-08 2022-07-08 一种驱动控制电路、其控制方法及显示装置 Pending CN115064111A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210805065.8A CN115064111A (zh) 2022-07-08 2022-07-08 一种驱动控制电路、其控制方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210805065.8A CN115064111A (zh) 2022-07-08 2022-07-08 一种驱动控制电路、其控制方法及显示装置

Publications (1)

Publication Number Publication Date
CN115064111A true CN115064111A (zh) 2022-09-16

Family

ID=83205910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210805065.8A Pending CN115064111A (zh) 2022-07-08 2022-07-08 一种驱动控制电路、其控制方法及显示装置

Country Status (1)

Country Link
CN (1) CN115064111A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424597A (zh) * 2022-09-21 2022-12-02 京东方科技集团股份有限公司 一种显示面板、显示面板的驱动电路及驱动方法
CN115482792A (zh) * 2022-09-28 2022-12-16 北京京东方显示技术有限公司 一种显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424597A (zh) * 2022-09-21 2022-12-02 京东方科技集团股份有限公司 一种显示面板、显示面板的驱动电路及驱动方法
CN115482792A (zh) * 2022-09-28 2022-12-16 北京京东方显示技术有限公司 一种显示面板
CN115482792B (zh) * 2022-09-28 2023-11-28 北京京东方显示技术有限公司 一种显示面板

Similar Documents

Publication Publication Date Title
CN109036279B (zh) 阵列基板、驱动方法、有机发光显示面板及显示装置
US11837147B2 (en) Display substrate, display panel, display apparatus and display driving method
US9779682B2 (en) GOA circuit with forward-backward scan function
WO2020244129A1 (en) Pixel driving circuit, driving method, and display apparatus
US20170178581A1 (en) Shift register, gate driving circuit, method for driving display panel and display device
US11056064B2 (en) Electronic device capable of reducing peripheral circuit area
WO2020191511A1 (zh) 移位寄存器单元、驱动电路、显示装置以及驱动方法
CN111445866B (zh) 移位寄存器、驱动方法、驱动控制电路及显示装置
CN115064111A (zh) 一种驱动控制电路、其控制方法及显示装置
US10971104B2 (en) Shift register and method for driving the same, gate driving circuit, and display device
US10872577B2 (en) Shift register, circuit and driving method thereof, gate drive circuit and display device
US8629816B2 (en) Emission control driver and organic light emitting display using the same
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US11094389B2 (en) Shift register unit and driving method, gate driving circuit, and display device
US10541039B2 (en) Shift register circuit, driving method thereof, gate drive circuit, display panel and display device
US20210142712A1 (en) Shift register unit, shift register circuit and driving method, and display panel
US11037501B2 (en) Display panel, method for driving the same, and display device
US11373576B2 (en) Shift register and method of driving the same, gate driving circuit
US11393402B2 (en) OR logic operation circuit and driving method, shift register unit, gate drive circuit, and display device
WO2023226621A1 (zh) 驱动控制装置，驱动控制方法及显示装置
CN112530339B (zh) 适合窄边框应用的显示面板与相关的扫描驱动电路
US10998069B2 (en) Shift register and electronic device having the same
US12119795B2 (en) Amplifier circuit and display apparatus having the same
US20240274099A1 (en) Array Substrate, Display Device and Driving Method
JP2011112969A (ja) 表示装置、及び表示装置の駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination