CN115061632A - 存储区域网络性能优化方法、系统、终端及存储介质 - Google Patents

存储区域网络性能优化方法、系统、终端及存储介质 Download PDF

Info

Publication number
CN115061632A
CN115061632A CN202210763609.9A CN202210763609A CN115061632A CN 115061632 A CN115061632 A CN 115061632A CN 202210763609 A CN202210763609 A CN 202210763609A CN 115061632 A CN115061632 A CN 115061632A
Authority
CN
China
Prior art keywords
core
cpu
binding
utilization rate
target core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210763609.9A
Other languages
English (en)
Other versions
CN115061632B (zh
Inventor
王电轻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210763609.9A priority Critical patent/CN115061632B/zh
Priority claimed from CN202210763609.9A external-priority patent/CN115061632B/zh
Publication of CN115061632A publication Critical patent/CN115061632A/zh
Application granted granted Critical
Publication of CN115061632B publication Critical patent/CN115061632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明涉及存储技术领域，具体提供一种存储区域网络性能优化方法、系统、终端及存储介质，包括：选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核；监控目标核的利用率；若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系。本发明可以降低测试成本和人力投入，极大的提高了测试效率和节约了时间，节省了人力投入，优化了FC SAN性能，提高了产品竞争力。

Description

存储区域网络性能优化方法、系统、终端及存储介质
技术领域
本发明属于存储技术领域，具体涉及一种存储区域网络性能优化方法、系统、终端及存储介质。
背景技术
早期的存储区域网络(SAN：Storage Area Network)采用的是光纤通道(FC，FibreChannel)技术，所以，以前的SAN多指采用光纤通道的存储局域网络，到了iSCSI协议出现以后，为了区分，业界就把SAN分为FC-SAN和IP-SAN。在存储项产品中，对于存储FCSAN性能，存储端使用的FC卡能否发挥最大性能，往往决定着整个存储产品的FCSAN性能的优劣，但是在实际中，存储端的FC卡和存储系统的部分应用程序会出现争夺CPU资源的现象。一旦出现这种现象，就会导致FC卡无法发挥最大性能。
发明内容
针对现有技术的上述不足，本发明提供一种存储区域网络性能优化方法、系统、终端及存储介质，以解决上述技术问题。
第一方面，本发明提供一种存储区域网络性能优化方法，包括：
选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核；
监控目标核的利用率；
若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系。
进一步的，选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核，包括：
获取所有CPU核的使用率，并将使用率最低的CPU核作为目标核；
利用动态绑核技术将光纤通道卡驱动设计的所有服务进程绑定到目标核；
重新加载光纤通道卡内核以使绑定关系生效。
进一步的，监控目标核的利用率，包括：
利用CPU监控工件定期采集目标核的利用率。
进一步的，若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系，包括：
若目标核的利用率超过设定的阈值，触发CPU报警，在触发CPU报警之后获取平均CPU利用率；
若平均CPU利用率超过预先设定的平均阈值，则解除光纤通道卡与目标核的绑定关系，并在解除成功之后为光纤通道卡绑定第二CPU核。
第二方面，本发明提供一种存储区域网络性能优化系统，包括：
第一绑核单元，用于选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核；
负载监控单元，用于监控目标核的利用率；
第二绑核单元，用于若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系。
进一步的，所述第一绑核单元包括：
目标选取模块，用于获取所有CPU核的使用率，并将使用率最低的CPU核作为目标核；
动态绑核模块，用于利用动态绑核技术将光纤通道卡驱动设计的所有服务进程绑定到目标核；
重新加载模块，用于重新加载光纤通道卡内核以使绑定关系生效。
进一步的，所述负载监控单元包括：
监控模块，用于利用CPU监控工件定期采集目标核的利用率。
进一步的，所述第二绑核单元包括：
报警触发模块，用于若目标核的利用率超过设定的阈值，触发CPU报警，在触发CPU报警之后获取平均CPU利用率；
重新绑定模块，用于若平均CPU利用率超过预先设定的平均阈值，则解除光纤通道卡与目标核的绑定关系，并在解除成功之后为光纤通道卡绑定第二CPU核。
第三方面，提供一种终端，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述的终端的方法。
第四方面，提供了一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
本发明的有益效果在于，本发明提供的存储区域网络性能优化方法、系统、终端及存储介质，可以降低测试成本和人力投入，极大的提高了测试效率和节约了时间，节省了人力投入，优化了FC SAN性能，提高了产品竞争力。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的方法的示意性流程图。
图2是本发明一个实施例的方法的另一示意性流程图。
图3是本发明一个实施例的系统的示意性框图。
图4为本发明实施例提供的一种终端的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
图1是本发明一个实施例的方法的示意性流程图。其中，图1执行主体可以为一种存储区域网络性能优化系统。
如图1所示，该方法包括：
步骤110，选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核；
步骤120，监控目标核的利用率；
步骤130，若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系。
为了便于对本发明的理解，下面以本发明存储区域网络性能优化方法的原理，结合实施例中对存储区域网络性能进行优化的过程，对本发明提供的存储区域网络性能优化方法做进一步的描述。
具体的，请参考图2，所述存储区域网络性能优化方法包括：
S1、一般存储系统启动，主要过程首先是执行内核加载，在这个过程中，会进行涉及FC卡的内核相关加载，本实施方式中通过加入动态CPU绑核模块，基于SMP IRQ Affinity绑定技术，把FC卡驱动涉及的服务进程绑定到特定的CPU核心上(FC与CPU核的配置关系写入在/compass/svc_nodetype.xml)，在绑定之前会对CPU的各个核进行判定，选择负载最小的CPU核心进行绑定。然后再进行FC内核相关重新加载。
S2、然后进行存储系统plmain相关主进程启动，在此过程中会涉及FC卡的相关驱动加载，最后根据相关流程，进行存储系统相关硬件设备的上电流程。
S3、上述过程为一个完整的存储系统启动过程；本实施方式中，会启用CPU监控模块，本模块基于systat包，可以时时的动态监控绑定FC卡的线程的cpu使用情况，这个包附带的另一个命令是sar，当在命令中加上一个数字时，可以通过sar命令以指定以秒为单位；每隔多少秒输出绑定FC卡的线程的cpu核利用率信息的频率(以秒为单位)。
S4、当CPU监控模块检测到绑定FC卡的线程的cpu核利用率过高时，会自动触发CPU监控报警模块，该模块基于sed命令从sar获取平均cpu利用率百分比，然后使用if语句检查CPU利用率百分比是否高于某个数字。
S5、如果高于预先设定的平均利用率阈值，则触发CPU绑核模块，进行步骤1流程，将处理FC卡的相关线程动态的绑定到的CPU负载最小的核心进行处理，从而达到避免出现多个应用程序争夺CPU资源的现象，大大减轻单一CPU的负担，提高整体的处理效率，达到优化了FC SAN性能的目的。
如图3所示，该系统300包括：
第一绑核单元310，用于选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核；
负载监控单元320，用于监控目标核的利用率；
第二绑核单元330，用于若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系。
可选地，作为本发明一个实施例，所述第一绑核单元包括：
目标选取模块，用于获取所有CPU核的使用率，并将使用率最低的CPU核作为目标核；
动态绑核模块，用于利用动态绑核技术将光纤通道卡驱动设计的所有服务进程绑定到目标核；
重新加载模块，用于重新加载光纤通道卡内核以使绑定关系生效。
可选地，作为本发明一个实施例，所述负载监控单元包括：
监控模块，用于利用CPU监控工件定期采集目标核的利用率。
可选地，作为本发明一个实施例，所述第二绑核单元包括：
报警触发模块，用于若目标核的利用率超过设定的阈值，触发CPU报警，在触发CPU报警之后获取平均CPU利用率；
重新绑定模块，用于若平均CPU利用率超过预先设定的平均阈值，则解除光纤通道卡与目标核的绑定关系，并在解除成功之后为光纤通道卡绑定第二CPU核。
图4为本发明实施例提供的一种终端400的结构示意图，该终端400可以用于执行本发明实施例提供的存储区域网络性能优化方法。
其中，该终端400可以包括：处理器410、存储器420及通信单元430。这些组件通过一条或多条总线进行通信，本领域技术人员可以理解，图中示出的服务器的结构并不构成对本发明的限定，它既可以是总线形结构，也可以是星型结构，还可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
其中，该存储器420可以用于存储处理器410的执行指令，存储器420可以由任何类型的易失性或非易失性存储终端或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。当存储器420中的执行指令由处理器410执行时，使得终端400能够执行以下上述方法实施例中的部分或全部步骤。
处理器410为存储终端的控制中心，利用各种接口和线路连接整个电子终端的各个部分，通过运行或执行存储在存储器420内的软件程序和/或模块，以及调用存储在存储器内的数据，以执行电子终端的各种功能和/或处理数据。所述处理器可以由集成电路(Integrated Circuit，简称IC)组成，例如可以由单颗封装的IC所组成，也可以由连接多颗相同功能或不同功能的封装IC而组成。举例来说，处理器410可以仅包括中央处理器(Central Processing Unit，简称CPU)。在本发明实施方式中，CPU可以是单运算核心，也可以包括多运算核心。
通信单元430，用于建立通信信道，从而使所述存储终端可以与其它终端进行通信。接收其他终端发送的用户数据或者向其他终端发送用户数据。
本发明还提供一种计算机存储介质，其中，该计算机存储介质可存储有程序，该程序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、光盘、只读存储记忆体(英文：read-only memory，简称：ROM)或随机存储记忆体(英文：random access memory，简称：RAM)等。
因此，本发明可以降低测试成本和人力投入，极大的提高了测试效率和节约了时间，节省了人力投入，优化了FC SAN性能，提高了产品竞争力，本实施例所能达到的技术效果可以参见上文中的描述，此处不再赘述。
本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中如U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质，包括若干指令用以使得一台计算机终端(可以是个人计算机，服务器，或者第二终端、网络终端等)执行本发明各个实施例所述方法的全部或部分步骤。
本说明书中各个实施例之间相同相似的部分互相参见即可。尤其，对于终端实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例中的说明即可。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统和方法，可以通过其它的方式实现。例如，以上所描述的系统实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，系统或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种存储区域网络性能优化方法，其特征在于，包括：
选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核；
监控目标核的利用率；
若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系。
2.根据权利要求1所述的方法，其特征在于，选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核，包括：
获取所有CPU核的使用率，并将使用率最低的CPU核作为目标核；
利用动态绑核技术将光纤通道卡驱动设计的所有服务进程绑定到目标核；
重新加载光纤通道卡内核以使绑定关系生效。
3.根据权利要求1所述的方法，其特征在于，监控目标核的利用率，包括：
利用CPU监控工件定期采集目标核的利用率。
4.根据权利要求1所述的方法，其特征在于，若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系，包括：
若目标核的利用率超过设定的阈值，触发CPU报警，在触发CPU报警之后获取平均CPU利用率；
若平均CPU利用率超过预先设定的平均阈值，则解除光纤通道卡与目标核的绑定关系，并在解除成功之后为光纤通道卡绑定第二CPU核。
5.一种存储区域网络性能优化系统，其特征在于，包括：
第一绑核单元，用于选取负载最小的第一CPU核作为目标核，并将光纤通道卡的所有进程绑定至所述目标核；
负载监控单元，用于监控目标核的利用率；
第二绑核单元，用于若目标核的利用率超过设定的阈值，则重新选择负载最小的第二CPU核并建立第二CPU核与光纤通道卡的绑定关系。
6.根据权利要求5所述的系统，其特征在于，所述第一绑核单元包括：
目标选取模块，用于获取所有CPU核的使用率，并将使用率最低的CPU核作为目标核；
动态绑核模块，用于利用动态绑核技术将光纤通道卡驱动设计的所有服务进程绑定到目标核；
重新加载模块，用于重新加载光纤通道卡内核以使绑定关系生效。
7.根据权利要求5所述的系统，其特征在于，所述负载监控单元包括：
监控模块，用于利用CPU监控工件定期采集目标核的利用率。
8.根据权利要求5所述的系统，其特征在于，所述第二绑核单元包括：
报警触发模块，用于若目标核的利用率超过设定的阈值，触发CPU报警，在触发CPU报警之后获取平均CPU利用率；
重新绑定模块，用于若平均CPU利用率超过预先设定的平均阈值，则解除光纤通道卡与目标核的绑定关系，并在解除成功之后为光纤通道卡绑定第二CPU核。
9.一种终端，其特征在于，包括：
处理器；
用于存储处理器的执行指令的存储器；
其中，所述处理器被配置为执行权利要求1-4任一项所述的方法。
10.一种存储有计算机程序的计算机可读存储介质，其特征在于，该程序被处理器执行时实现如权利要求1-4中任一项所述的方法。
CN202210763609.9A 2022-06-30 存储区域网络性能优化方法、系统、终端及存储介质 Active CN115061632B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210763609.9A CN115061632B (zh) 2022-06-30 存储区域网络性能优化方法、系统、终端及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210763609.9A CN115061632B (zh) 2022-06-30 存储区域网络性能优化方法、系统、终端及存储介质

Publications (2)

Publication Number Publication Date
CN115061632A true CN115061632A (zh) 2022-09-16
CN115061632B CN115061632B (zh) 2024-10-22

Family

ID=

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108845882A (zh) * 2018-06-07 2018-11-20 网宿科技股份有限公司 基于转码任务调度实现cpu负载均衡的方法和装置
WO2020063041A1 (zh) * 2018-09-29 2020-04-02 Oppo广东移动通信有限公司 多核处理器的调度方法、装置、终端及存储介质
CN111078400A (zh) * 2019-11-30 2020-04-28 浪潮电子信息产业股份有限公司 一种基于cpu使用率的负载均衡方法及装置
CN113127188A (zh) * 2019-12-31 2021-07-16 华为技术有限公司 一种性能优化方法与电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108845882A (zh) * 2018-06-07 2018-11-20 网宿科技股份有限公司 基于转码任务调度实现cpu负载均衡的方法和装置
WO2020063041A1 (zh) * 2018-09-29 2020-04-02 Oppo广东移动通信有限公司 多核处理器的调度方法、装置、终端及存储介质
CN111078400A (zh) * 2019-11-30 2020-04-28 浪潮电子信息产业股份有限公司 一种基于cpu使用率的负载均衡方法及装置
CN113127188A (zh) * 2019-12-31 2021-07-16 华为技术有限公司 一种性能优化方法与电子设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
舒继武, 薛巍, 李必刚, 郑纬民: "一种高可扩展存储网络系统TH-MSNS的研究与实现", 计算机学报, no. 03, 12 March 2005 (2005-03-12), pages 38 - 45 *

Similar Documents

Publication Publication Date Title
CN107832126B (zh) 一种线程的调整方法及其终端
CN109445690B (zh) 一种raid卡性能优化方法、装置、终端及存储介质
CN107153643B (zh) 数据表连接方法及装置
CN105204979A (zh) 安卓日志的记录方法及移动终端
CN110362402B (zh) 一种负载均衡方法、装置、设备及可读存储介质
CN112463195B (zh) 一种集群分组在线升级的方法、系统、终端及存储介质
CN111209110A (zh) 一种实现负载均衡的任务调度管理方法、系统和存储介质
CN110554917A (zh) 高效遍历较大数据量集合的方法、系统、终端及存储介质
CN115033352A (zh) 多核处理器任务调度方法、装置及设备、存储介质
CN109992420B (zh) 一种并行pcie-ssd性能优化方法及系统
CN110557432B (zh) 一种缓存池均衡优化方法、系统、终端及存储介质
CN113242302A (zh) 数据访问请求的处理方法、装置、计算机设备及介质
CN113885971A (zh) 一种基于自适应平台系统的状态管理方法及装置
CN111475335A (zh) 一种数据库快速恢复的方法、系统、终端及存储介质
CN109117406B (zh) 一种pcie热拔插测试方法、装置、终端及存储介质
CN113821174B (zh) 存储处理方法、装置、网卡设备及存储介质
CN110825326A (zh) 提升ssd随机读性能的方法、装置、计算机设备及存储介质
CN115061632A (zh) 存储区域网络性能优化方法、系统、终端及存储介质
CN115061632B (zh) 存储区域网络性能优化方法、系统、终端及存储介质
CN115454565A (zh) 虚拟机的数据迁移方法、装置、电子设备及存储介质
CN110703988B (zh) 一种分布式存储的存储池创建方法、系统、终端及存储介质
CN111966682B (zh) 一种白名单防护匹配方法、系统、终端及存储介质
CN110058866B (zh) 集群组件安装方法及设备
CN112491732A (zh) 一种存储网络拥堵管理方法、系统、终端及存储介质
CN111966286A (zh) 一种多数据池分级迁移的方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant