CN115051129A - 量子芯片、谐振腔、共面波导及其制作方法和应用 - Google Patents

Abstract

本申请公开了一种量子芯片、谐振腔、共面波导及其制作方法和应用，属于量子芯片制造领域。其中的共面波导包括衬底以及在衬底的表面分布的第一导带和第二导带以及在前述的两个导电之间并且下沉到衬底内部的用于传输信号的中心导带。该结构形式的共面波导可以在衬底表面预留相对更多的空间，从而方便于比特中的各种线路、器件的布局。同时，这样的共面波导还可以在提供相同的特性参数的同时，能够以更小的物理结构尺寸被制作，因而也可以达到减小空间占用，提高量子比特架构设计的灵活性。

Description

量子芯片、谐振腔、共面波导及其制作方法和应用

技术领域

本申请属于量子芯片制造领域，具体涉及一种量子芯片、谐振腔、共面波导及其制作方法和应用。

背景技术

因为易于扩展的特性，量子计算体系中的超导量子比特受到了大量的关注。从理论上来说，超导量子比特可以如MOS管(Metal-Oxide-Semiconductor Field-EffectTransistor，简称MOSFET/金属-氧化物-半导体场效应晶体管)一样进行规模化的堆叠，从而可以得到更多的比特数量。

由于一个常规的基本超导量子比特单元包括了比特电容、读取腔、X/Z控制线等基本结构，因此，在实际的设计中，超导量子比特单元的面积较大。尤其是其中的比特电容及读取腔，都需要一定的空间来陈列，致使量子比特的规模化进程受到影响。

因此，有必要对超导量子比特单元的结构进行优化，以便量子芯片中集成更多的量子比特。

发明内容

于本申请中，发明人公开了一种量子芯片、谐振腔、共面波导及其制作方法和应用。在示例的方案中，发明人设计了一种基于结构优化的改进型的共面波导。该共面波导具有相对于常规共面波导的更小的空间占用特性，因此，将其用于制作谐振腔并基于此应用于制作量子比特等器件时同样可以提供更小的空间占用特性，进而可以更方便地实现对集成这样结构的量子比特的量子芯片的规模化制造。

本申请示例的方案，通过如下内容实施。

在第一方面，本申请的示例提出了一种共面波导，其包括：

介质衬底，定义有介质表面，衬底配置有从介质表面凹陷形成的凹槽以及分布于凹槽的延伸轨迹的两侧且共面于介质表面的第一侧表面和第二侧表面：

中心导带，设置于凹槽内；

第一导带，配置于第一侧表面；

第二导带，配置于第二侧表面。

上述共面波导于既有的常规共面波导的基础上进行了改进，构成了一种改进型的共面波导的结构。在上述改进型的共面波导结构中，用于接地的第一导带和第二导带配置到介质衬底的介质表面，并且同时将位于第一导带和第二导电之间的用于传输信号的中心导带下沉配置到介质衬底的内部的凹槽中。因此，在本申请示例的共面波导中，介质衬底的表面的空间不再由中心导带、第一导带和第二导带共同占用。那么，介质衬底的表面空间能够允许第一导带和第二导带更优化地进行布局。同时，基于上述结构的共面波导，在将其应用于制作谐振腔内时，可以实现在达到相同的谐振频率的情况下，采用发明人所提出的改进型的谐振腔的长度会比既有的常规的谐振腔的长度更短，从而也可以实现减少空间占用的效果。

根据本申请的一些示例，凹槽具有依次连接的第一侧壁、底壁和第二侧壁，从而使凹槽的横截面的形状为U型；

或者，凹槽具有依次连接的第一侧壁、底壁和第二侧壁，从而使凹槽的横截面的形状为U型，且中心导带位于凹槽的底壁；

或者，第一导带和第二导带以凹槽的延伸轨迹为对称轴，对称分布于延伸轨迹的两侧；

或者，凹槽具有连接的第一侧壁和第二侧壁，第一侧壁与第一侧表面具有第一交界线，第二侧壁与第二侧表面具有第二交界线，第一导带与第一交界线之间具有第一间隙，第二导带与第二交界线之间具有第二间隙。

根据本申请的一些示例，凹槽具有连接的第一侧壁和第二侧壁；

第一侧壁与第一侧表面具有第一交界线，第二侧壁与第二侧表面具有第二交界线；

第一导带与第一交界线之间具有第一间隙，第二导带与第二交界线之间具有第二间隙；

凹槽还具有底壁，第一侧壁、底壁以及第二侧壁依次连接。

根据本申请的一些示例，第一间隙的宽度与第二间隙的宽度相等。

根据本申请的一些示例，凹槽具有依次连接的第一侧壁、底壁和第二侧壁，从而使凹槽的横截面的形状为U型，凹槽具有由相对于介质表面的凹陷距离所定义的深度尺寸，以及在凹槽的横截面和介质表面相交的界线所界定且表征第一侧壁至第二侧壁的距离的宽度尺寸；

深度尺寸和宽度尺寸相等。

根据本申请的一些示例，深度尺寸为4微米，宽度尺寸为4微米。

在第二方面，本申请的示例提出了一种谐振腔，其采用传输线制作而成，且传输线具有前述的共面波导的结构。

根据本申请的一些示例，传输线是呈蜿蜒曲折状延伸的；

和/或，谐振腔是1/2波长谐振腔或1/4波长谐振腔。

在第三方面，本申请的示例提出了一种量子芯片，其包括：

总线；

量子比特，具有比特电容；以及

谐振腔的两端分别与总线和比特电容耦合；

其中的总线和谐振腔中的任意一者或两者由前述的共面波导制作而成。

根据本申请的一些示例，总线和量子比特共用谐振腔的介质衬底；

或者，总线和量子比特共用的谐振腔的介质衬底，总线和比特电容分别从介质表面下沉到介质衬底内部；

或者，比特电容为十字电容。

在第四方面，本申请的示例提出了一种共面波导的制作方法。该制作方法包括：

提供介质衬底，具有介质表面，介质衬底还设置有从介质表面凹陷而成的凹槽，介质表面包括由凹槽隔离开的第一侧表面和第二侧表面；

以任选的顺序，在凹槽内制作中心导带、在第一侧表面制作第一导带和在第二侧表面制作第二导带。

根据本申请的一些示例，以任选的顺序，在凹槽内制作中心导带、在第一侧表面制作第一导带和在第二侧表面制作第二导带包括：同步或以任意的异步顺序执行第一步骤和第二步骤；

第一步骤包括：在第一侧表面制作第一导带，在第二侧表面制作第二导带；

第二步骤包括：在凹槽内制作中心导带。

根据本申请的一些示例，以任选的顺序，在凹槽内制作中心导带、在第一侧表面制作第一导带和在第二侧表面制作第二导带包括：

在衬底表面的镀膜，从而形成覆盖至少连续地覆盖第一侧表面、第二侧表面以及凹槽的薄膜；以及

刻蚀薄膜，形成彼此隔离开的第一导带、中心导带以及第二导带，其中，第一导带位于第一侧表面，第二导带位于第二侧表面，中心导带位于凹槽。

在第五方面，本申请的示例提出了一种上述的共面波导的制作方法在不改变谐振腔的腔频的条件下缩短谐振腔的长度中的应用。

有益效果：

与现有技术相比，本申请示例中的共面波导采用于衬底的表面设置两侧间隔开地分布的接地导带，同时在两侧的接地导带之间配置下沉的中心导带的方式进行构造。通过这样的结构优化可以实现更少的空间占用，同时，其还能够在提供同样参数要求的前提下的以更短的结构尺寸被制作，从而也便于使用其的设备中的线路和元器件布局优化。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为一种典型的共面波导的结构示意图；

图2为本申请实施例提供的共面波导的结构示意图；

图3示出了图2共面波导中的介质衬底在一个视角下的结构示意图；

图4示出了图2共面波导中的介质衬底在另一个视角下的结构示意图；

图5为本申请实施例提供的另一种共面波导的结构示意图；

图6为本申请实施例提供的基于图2所示的共面波导制作的一种谐振腔的结构示意图；

图7为本申请实施例提供的基于图6的谐振腔所制作的一种量子芯片的结构示意图。

图标：10-介质基底；11-第一侧地面平导带；12-第二侧地面平导带；13-中心导体带；14-第一侧间隙；15-第二侧间隙；20-介质衬底；21-第一导带；22-第二导带；23-中心导带；201-第一侧表面；202-第二侧表面；203-凹槽；31-第一侧壁；32-第二侧壁；33-底壁；40-谐振腔；50-量子芯片；51-比特电容；52-总线。

具体实施方式

就本申请发明人所知，目前的超导量子比特单元结构中主要采用共面波导形式构建各种线路和器件。而这主要是为了减少信号的严重逸散，从而避免逸散的信号对其他单元结构的影响。由于在上述方面表现出的优异的使用性能，共面波导能够被广泛地应用于量子芯片中。

但是随着量子芯片中所集成的量子比特的数量的不断增加，构成量子比特或其外围的周边线路、元器件等的数量也在不断地增加，从而导致量子芯片的体积也在不断地增加。而这明显有悖于量子芯片更广泛地应用的需求。即，相关从业者迫切地希望在提高芯片中的量子比特的数量的同时，还能够控制量子芯片的体积。

而为了达到上述的目的，业内普遍在尝试从量子芯片的各个环节和角度进行创新、改进。例如对所使用的各种器件、线路的结构、材料以及空间布局分布等等。

因此，作为目前于诸如超导量子芯片中使用得较多的共面波导也被列入了一个重要的考察对象。即如何构造共面波导，以便被用于控制量子芯片的体积。但是，发明人认为由于共面波导的结构以及实现原理的限制，当前的共面波导结构仍然需要占用很大的面积。另一方面而言，量子芯片的体积往往不会也不能太大，因此，即使共面波导的体积相对于其他类型的线路或器件已经足够小，其仍然有改进的空间。

然而，经过发明人的调研，现有技术中并无很好地减小共面波导体积的有效方案，从而也进一步地限制了基于共面波导所制作的应用于量子芯片中的器件、线路等的体积的进一步缩小。

为了方便阐述和理解本申请示例的方案，以下就典型的共面波导进行简述。共面波导(Coplanar Waveguide，简称CPW)是一种平面传输线结构。典型的共面波导线的结构由一条中心导体带和两边的半无限大的地平面组成，中心导带作为信号传输线，两边带线作为接地线；其结构请参阅图1所示。

如图1所示，典型的共面波导结构在一个介质基底10的表面(图1中为上表面)具有从左至右分布的三个导体带，且分别为两侧的地平面导带(第一侧地面平导带11和第二侧地面平导带12)以及位于该两侧的地平面导带之间的中心导体带13。并且，地平面导带和中心导体带之间具有一定的间隙(第一侧间隙14和第二侧间隙15)。

上述形式的共面波导能够作为传输微波信号的平面传输线。其性能优越、便于加工，并且还能够在不对衬底或基片进行穿孔操作的情况下实现将微波电路中的各种有源、无源器件连接，从而能够提高电路的密度和集成度。

为了在利用共面波导的优势的同时，还能够进一步优化共面波导的结构，以便其被应用于量子芯片时有助于减小相应的器件等的体积或尺寸，经过分析和研究，发明人提出了一种基于典型的共面波导的改进方案。该改进方案对共面波导的结构进行改进，从而形成一种新的共面波导结构，例如可以被称为类共面波导结构。

大体上，在示例的方案中，发明人选择将前述的典型共面波导中的中心导体带配置到介质衬底的内部，从而将两侧的地平面导带与中心导体带之间的间隙“消除”。因此，两侧的地平面导带与中心导体带之间的间隙所占用的介质衬底的表面的空间能够被释放，从而便于量子芯片中的其他线路和元器件的布局。

请参阅图2，于本申请示例中，发明人提出了一种具有改进结构的新型的共面波导结构。该共面波导包括介质衬底20、第一导带21、第二导带22以及中心导带23。

图3和图4分别公开了其中的介质衬底20在不同视角下的结构示意图。为了更方便和清楚地阐述共面波导的结构，请参阅图3和图4。介质衬底20具有介质表面，图中未单独地进行标示。介质衬底20还具有从介质表面向自身的内部凹陷而形成的凹槽203。并且，因此，介质表面具有在凹槽203的两侧分布的第一侧表面201和第二侧表面202。其中的两侧的表面是指以凹槽203延伸轨迹为基准被分隔开的两个表面。因此，在图3所示的结构中，第一侧表面201、凹槽203以及第二侧表面202依次分布；图3中为从左至右依次地分布。另外，其中的第一侧表面201和第二侧表面202还是共面于介质衬底20的介质表面的。

基于这样的介质衬底20，中心导带23设置于介质衬底20的凹槽203内。同时，第一导带21则配置于第一侧表面201，第二导带22则配置于第二侧表面202；这两个导带从介质衬底的介质表面凸出地配置。因此，第一导带21和第二导带22共面地配置到介质衬底20的表面，而中心导体下沉到介质衬底20的内部并位于凹槽203内。

结合图1、图2和图3可知，图1中的地平面导带与中心导体带之间存在位于基底的上表面区域的间隙。作为对比，在图2和图3所示的本申请示例的改进型的共面波导结构中的第一导带21和中心导带23之间以及第二导带22和中心导带23之间并无前述之在介质衬底20的介质表面方向的间隙。

就结构而言，结合图3和图4所示内容，凹槽203是大致呈U型结构的。因此，介质衬底20的凹槽203具有第一侧壁31、底壁33和第二侧壁32(即凹槽可以包括槽壁和槽底)。因此，限定凹槽203的第一侧壁31、底壁33和第二侧壁32依次连接，从而使凹槽203的横截面的形状为U型。基于此，中心导带23可以选择位于凹槽203的底壁33。或者，其他实例中，中心导带23也可以是位于凹槽203的第一侧壁31或者第二侧壁32。但是，上述方案并非唯一的方案。在本申请的其他实例中，凹槽203也可以是其他形状，例如V字型结构(由第一侧壁和第二侧壁连接而成)，或者梯形结构等等。

另外，第一导带21和第二导带22的分布方式可以被构造为以凹槽203的延伸轨迹为对称轴，使得第一导带21和第二导带22对称分布于延伸轨迹的两侧，如图2所示。

进一步地，第一导带21与凹槽203的第一侧壁之间可以没有间隙，且第二导带22和凹槽203的第二侧壁之间也可以没有间隙。即如果将第一导带21、中心导带23和第二导带22投影到介质衬底20的介质表面时，第一导带21和第二导带22分别与中心导带23接触。

更进一步地，在一些调整的方案中，第一导带21与凹槽203的第一侧壁之间可以配置间隙，且第二导带22和凹槽203的第二侧壁之间也可以配置间隙(D1和D2)，如后文图5所示。即如果将第一导带21、中心导带23和第二导带22投影到介质衬底20的介质表面时，第一导带21和第二导带22分别远离中心导带23，请参阅图5所示内容。

换言之，凹槽203的第一侧壁与介质表面的第一侧表面201具有第一交界线，凹槽203的第二侧壁与介质表面的第二侧表面202具有第二交界线。据此，第一导带21与第一交界线之间具有第一间隙且宽度为D1，第二导带22与第二交界线之间具有第二间隙且宽度为D2。

其中的D1和D2可以是相等的(其他示例中可以根据需要调整为不相等)，从而使得第一导带21和第二导带22是对称地分布到中心导带23的两侧的。

在前述的示例中，分别以第一导带21、第二导带22相对于中心导带23呈对称形式进行分布。但是，在其他的一些实例中，第一导带21和第二导带22也可以采用非对称方式进行构建，即前述的D1不等于D2。例如，将第一导带21、中心导带23以及第二导带22投影到介质衬底20的介质表面时，第一导带21更靠近中心导带23，而第二导带22相对远离中心导带23。

除此之外，介质衬底20的凹槽203的具体形状也可以进行适当的调整或优化。例如，介质衬底20的U型的凹槽203还可以描述了由相对于介质表面的凹陷距离所定义的深度尺寸(图3的H)，同时在凹槽203的横截面和介质表面相交的界线所界定并且用以表征凹槽203的第一侧壁31至凹槽203的第二侧壁32的距离的宽度尺寸(图4中的W)。那么，据此H和W可以是相等的。作为一种可替代的示例型方案，U型的凹槽203结构尺寸是：由H表示的深度尺寸为4微米，由W表示的宽度尺寸为4微米。基于这样的尺寸方案，一些情况下由此可以获得谐振腔的特征阻抗为50Ω(50欧姆)。在其他一些有此需要的实例中，H和W也可以是不同的，例如H>W，或者H<W等。

可以理解的是，本申请发明人所提出的上述的共面波导是以无背地金属形式进行说明的。在另一些情况下，基于需要也可以选择在介质衬底的背面设置背面金属。这样的结构可以在一些情况下从以下方面获得益处：提高散热、增强结构强度、更小的表面泄漏和辐射损耗。进一步地，背面金属还可以通过该贯穿介质衬底的过孔与表面的第一导带和第二导带电性连接。

言及于此，发明人已经对示例中的共面波导进行充分的说明和公开，但是为了方便于本领域技术人员实施上述方案，于下文中发明人简述其制作方法。

一种共面波导的制作方法包括：

步骤S1、提供介质衬底20。

该介质衬底20具有介质表面，且介质衬底20还设置有从前述的介质表面凹陷而成的凹槽203。因此，由于凹槽203的存在，在介质表面具有由凹槽203隔离开的第一侧表面201和第二侧表面202。

介质衬底的凹槽可以通过光刻、刻蚀等集成电路领域中的既有的微纳加工技术进行制作，在此不予详述。

步骤S2、以任选的顺序，在凹槽内制作中心导带、在第一侧表面制作第一导带和在第二侧表面制作第二导带。

例如，同步或以任意的异步顺序执行第一步骤和第二步骤。

其中的第一步骤和第二步骤是同步被执行的，表示在进行制作时，第一步骤和第二步骤被同时进行，从而同时将第一步骤和第二步骤所对应制作的构件一起制备出来。

其中的第一步骤和第二步骤是异步被执行的，表示第一步骤和第二步骤先后被制作。例如先执行第一步骤，再执行第二步骤；或者先执行第二步骤，再执行第一步骤。

作为示例，上述的第一步骤包括：在第一侧表面201制作第一导带21，在第二侧表面202制作第二导带22。第二步骤包括：在凹槽203内制作中心导带23。值得指出的是，在第一步骤中，第一导带21和第二导带22也可以是选择为同时制作，或者二者在不同的工序中被任意的先后顺序制作。考虑到工业化的批量生产以及生产成本考虑，中心导带23、第一导带21以及第二导带22可以在一个工序中，藉由图形化的掩膜或光刻胶或二者的结合通过蒸镀等方式一次性将三者制备。

或者，在另一些实例中，在凹槽内制作中心导带、在第一侧表面制作第一导带和在第二侧表面制作第二导带包括：

在衬底表面的镀膜，从而形成至少连续地覆盖第一侧表面、第二侧表面以及凹槽的薄膜；其中所镀之膜可以是覆盖衬底的整个表面，也可以是覆盖包括第一侧表面和第二侧表面以及凹槽的区域。

以及刻蚀薄膜，形成彼此隔离开的第一导带、中心导带以及第二导带，第一导带位于第一侧表面，第二导带位于第二侧表面，中心导带位于凹槽。其中的刻蚀操作可以是刻蚀在第一侧表面以及第二侧表面的区域，也可以是刻蚀凹槽的区域。

作为一种可选的示例，共面波导的制作方法如下：

选择一硅片作为衬底，其表面进行可选的修型、抛光、清洗以及干燥等操作。然后在硅片的表面涂覆光刻胶/光阻剂，再对其进行图形化的曝光，随后进行显影、洗胶等操作获得图形化的光刻胶层。在此基础上，通过干法刻蚀(如等离子体刻蚀)或者湿法刻蚀，结合去胶等工艺，将硅片表面刻蚀出凹槽203。由此获得表面具有凹槽203的硅片衬底，然后即可进行表面镀膜(例如电子束蒸发等)，镀膜之前可以结合光刻胶以便选择对应的材料在硅片衬底的不同位置通过镀膜工艺制作相应的膜层。上述方案可以结合现有技术中的成熟的半导体、集成电路工艺，因此，上述内容仅做简要描述。并且工艺中所用的试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。

此外，考虑到镀膜的精度等问题，在硅片衬底的凹槽203内镀膜时，可能会存在表面的镀膜与凹槽203内的镀膜直接地接触的问题，因此，在一些情况下可以通过刻蚀工艺将硅片表面的镀膜与凹槽203内的镀膜进行物理隔离，避免它们电性连接或接触。

前述内容描述了本申请示例中的共面波导结构，但是对于其中介质衬底20、凹槽203以及第一导带21、第二导带22以及中心导带23各自的具体材质、结构尺寸等并未做具体限定，在不同的应用场景中，共面波导的各构件的材质、结构尺寸等可以根据需要进行适应性的调整和配置，前文不构成具体的限制。

部分实例中，可以使中心导体具有变化的宽度，相应地，第一导带和第二导带也可以对应地配置为具有变化的宽度。例如，中心导体包括沿着其延伸轨迹方向分布的彼此连接的大尺寸的部分和小尺寸的剩余部分，例如一端相对更窄，剩余部分更宽。对应于此，第一导带也可以由沿其延伸轨迹方向的分布的第一宽部和第一窄部共同构成；第二导带也可以由沿其延伸轨迹方向的分布的第二宽部和第二窄部共同构成。并且，中心导体的大尺寸部位与第一导体的第一宽部、第二导体的第二宽度对应；同时，中心导体的小尺寸部位与第一导体的第二窄部、第二导体的第二窄部对应。这样的结构可能在一些示例中，使得应用该共面波导的电路的阻抗匹配被优化。

作为一种应用示例，共面波导被用作为传输线(可以为直线状延伸或者为蜿蜒曲折状延伸的)，并且可以被选择性地制作为超导量子芯片50中的读取谐振腔和读取总线52。其中的读取谐振腔可以与超导量子比特进行耦合，同时还可以与读取总线52耦合，以便通过读取总线52向超导量子比特输入读取输入信号以及获得读取输出信号。因此，前述的共面波导作为传输线，被制作为谐振腔和总线52，从而构成量子芯片50的重要组成部件。

作为示例，图6公开了一种采用上述结构的共面波导所制作的具有蜿蜒曲折状的延伸方式的谐振腔40，其两端中的一端可以与超导量子比特的比特电容51配合(例如通过电容耦合)，两端中的另一端则可以与超导量子芯片50中的读取总线52配合(例如通过交指电容耦合；或者其他实例中，谐振腔的末端与总线52平行且间隔一定距离，通过调整耦合长度—谐振腔与总线52平行区域的长度—来调整耦合电容，且耦合长度越长，则耦合电容越大)。当谐振腔的末端与总线52采取平行且间隔一定距离的电容连接方案时，二者的耦合强度可以方便地通过改变耦合长度的方式来进行控制，从而具有更好的灵活性和便利性。

考虑到量子芯片50的有限的体积以及其中线路和器件的分布等情况下，采用上述形式的共面波导制作的谐振腔以及总线52可以是各种所需要的形状。例如，采用上述形式的共面波导的形式构建的谐振腔或总线52可以是直线结构，或者为弯曲状结构。作为示例应用的示例，这些谐振腔可以是四分之一波长型或者半波长型的超导共面波导谐振腔。这些实例中共面波导的材质例如可以采用铝材、铌材。

如前文所提及的那样，本申请示例中的共面波导可以通过将中心导带23的全部下沉到介质衬底20中，从而可以在一定程度上减小其在量子芯片50中所占用的空间，并且因此便于量子芯片50中的其他部件的布局和分布。除此之外，发明人在实践中还发现，通过采用上述结构形式的共面波导所制作的谐振腔还可以具有被减小的长度，从而也可以进一步地降低其所占用的空间体积，进而有助于在将其应用于量子芯片50时预留更多的空间，从而也可以方便于各种线路和元器件的分布、于量子芯片50中集成更多的量子比特。

简言之，通过使用发明人所提出的前述结构的共面波导制作谐振腔，在将其应用于诸如超导量子芯片50(可以是其他类型且存在使用谐振腔需求的量子芯片50)等应用场景下，可以实现相比于采用如图1所示的典型共面波导结构制作的谐振腔的从长度更短的效果。

因此，于本申请中，发明人提出的共面波导可以被用于在不改变谐振腔的腔频的条件下缩短谐振腔的长度中的应用。换言之，如果使用图2所示结构形式的共面波导制作的谐振腔的长度L1，而使用图1所示结构形式的共面波导制作的谐振腔的长度L2。那么会存在这样的情况，在要求前述两种谐振腔具有相同的腔频的情况下，L1会小于L2。

发明人分析认为，这可能是基于以下的原因：

谐振腔可以等效为电容与电感。在谐振腔的长度、宽度不变的情况下，可以认为谐振腔的等效电感不变。那么，改变谐振腔的等效电容，即可达到改变谐振腔的频率(简称腔频)的效果。由此可知，当谐振腔的腔频由于谐振器的结构改变而变小时，则可以缩短谐振腔的长度。因为，缩短谐振腔的长度，可以增大谐振腔的腔频。由此，在改变谐振腔的结构，导致其腔频变小时，为了确保结构改变的谐振腔的频率仍然能够满足使用场景的需要，可以缩短谐振腔的长度，从而保持腔频不变。

简言之，谐振腔因为结构改变而减小的腔频，可以通过缩短长度而使腔频得到“弥补”，从而相比于未进行结构调整的谐振腔而言，调整后的谐振腔的腔频保持了与原腔频的一致。

上述结论可以通过以下分析被证实：

共面波导介质的等效介电常数

当把谐振腔的中心线(中心导带23)置于硅片(介质衬底20)的浅槽之中时，C1减小且C2增大，那么等效介电常数ε_eff增大。而根据传输线理论

(其中c是波在自由空间传播的速度即真空光速；v_p是相速)，等效介电常数增加，则相速会相应减小。

由于波长

且于超导量子芯片50中的超导量子比特采用的谐振腔长度一般为λ/4即1/4波长也可以是半波长，那么该长度的谐振腔对应的腔频f也会相应变小。而腔频f与已经按照预期制作的量子比特存在适用关联。因此，为了确保谐振腔能够与量子比特进行读取；需要维持腔频f；即在利用本申请示例的上述下沉槽结构来配置中心导线的基础上，可以考虑增加腔频。

进一步地，又因为根据电磁波理论c＝λf，波长和频率成反比，所以当增加谐振腔的腔频时，对应的波长会减小，那么所需的谐振腔的长度(腔长)也会相应减小，从而达到减小谐振腔长度，减小其占用面积的目的。

结合上述分析，用于制作谐振腔的共面波导采用将中心导带23由位于衬底的表面而调整为下沉到衬底内的凹槽203中的方案时，谐振腔的腔频将会发生减小。而为了使该结构调整的谐振腔仍然可以满足腔频的使用要求，谐振腔的长度可以被构造的更短，使腔频的数值恢复至可用的大小。上述结论可以借助于诸如ANSYS、HFSS等仿真计算软件对其进行计算。并且发明人已经通过仿真模拟的方式进行验证，在此不予赘述。由于不同介质中的电容值仿真计算量大、难度相对较高，因此一些情况下，可以考虑采用计算电场能量的方式进行近似的估算。部分实例中，将凹槽的深度控制到诸如1微米可以使谐振腔的腔频向低频区偏移如900MHz。

基于类似的考虑，在超导量子芯片50中，谐振腔与总线52的耦合电容，以及量子比特的比特电容51，以及谐振腔与比特电容51的耦合电容都可能因为等效介电常数ε_eff增大而增大，为了保持原有的数值，可以选择在量子芯片50的设计版图中对这些结构进行相应的尺寸减小操作，从而也可以实现减小这些结构所占用面积的效果。部分示例，通过于量子芯片50的制作中，对涉及使用共面波导的元件或线路采用本申请示例中的发明人所提出的改进型的共面波导结构的情况下，可以使得新的量子比特的面积取得相比于原来体积的30％以上的缩小量。

作为本申请示例中的如图2至图5所示的共面波导的应用示例，于本申请中发明人还提出了一种量子芯片50，其包括总线52、量子比特以及谐振腔。其中，谐振腔的两端分别与总线52和量子比特的比特电容51(可以是十字电容)耦合；并且如前述总线52和谐振腔可以分别独立地采用前述结构形式且材料和相应尺寸被适应地选择的共面波导，且该共面波导具有下沉到衬底的凹槽203内的中心导带23。在上述的量子芯片50中，于一些实例情况下，可以选择使总线52和量子比特可以共用谐振腔的介质衬底20。进一步地，总线52和量子比特的比特电容51也可以选择由介质衬底20的介质表面下沉到介质衬底20内部，并且因此可以取得减小体积效果，进而能够用于缩小其在量子芯片50中占用的面积。一种可选的示例性的量子芯片50的结构如图7所示。

结合上文可知，本申请示例中采用了一种新的设计方案，在不改变共面波导的本身优势的情况下，通过对其结构的优化改进可以用于制备量子芯片50中的量子比特的基本单元(量子比特电容51及谐振腔)，从而可以使量子比特的比特单元的面积占用更小，有利于比特数目的进一步提高。

上文通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (14)

1.一种共面波导，其特征在于，包括：

介质衬底，定义有介质表面，所述衬底配置有从所述介质表面凹陷形成的凹槽以及分布于所述凹槽的延伸轨迹的两侧且共面于所述介质表面的第一侧表面和第二侧表面：

中心导带，设置于所述凹槽内；

第一导带，配置于所述第一侧表面；

第二导带，配置于所述第二侧表面。

2.根据权利要求1所述的共面波导，其特征在于，所述凹槽具有依次连接的第一侧壁、底壁和第二侧壁，从而使所述凹槽的横截面的形状为U型；

或者，所述凹槽具有依次连接的第一侧壁、底壁和第二侧壁，从而使所述凹槽的横截面的形状为U型，且所述中心导带位于所述凹槽的底壁；

或者，以所述凹槽的延伸轨迹为对称轴，所述第一导带和所述第二导带对称分布于所述延伸轨迹的两侧；

或者，所述凹槽具有连接的第一侧壁和第二侧壁，所述第一侧壁与所述第一侧表面具有第一交界线，所述第二侧壁与所述第二侧表面具有第二交界线，所述第一导带与所述第一交界线之间具有第一间隙，所述第二导带与所述第二交界线之间具有第二间隙。

3.根据权利要求1所述的共面波导，其特征在于，所述凹槽具有连接的第一侧壁和第二侧壁；

所述第一侧壁与所述第一侧表面具有第一交界线，所述第二侧壁与所述第二侧表面具有第二交界线；

所述第一导带与所述第一交界线之间具有第一间隙，所述第二导带与所述第二交界线之间具有第二间隙；

所述凹槽还具有底壁，所述第一侧壁、所述底壁以及所述第二侧壁依次连接。

4.根据权利要求3所述的共面波导，其特征在于，所述第一间隙的宽度与所述第二间隙的宽度相等。

5.根据权利要求1所述的共面波导，其特征在于，所述凹槽具有依次连接的第一侧壁、底壁和第二侧壁，从而使所述凹槽的横截面的形状为U型；

所述凹槽具有由相对于所述介质表面的凹陷距离所定义的深度尺寸，以及在所述凹槽的横截面和所述介质表面相交的界线所界定且表征所述第一侧壁至第二侧壁的距离的宽度尺寸；

所述深度尺寸和所述宽度尺寸相等。

6.根据权利要求5所述的共面波导，其特征在于，所述深度尺寸为4微米，所述宽度尺寸为4微米。

7.一种谐振腔，其特征在于，采用传输线制作而成，且所述传输线具有权利要求1至6中任意一项所述的共面波导的结构。

8.根据权利要求7所述的谐振腔，其特征在于，所述传输线是呈蜿蜒曲折状延伸的；

和/或，所述谐振腔是1/2波长谐振腔或1/4波长谐振腔。

9.一种量子芯片，其特征在于，包括：

总线；

量子比特，具有比特电容；以及

谐振腔，所述谐振腔的两端分别与所述总线和所述比特电容耦合；

所述总线和所述谐振腔中的任意一者或两者采用根据权利要求1至6中任意一项所述的共面波导制作而成。

10.根据权利要求9所述的量子芯片，其特征在于，所述总线和所述量子比特共用所述谐振腔的介质衬底；

或者，所述总线和所述量子比特共用所述的谐振腔的介质衬底，且所述总线和所述比特电容分别从所述介质表面下沉到所述介质衬底的内部；

或者，所述比特电容为十字电容。

11.一种共面波导的制作方法，其特征在于，所述制作方法包括：

提供介质衬底，所述衬底具有介质表面，所述介质衬底还设置有从所述介质表面凹陷而成的凹槽，所述介质表面包括由所述凹槽隔离开的第一侧表面和第二侧表面；

以任选的顺序，在所述凹槽内制作中心导带、在所述第一侧表面制作第一导带和在所述第二侧表面制作第二导带。

12.根据权利要求11所述的共面波导的制作方法，其特征在于，以任选的顺序，在所述凹槽内制作中心导带、在所述第一侧表面制作第一导带和在所述第二侧表面制作第二导带包括：

同步或以任意的异步顺序执行第一步骤和第二步骤；

所述第一步骤包括：在所述第一侧表面制作第一导带，在所述第二侧表面制作第二导带；

所述第二步骤包括：在所述凹槽内制作中心导带。

13.根据权利要求11所述的共面波导的制作方法，其特征在于，以任选的顺序，在所述凹槽内制作中心导带、在所述第一侧表面制作第一导带和在所述第二侧表面制作第二导带包括：

在所述衬底表面的镀膜，从而形成至少连续地覆盖所述第一侧表面、所述第二侧表面以及所述凹槽的薄膜；以及

刻蚀所述薄膜，形成彼此隔离开的第一导带、中心导带以及第二导带，其中，所述第一导带位于所述第一侧表面，所述第二导带位于所述第二侧表面，所述中心导带位于所述凹槽。

14.一种权利要求1至6中任意一项所述的共面波导或权利要求11至13中任意一项所述的共面波导的制作方法在不改变谐振腔的腔频的条件下缩短谐振腔的长度中的应用。

Images