CN115037885A - 液晶屏的图像放大方法、装置、设备、介质和显示器 - Google Patents
液晶屏的图像放大方法、装置、设备、介质和显示器 Download PDFInfo
- Publication number
- CN115037885A CN115037885A CN202210448092.4A CN202210448092A CN115037885A CN 115037885 A CN115037885 A CN 115037885A CN 202210448092 A CN202210448092 A CN 202210448092A CN 115037885 A CN115037885 A CN 115037885A
- Authority
- CN
- China
- Prior art keywords
- data
- signal
- time sequence
- image
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/2628—Alteration of picture size, shape, position or orientation, e.g. zooming, rotation, rolling, perspective, translation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明提供一种液晶屏的图像放大方法、装置、设备、介质和显示器,包括将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算得到时序换算参数;基于时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换得到目标行信号有效数据和目标场信号有效数据;基于时序同步进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口以显示待放大图像对应的目标格式图像,由此仅通过进行时序重构和数据转换即可完成图像放大,实现将图像放大过程简单化进而有效节省FPGA芯片资源浪费。
Description
技术领域
本发明涉及图像处理领域,尤其涉及一种液晶屏的图像放大方法、装置、设备、介质和显示器。
背景技术
现场可编程逻辑阵列(Field Programmable Gate Array,FPGA)芯片因通过加载不同的配置文件就能实现不同的功能,而具有软件的灵活性,又具备硬件的高性能。因此,FPGA芯片在高端应用中越来越受青睐,例如在图像处理领域,当在FPGA驱动3840*2160分辨率液晶屏时,输入的视频图像的分辨率如果也是3840*2160,则不需要进行放大就可以通过FPGA驱动液晶屏进行视频播放,但当输入的视频图像的分辨率不是3840*2160时,则需要对视频图像进行放大操作,使其视频图像的分辨率放大成3840*2160,则才能够通过FPGA驱动液晶屏进行视频播放。
目前传统的方法都是通过新增一个放大模块来进行图像的放大操作,此种方式虽然处理之后的图像像素质量很好,但是由于过程繁琐且在处理过程中会占用FPGA芯片过多处理线程,加重了FPGA芯片的负担,进而会导致FPGA芯片资源浪费。
发明内容
本发明提供一种液晶屏的图像放大方法、装置、设备、介质和显示器,用以解决现有技术中图像放大过程时会占用FPGA芯片过多处理线程,进而会导致FPGA芯片资源浪费,实现将图像放大过程简单化,进而有效节省FPGA芯片资源浪费。
本发明提供一种液晶屏的图像放大方法,包括:
将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;
基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;
基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像数据传输至显示器进行显示。
根据本发明提供的一种液晶屏的图像放大方法,所述待放大图像的行信号时序数据包括行同步信号、行信号有效数据的使能信号和行信号时钟信号,所述场信号时序数据包括场同步信号、场信号有效数据的使能信号和场信号时钟信号;
所述基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,具体包括:
在所述时序换算参数为行信号缩小至原来的一半的情况下,将所述行信号有效数据的使能信号中的脉冲信号宽度缩小至原来的一半,以使所述行信号有效数据的使能信号对应的数据包的数据量缩小至原来的一半;
在所述时序换算参数为场信号扩大至原来的一倍的情况下,将所述场信号有效数据的使能信号中的脉冲信号宽度扩大至原来的一倍,以使所述场信号有效数据的使能信号对应的数据包的数据量扩大至原来的一倍。
根据本发明提供的一种液晶屏的图像放大方法,所述基于所述时序换算参数对待放大图像的行信号时序和场信号时序进行时序重构,还包括:
控制所述行信号时钟信号和所述场信号时钟信号不变。
根据本发明提供的一种液晶屏的图像放大方法,所述基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,具体包括:
在所述时序换算参数为行信号缩小至原来的一半的情况下,将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,其中,k为正奇数;
在第k个数据有效阶段的行信号有效数据存入完毕之后,将第k+1个数据有效阶段的行信号有效数据读取并存入至第二双端口随机存取存储器中,取出第k个数据有效阶段的行信号有效数据放入第一行,并将第k个数据有效阶段的行信号有效数据依次拉伸至第二行;
在第k+1个数据有效阶段的行信号有效数据读取并存入完毕之后,返回执行所述将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中的步骤,取出第k+1个数据有效阶段的行信号有效数据放入第三行,并将第k+1个数据有效阶段的行信号有效数据拉伸至依次拉伸至第四行,直至所述行信号有效数据存入完毕。
根据本发明提供的一种液晶屏的图像放大方法,所述基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,还包括:
在所述时序换算参数为场信号扩大至原来的一倍的情况下,读取第k个数据有效阶段的场信号有效数据,并在第k个数据有效阶段的场信号有效数据读取完毕之后拉伸第k个数据有效阶段的场信号有效数据;
读取第k+1个数据有效阶段的场信号有效数据,并在第k+1个数据有效阶段的场信号有效数据读取完毕之后拉伸第k+1个数据有效阶段的场信号有效数据,直至所述场信号有效数据读取完毕。
根据本发明提供的一种液晶屏的图像放大方法,所述将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算之前,还包括:
对FPGA输入的待放大图像的DVI数字视频接口信号进行解码;
对解码后的DVI数字视频接口信号进行时序采样,得到第一时序基准参数;
对解码后的DVI数字视频接口信号进行数据采样,得到行信号有效数据和场信号有效数据。
本发明还提供一种液晶屏的图像放大装置,包括:
换算单元,用于将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;
重构单元,用于基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;
显示单元,用于基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像数据传输至显示器进行显示。
本发明还提供一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如上述任一种所述液晶屏的图像放大方法。
本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如上述任一种所述液晶屏的图像放大方法。
本发明还提供一种显示器,包括显示屏和显示控制板,所述显示控制板上包括计算机程序,所述计算机程序被处理器执行时实现如上述任一种所述液晶屏的图像放大方法。
本发明提供的一种液晶屏的图像放大方法、装置、设备、介质和显示器,通过先将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数,之后基于时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据,之后基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、目标行信号时序数据、目标场信号时序数据、目标行信号有效数据和目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将待放大图像对应的目标格式图像数据传输至显示器进行显示,由此仅通过进行时序重构和数据转换,即可完成图像放大,实现将图像放大过程简单化,进而有效节省FPGA芯片资源浪费。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的液晶屏的图像放大方法的流程示意图之一;
图2是本发明提供的液晶屏的图像放大方法的流程示意图之二;
图3是本发明提供的液晶屏的图像放大方法的流程示意图之三;
图4是本发明提供的基于1920*1080视频图像转换成的3840*2160视频图像的行信号的时序图;
图5是本发明提供的基于1920*1080视频图像转换成的3840*2160视频图像的场信号的时序图;
图6是本发明提供的液晶屏的图像放大装置的结构示意图;
图7是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合图1-图3描述本发明的液晶屏的图像放大方法。
图1为本发明提供的液晶屏的图像放大方法的流程示意图之一,如图1所示,该方法包括:
步骤100,将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;
具体地,时序基准参数指代行同步信号的脉冲信号周期、脉冲信号宽度,场同步信号的脉冲信号周期、脉冲信号宽度、行信号的有效数据的使能信号的脉冲信号周期、脉冲信号宽度,有效数据的行数、长度及有效数据的数据有效阶段参数、行信号的时钟信号与场信号的时钟信号。
因此本发明中将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算之前,还包括:对FPGA输入的待放大图像的DVI数字视频接口信号进行解码;对解码后的DVI数字视频接口信号进行时序采样,得到第一时序基准参数;对解码后的DVI数字视频接口信号进行数据采样,得到行信号有效数据和场信号有效数据。
该步骤中,可以采用解码芯片对DVI数字视频接口信号进行解码,例如tpf401芯片,此外还可以根据解码IP模块对进行解码,本发明对此不进行限制。
时序换算参数指代将待放大图像的第一时序基准参数变换成液晶屏的显示分辨率的第二时序基准参数所需要的各时序参数的变化数值。
为了便于理解,本发明对此举例说明,例如当输入的视频图像的分辨率为1920*1080时,而液晶屏的显示模块所能正常显示的液晶屏图像的分辨率为3840*2160时,此时由于视频图像的分辨率与液晶屏图像的分辨率不一致,则为了使输入的视频图像能够正常显示,本发明中需要先对视频图像和液晶屏图像之间进行比对,得出对比结果为视频图像和液晶屏图像之间的行信号的时钟信号与场信号的时钟信号相同,都为148.5MHZ,视频图像的行信号为单行数据,液晶屏图像的行信号为四行数据,且视频图像的行信号的像素点的数据量为1920个,各行液晶屏图像的行信号的像素点的数据量为960个,由此换算出将视频图像转换成液晶屏图像需要将视频图像的单行行信号转换成四行行信号,另外对于场信号,得出对比结果为视频图像和液晶屏图像的场信号均为单行数据,但是视频图像的场信号的像素点的数据量为1080个,而液晶屏图像的场信号的像素点的数据量为2160个,因此需要将视频图像的场信号的像素点的数据量拉伸一倍,以变成2160个。
步骤200,基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;
具体地,本发明中是根据时序换算参数对各时序数据的脉冲信号宽度和脉冲信号个数进行调控。
需要说明的是,时序数据是指时间序列数据,时间序列数据是同一统一指标按时间顺序记录的数据列,本发明中的时序数据指的是时点数,也即像素点的时间序列数据,在图形进行缩放过程中,改变的是图像中的像素点的个数及排列方式,而像素点的填充速度以及填充时间点是不变的,也即脉冲信号周期是不变的,因此本发明中仅需要对各时序数据的脉冲信号宽度和脉冲信号个数进行调控即可完成时序重构。
时序数据是用于控制有效数据的传输逻辑,例如时钟信号是时序逻辑的基础,其扮演计时器的角色,如一行有800个像素,那么经过800个时钟,就可完成800个像素的填充,本发明中还根据时序换算参数对有效数据的传输逻辑进行转换,以使重构后的时序数据与转换后的有效数据时序同步,从而使得输出的放大后的图像与待放大图像之间的内容一致。
步骤300,基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像数据传输至显示器进行显示。
具体地,本发明中重构后的行信号时序数据包括重构后的行同步信号、重构后的行信号的使能信号、重构后的行信号时序数据包括重构后的行同步信号、重构后的行信号的时钟信号,重构后的场信号时序数据包括重构后的场同步信号、重构后的场信号的使能信号、重构后的场信号时序数据包括重构后的场同步信号、重构后的场信号的时钟信号,目标行信号时序数据包括目标行数的行信号有效数据,目标场信号时序数据包括目标行数的场信号有效数据。
具体地,在对重构后的行信号的各个数据进行时序同步时,需要基于重构后的行信号的时钟信号对重构后的行同步信号的高电平、重构后的行信号的使能信号的高电平、和各行的行信号有效数据的数据有效阶段进行时序同步,同理,对重构后的场信号的各个数据进行时序同步时,需要基于重构后的场信号的时钟信号对重构后的场同步信号的高电平、重构后的场信号的使能信号的高电平、和各行的场信号有效数据的数据有效阶段进行时序同步。
本发明中,以重构后的场信号举例说明,场同步信号包括低电平与高电平,其中,低电平指代消隐期,高电平指代有效期,容易理解地,在将光信号转换为电信号的扫描过程中,扫描总是从图像的左上角开始,水平向前行进,同时扫描点也以较慢的速率向下移动。当扫描点到达图像右侧边缘时,扫描点快速返回左侧,重新开始在第1行的起点下面进行第2行扫描,行与行之间的返回过程称为水平消隐。一幅完整的图像扫描信号,由水平消隐间隔分开的行信号序列构成,称为一帧。扫描点扫描完一帧后,要从图像的右下角返回到图像的左上角,开始新一帧的扫描,这一时间间隔,叫做垂直消隐,也称场消隐。
换句话说,当基于时钟信号扫描到场同步信号中的高电平处时,表明当前需要发送场信号,当扫描到场同步信号中的低电平处时,表明当前不需要进行发送场信号。
同样,场信号的使能信号又分为高电平和低电平,其中,高电平指代数据有效阶段,当场同步信号扫描到高电平时,表明新的一行数据传送马上开始,当场信号的使能信号扫描到高电平时,表明当前需要进行有效数据的传输,由此基于场信号的时钟信号对场同步信号的高电平、场信号的使能信号的高电平、和各行的场信号有效数据的数据有效阶段进行时序同步,使得新的一行数据才能传输完成。
本发明提出的液晶屏的图像放大方法,通过先将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数,之后基于时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据,之后基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、目标行信号时序数据、目标场信号时序数据、目标行信号有效数据和目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,合成后的数据即为待放大图像对应的目标格式图像数据。
FPGA现场可编程门阵列端口接着将合成后的数据传输至显示器,进而显示器可以将待放大图像对应的目标格式图像数据显示在显示器中的显示屏上。由此仅通过进行时序重构和数据转换,即可完成图像放大,实现将图像放大过程简单化,进而有效节省FPGA芯片资源浪费。
可选地,在本发明公开的另一种实施例中,参考图2,图2为本发明提供的液晶屏的图像放大方法的流程示意图之二,如图2所示:所述基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,具体包括:
步骤20011,在所述时序换算参数为行信号缩小至原来的一半的情况下,将所述行信号有效数据的使能信号中的脉冲信号宽度缩小至原来的一半,以使所述行信号有效数据的使能信号对应的数据包的数据量缩小至原来的一半;
具体地,待放大图像的行信号时序数据包括行信号有效数据的使能信号和行信号时钟信号,场信号时序数据包括场信号有效数据的使能信号和场信号时钟信号。
当输入的视频图像的分辨率为1920*1080时,而液晶屏的显示模块所能正常显示的液晶屏图像的分辨率为3840*2160时,视频图像的行信号为单行数据,液晶屏图像的行信号为四行数据,且视频图像的行信号的像素点的数据量为1920个,各行液晶屏图像的行信号的像素点的数据量为960个,由此换算出将视频图像转换成液晶屏图像需要将视频图像的单行行信号转换成四行行信号,且还需要将行信号有效数据的使能信号中的脉冲信号宽度缩小至原来的一半,以使所述行信号有效数据的使能信号对应的数据包的数据量缩小至原来的一半。
在另一应用场景中,当输入的视频图像的分辨率与液晶屏图像的分辨率之间存在其他换算关系时,例如,在时序换算参数为行信号缩小至原来的场信号扩大至原来的n倍的情况下,将行同步信号和行信号有效数据的使能信号的脉冲信号宽度均缩小至原来的将行同步信号和行信号有效数据的使能信号的脉冲信号个数均扩大至原来的n倍,进一步地,当m和n取值不为整数时,则可基于四舍五入原则对m和n进行取整,在此不再赘述,其中,m和n均为正数。
步骤20012,在所述时序换算参数为场信号扩大至原来的一倍的情况下,将所述场信号有效数据的使能信号中的脉冲信号宽度扩大至原来的一倍,以使所述场信号有效数据的使能信号对应的数据包的数据量扩大至原来的一倍。
具体地,对于场信号,得出对比结果为视频图像和液晶屏图像的场信号均为单行数据,但是视频图像的场信号的像素点的数据量为1080个,而液晶屏图像的场信号的像素点的数据量为2160个,因此需要将场信号有效数据的使能信号中的脉冲信号宽度扩大至原来的一倍,以使场信号有效数据的使能信号对应的数据包的数据量扩大至原来的一倍。
在另一应用场景中,当输入的视频图像的分辨率与液晶屏图像的分辨率之间存在其他换算关系时,例如,在时序换算参数为行信号缩小至原来的场信号扩大至原来的n倍的情况下,将场信号有效数据的长度扩大至原来的n倍,进一步地,当m和n取值不为整数时,则可基于四舍五入原则对m和n进行取整,在此不再赘述,其中,m和n均为正数。
此外,需要说明的是,在图形进行缩放过程中,改变的是图像中的像素点的个数及排列方式,而像素点的填充速度以及填充时间点是不变的,也即脉冲信号周期是不变的,因此本发明中基于时序换算参数对待放大图像的行信号时序和场信号时序进行时序重构,还包括:
控制行信号时钟信号和场信号时钟信号不变。
本发明提出的液晶屏的图像放大方法,通过在时序换算参数为行信号缩小至原来的一半的情况下,将行信号有效数据的使能信号中的脉冲信号宽度缩小至原来的一半,以使行信号有效数据的使能信号对应的数据包的数据量缩小至原来的一半,在时序换算参数为场信号扩大至原来的一倍的情况下,将场信号有效数据的使能信号中的脉冲信号宽度扩大至原来的一倍,以使场信号有效数据的使能信号对应的数据包的数据量扩大至原来的一倍,由此通过进行时序重构实现将图像放大过程简单化,进而有效节省FPGA芯片资源浪费。
可选地,在本发明公开的另一种实施例中,参考图3,图3为本发明提供的液晶屏的图像放大方法的流程示意图之三,如图3所示:所述基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,具体包括:
步骤20021,在所述时序换算参数为行信号缩小至原来的一半的情况下,将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,其中,k为正奇数;
具体地,本发明中采用双端口随机存取存储器DPRAM(Dual Port Random AccessMemory)来对有效数据进行存取,从而实现数据转换。
该步骤中,在数据存取过程中,基于时钟信号先将第一个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,接着在将第三个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,依次类推,直至行信号有效数据读取完毕。
步骤20022,在第k个数据有效阶段的行信号有效数据存入完毕之后,将第k+1个数据有效阶段的行信号有效数据读取并存入至第二双端口随机存取存储器中,取出第k个数据有效阶段的行信号有效数据放入第一行,并将第k个数据有效阶段的行信号有效数据依次拉伸至第二行;
需要说明的是,本发明中第一和第二仅用于区分存储第k个数据有效阶段的行信号有效数据和存储存储第k+1个数据有效阶段的行信号有效数据的双端口随机存取存储器,第一双端口随机存取存储器和第二双端口随机存取存储器均为DPRAM(Dual PortRandom Access Memory)。
该步骤中,容易理解地,视频图像的行信号为单行数据,液晶屏图像的行信号为四行数据,因此本发明中在取出第k个数据有效阶段的行信号有效数据放入第一行之后,还需要将第k个数据有效阶段的行信号有效数据依次拉伸至第二行,且视频图像的行信号的像素点的数据量为1920个,各行液晶屏图像的行信号的像素点的数据量为960个,由此使得像素点从1920个变成3840个。
步骤20023,在第k+1个数据有效阶段的行信号有效数据读取并存入完毕之后,返回执行所述将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中的步骤,取出第k+1个数据有效阶段的行信号有效数据放入第三行,并将第k+1个数据有效阶段的行信号有效数据拉伸至依次拉伸至第四行,直至所述行信号有效数据存入完毕。
在实际应用中,参考图4,由于行信号有效数据不止一个数据有效阶段,因此在进行数据转换时,先将第一个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,接着将第二个数据有效阶段的行信号有效数据读取并存入至第二双端口随机存取存储器中,并在将存入第二个数据有效阶段的行信号有效数据时,取出第一个数据有效阶段的行信号有效数据,并拉伸一倍,当第二个数据有效阶段的行信号有效数据存满之后,再将第三个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,取出第二个数据有效阶段的行信号有效数据拉伸一倍…以此类推,直至行信号有效数据读取完毕,参考图4,图4中四行有效数据即为拉伸后的行信号的有效数据的时序图,其中,图4中的1代表1920*1080视频图像中的第一个数据有效阶段的行信号有效数据,2代表1920*1080视频图像中的第二个数据有效阶段的行信号有效数据…以此类推,在此不再赘述。
由于时钟信号频率相同,因此输出的下一个数据有效阶段刚好可以重复一次上一个数据有效阶段的操作,数据刚好不会溢出和取空,从而可以将分辨率为1920*1080的视频图像时转换成分辨率为3840*2160的液晶屏图像。
对于场信号,得出对比结果为视频图像和液晶屏图像的场信号均为单行数据,但是视频图像的场信号的像素点的数据量为1080个,而液晶屏图像的场信号的像素点的数据量为2160个,因此基于时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,还包括:
在所述时序换算参数为场信号扩大至原来的一倍的情况下,读取第k个数据有效阶段的场信号有效数据,并在第k个数据有效阶段的场信号有效数据读取完毕之后拉伸第k个数据有效阶段的场信号有效数据;
读取第k+1个数据有效阶段的场信号有效数据,并在第k+1个数据有效阶段的场信号有效数据读取完毕之后拉伸第k+1个数据有效阶段的场信号有效数据,直至所述场信号有效数据读取完毕。
具体地,先基于读取第1个数据有效阶段的行信号有效数据,并在第1个数据有效阶段的行信号有效数据读取完毕之后拉伸第1个数据有效阶段的行信号有效数据,接着读取第2个数据有效阶段的行信号有效数据,并在第2个数据有效阶段的行信号有效数据读取完毕之后拉伸第2个数据有效阶段的行信号有效数据…依次类推,直至行信号有效数据读取完毕,参考图5,图5中单行有效数据即为拉伸后的场信号的有效数据的时序图,其中,图5中的1080有效数据第一个代表1920*1080视频图像中的第一个数据有效阶段的场信号有效数据,1080有效数据第二个代表1920*1080视频图像中的第二个数据有效阶段的场信号有效数据…以此类推,在此不再赘述。
此外,在另一应用场景中,当输入的视频图像的分辨率与液晶屏图像的分辨率之间存在其他换算关系时,例如,在时序换算参数为行信号缩小至原来的场信号扩大至原来的n倍的情况下,将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,其中,k为正奇数,接着在第k个数据有效阶段的行信号有效数据存入完毕之后,将第k+1个数据有效阶段的行信号有效数据读取并存入至第二双端口随机存取存储器中,取出第k个数据有效阶段的行信号有效数据放入第i行,并将第k个数据有效阶段的行信号有效数据依次拉伸至第i+l行,其中,i+l=m,m取值依次为正整数。
在第k+1个数据有效阶段的行信号有效数据读取并存入完毕之后,返回执行将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中的步骤,取出第k+1个数据有效阶段的行信号有效数据放入第i+l+1行,并将第k+1个数据有效阶段的行信号有效数据拉伸至依次拉伸至第i+2l+1,直至行信号有效数据存入完毕,其中,i+2l+1=2m。
本发明中提出的液晶屏的图像放大方法,仅通过交替循环进行行信号有效数据的存取,即可实现将图像放大过程简单化进而有效节省FPGA芯片资源浪费。
下面对本发明提供的液晶屏的图像放大装置进行描述,下文描述的液晶屏的图像放大装置与上文描述的液晶屏的图像放大方法可相互对应参照。
参考图6,图6是本发明提供的液晶屏的图像放大装置的结构示意图,如图6所示,所述液晶屏的图像放大装置包括:换算单元610、重构单元620和显示单元630。其中,换算单元610,用于将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;重构单元620,用于基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;显示单元630,用于基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像传输至显示器进行显示。
根据本发明提供的一种液晶屏的图像放大装置,所述重构单元620,还用于在所述时序换算参数为行信号缩小至原来的一半的情况下,将所述行信号有效数据的使能信号中的脉冲信号宽度缩小至原来的一半,以使所述行信号有效数据的使能信号对应的数据包的数据量缩小至原来的一半;在所述时序换算参数为场信号扩大至原来的一倍的情况下,将所述场信号有效数据的使能信号中的脉冲信号宽度扩大至原来的一倍,以使所述场信号有效数据的使能信号对应的数据包的数据量扩大至原来的一倍。所述重构单元620,还用于控制所述行信号时钟信号和所述场信号时钟信号不变。
根据本发明提供的一种液晶屏的图像放大装置,所述重构单元620,还用于在所述时序换算参数为行信号缩小至原来的一半的情况下,将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,其中,k为正奇数;在第k个数据有效阶段的行信号有效数据存入完毕之后,将第k+1个数据有效阶段的行信号有效数据读取并存入至第二双端口随机存取存储器中,取出第k个数据有效阶段的行信号有效数据放入第一行,并将第k个数据有效阶段的行信号有效数据依次拉伸至第二行;在第k+1个数据有效阶段的行信号有效数据读取并存入完毕之后,返回执行所述将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中的步骤,取出第k+1个数据有效阶段的行信号有效数据放入第三行,并将第k+1个数据有效阶段的行信号有效数据拉伸至依次拉伸至第四行,直至所述行信号有效数据存入完毕。所述重构单元620,还用于在所述时序换算参数为场信号扩大至原来的一倍的情况下,读取第k个数据有效阶段的场信号有效数据,并在第k个数据有效阶段的场信号有效数据读取完毕之后拉伸第k个数据有效阶段的场信号有效数据;读取第k+1个数据有效阶段的场信号有效数据,并在第k+1个数据有效阶段的场信号有效数据读取完毕之后拉伸第k+1个数据有效阶段的场信号有效数据,直至所述场信号有效数据读取完毕。
根据本发明提供的一种液晶屏的图像放大装置,所述换算单元610,还用于对FPGA输入的待放大图像的DVI数字视频接口信号进行解码;对解码后的DVI数字视频接口信号进行时序采样,得到第一时序基准参数;对解码后的DVI数字视频接口信号进行数据采样,得到行信号有效数据和场信号有效数据。
本发明提出的液晶屏的图像放大装置,通过先将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数,之后基于时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据,之后基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、目标行信号时序数据、目标场信号时序数据、目标行信号有效数据和目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以显示待放大图像对应的目标格式图像,由此仅通过进行时序重构和数据转换,即可完成图像放大,实现将图像放大过程简单化,进而有效节省FPGA芯片资源浪费。
图7示例了一种电子设备的实体结构示意图,如图7所示,该电子设备可以包括:处理器(processor)710、通信接口(Communications Interface)720、存储器(memory)730和通信总线740,其中,处理器710,通信接口720,存储器730通过通信总线740完成相互间的通信。处理器710可以调用存储器730中的逻辑指令,以执行液晶屏的图像放大方法,该方法包括:将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像数据传输至显示器进行显示。
此外,上述的存储器730中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面,本发明还提供一种显示器,所述显示器包括显示屏和显示控制板,所述显示控制板包括计算机程序,所述计算机程序可存储在非暂态计算机可读存储介质上,所述计算机程序被处理器执行时,计算机能够执行上述各方法所提供的液晶屏的图像放大方法。
又一方面,本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各方法提供的液晶屏的图像放大方法,该方法包括:将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像数据传输至显示器进行显示。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种液晶屏的图像放大方法,其特征在于,包括:
将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;
基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;
基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像数据传输至显示器进行显示。
2.根据权利要求1所述的液晶屏的图像放大方法,其特征在于,所述待放大图像的行信号时序数据包括行信号有效数据的使能信号和行信号时钟信号,所述场信号时序数据包括场信号有效数据的使能信号和场信号时钟信号;
所述基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,具体包括:
在所述时序换算参数为行信号缩小至原来的一半的情况下,将所述行信号有效数据的使能信号中的脉冲信号宽度缩小至原来的一半,以使所述行信号有效数据的使能信号对应的数据包的数据量缩小至原来的一半;
在所述时序换算参数为场信号扩大至原来的一倍的情况下,将所述场信号有效数据的使能信号中的脉冲信号宽度扩大至原来的一倍,以使所述场信号有效数据的使能信号对应的数据包的数据量扩大至原来的一倍。
3.根据权利要求2所述的液晶屏的图像放大方法,其特征在于,所述基于所述时序换算参数对待放大图像的行信号时序和场信号时序进行时序重构,还包括:
控制所述行信号时钟信号和所述场信号时钟信号不变。
4.根据权利要求1所述的液晶屏的图像放大方法,其特征在于,所述基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,具体包括:
在所述时序换算参数为行信号缩小至原来的一半的情况下,将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中,其中,k为正奇数;
在第k个数据有效阶段的行信号有效数据存入完毕之后,将第k+1个数据有效阶段的行信号有效数据读取并存入至第二双端口随机存取存储器中,取出第k个数据有效阶段的行信号有效数据放入第一行,并将第k个数据有效阶段的行信号有效数据依次拉伸至第二行;
在第k+1个数据有效阶段的行信号有效数据读取并存入完毕之后,返回执行所述将第k个数据有效阶段的行信号有效数据读取并存入至第一双端口随机存取存储器中的步骤,取出第k+1个数据有效阶段的行信号有效数据放入第三行,并将第k+1个数据有效阶段的行信号有效数据拉伸至依次拉伸至第四行,直至所述行信号有效数据存入完毕。
5.根据权利要求1所述的液晶屏的图像放大方法,其特征在于,所述基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,还包括:
在所述时序换算参数为场信号扩大至原来的一倍的情况下,读取第k个数据有效阶段的场信号有效数据,并在第k个数据有效阶段的场信号有效数据读取完毕之后拉伸第k个数据有效阶段的场信号有效数据;
读取第k+1个数据有效阶段的场信号有效数据,并在第k+1个数据有效阶段的场信号有效数据读取完毕之后拉伸第k+1个数据有效阶段的场信号有效数据,直至所述场信号有效数据读取完毕。
6.根据权利要求1至5任一项所述的液晶屏的图像放大方法,其特征在于,所述将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算之前,还包括:
对FPGA输入的待放大图像的DVI数字视频接口信号进行解码;
对解码后的DVI数字视频接口信号进行时序采样,得到第一时序基准参数;
对解码后的DVI数字视频接口信号进行数据采样,得到行信号有效数据和场信号有效数据。
7.一种液晶屏的图像放大装置,其特征在于,包括:
换算单元,用于将待放大图像的第一时序基准参数与液晶屏的显示分辨率的第二时序基准参数进行比对换算,得到时序换算参数;
重构单元,用于基于所述时序换算参数对待放大图像的行信号时序数据和场信号时序数据进行时序重构,并基于所述时序换算参数对待放大图像的行信号有效数据和场信号有效数据进行数据转换,得到目标行信号有效数据和目标场信号有效数据;
显示单元,用于基于时序同步对重构后的行信号时序数据、重构后的场信号时序数据、所述目标行信号有效数据和所述目标场信号有效数据进行合成,并将合成后的数据传输至FPGA现场可编程门阵列端口,以通过FPGA现场可编程门阵列端口将所述待放大图像对应的目标格式图像传输至显示器进行显示。
8.一种电子设备,包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1至6任一项所述液晶屏的图像放大方法。
9.一种非暂态计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述液晶屏的图像放大方法。
10.一种显示器,包括显示屏和显示控制板,其特征在于,所述显示控制板上包括计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述液晶屏的图像放大方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210448092.4A CN115037885A (zh) | 2022-04-26 | 2022-04-26 | 液晶屏的图像放大方法、装置、设备、介质和显示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210448092.4A CN115037885A (zh) | 2022-04-26 | 2022-04-26 | 液晶屏的图像放大方法、装置、设备、介质和显示器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115037885A true CN115037885A (zh) | 2022-09-09 |
Family
ID=83118951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210448092.4A Pending CN115037885A (zh) | 2022-04-26 | 2022-04-26 | 液晶屏的图像放大方法、装置、设备、介质和显示器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115037885A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115278141A (zh) * | 2022-09-27 | 2022-11-01 | 成都中星世通电子科技有限公司 | 一种多制式的模拟图像信号解调还原方法和系统 |
-
2022
- 2022-04-26 CN CN202210448092.4A patent/CN115037885A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115278141A (zh) * | 2022-09-27 | 2022-11-01 | 成都中星世通电子科技有限公司 | 一种多制式的模拟图像信号解调还原方法和系统 |
CN115278141B (zh) * | 2022-09-27 | 2023-01-17 | 成都中星世通电子科技有限公司 | 一种多制式的模拟图像信号解调还原方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109992232B (zh) | 图像更新方法、装置、终端及存储介质 | |
JP2656737B2 (ja) | ビデオ情報を処理するためのデータ処理装置 | |
US9454794B2 (en) | Image processing apparatus, image processing method, and program | |
CN1981519A (zh) | 用于显示图像帧序列的方法和系统 | |
EP0133026A2 (en) | Video signal processing apparatus | |
KR940005134A (ko) | 고화질 텔레비젼의 픽쳐인픽쳐방법 및 장치 | |
CN111510773A (zh) | 一种分辨率调整方法、显示屏、计算机存储介质和设备 | |
CN115037885A (zh) | 液晶屏的图像放大方法、装置、设备、介质和显示器 | |
CN111464757A (zh) | 视频处理方法、装置和系统 | |
CN115511709A (zh) | 一种自适应的超分辨率图像采样系统 | |
CN114449178A (zh) | 视频信号传输控制方法及视频信号传输系统 | |
JP2000324337A (ja) | 画像拡大縮小装置 | |
CN113658049A (zh) | 一种图像转置的方法、设备和计算机可读存储介质 | |
CN113141481A (zh) | 视频时序转换方法和装置、计算机可读介质 | |
JP2008015565A (ja) | 画像処理回路および画像処理システムならびに画像処理方法 | |
CN114339379B (zh) | 多窗口超低延迟视频信号处理方法、装置、设备及介质 | |
US5113243A (en) | Method of and device for decoding animated images | |
EP1784783B1 (en) | Method of address-controlling memory with single buffer structure | |
CN108769785A (zh) | 视频播放方法、装置及存储介质 | |
CN116112627B (zh) | 一种视频帧率自适应变换的方法和电路 | |
CN114727051B (zh) | 一种媒体资源传输装置、系统及方法 | |
WO2023178576A1 (zh) | 一种显示控制方法、显示控制装置及智能终端 | |
JP5151177B2 (ja) | 画素数変換装置 | |
CN111835957B (zh) | 视频处理方法、视频处理装置和视频处理设备 | |
Pan et al. | An FPGA-based 4K UHDTV H. 264/AVC video decoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |