CN115033504A - 一种带回退机制的fifo存储器及读写方法、通信系统 - Google Patents
一种带回退机制的fifo存储器及读写方法、通信系统 Download PDFInfo
- Publication number
- CN115033504A CN115033504A CN202210756537.5A CN202210756537A CN115033504A CN 115033504 A CN115033504 A CN 115033504A CN 202210756537 A CN202210756537 A CN 202210756537A CN 115033504 A CN115033504 A CN 115033504A
- Authority
- CN
- China
- Prior art keywords
- address
- message
- reading
- unit
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本发明涉及数据存储技术领域，特别涉及一种带回退机制的FIFO存储器及读写方法、通信系统，其中方法包括：生成写指针、读指针和镜像指针；获取控制指令，控制指令包括写入指令、读取指令和回退指令；若获取到写入指令，则确定待写入的报文的帧头，并令镜像指针和写指针指向报文的帧头，再通过移动写指针，向存储单元中写入报文；若获取到读取指令，则通过移动读指针，从存储单元中读取报文；若获取到回退指令，则令写指针跳转到镜像指针指向的位置。本发明能够在数据缓冲时，及时丢弃错误的报文，又不影响新报文的接收。
Description
技术领域
本发明实施例涉及数据存储技术领域，特别涉及一种带回退机制的FIFO存储器及读写方法、通信系统。
背景技术
在通信系统的通信过程中，常需要收发各种报文。对于突发式报文的接收，一般会使用FIFO存储器作为数据缓冲器，先写入接收到的突发式报文，再按照需求读取出来，以便进行后续处理。但在传输过程中，报文有可能产生错误。一旦产生错误，即使立即中断传输，已存入FIFO存储器内的数据仍会造成存储空间的浪费，并且可能会影响报文的读取，但若清空FIFO存储器的存储空间，又会丢失在先接收的报文。并且，中断传输也会影响接收后续的突发式报文，造成新的报文丢失。
发明内容
基于现有FIFO存储器难以应对突发报文错误的问题，本发明实施例提供了一种带回退机制的FIFO存储器及读写方法、通信系统，能够在突发报文错误时，令写指针回退，覆盖错误的数据，重新写入正确的报文。
第一方面，本发明实施例提供了一种带回退机制的FIFO存储器读写方法，包括：
生成写指针、读指针和镜像指针；
获取控制指令；所述控制指令包括写入指令、读取指令和回退指令；
若获取到写入指令，则确定待写入的报文的帧头，并令所述镜像指针和写指针指向报文的帧头，再通过移动所述写指针，向存储单元中写入报文；
若获取到读取指令，则通过移动所述读指针，从所述存储单元中读取报文；
若获取到回退指令，则令所述写指针跳转到所述镜像指针指向的位置。
可选地，在读取报文的过程中，当所述读指针追上所述镜像指针，令所述镜像指针跟随所述读指针移动。
可选地，所述的方法还包括：
在所述获取控制指令之前，标记所有待写入的报文的首个数据单元；
所述确定待写入的报文的帧头，包括：对待写入的报文中的数据单元逐一进行判断，若数据单元中存在标记，则确定为报文的帧头。
可选地，所述确定待写入的报文的帧头，包括：
获取外部指示，基于所述外部指示，确定对应的数据单元为帧头。
第二方面，本发明实施例还提供了一种带回退机制的FIFO存储器，包括：
存储单元，用于存储报文；
写地址单元，与所述存储单元连接，用于基于写时钟生成写地址，并根据写地址将相应的报文存入所述存储单元；
读地址单元，与所述存储单元连接，用于基于读时钟生成读地址，并根据读地址读取出所述存储单元中的报文；
读地址同步单元，与所述读地址单元连接，用于将读地址同步到写时钟下；
写地址同步单元，与所述写地址单元连接，用于将写地址同步到读时钟下；
满状态生成单元，与所述写地址单元和所述读地址同步单元连接，用于比对写地址和同步到写时钟下的读地址，生成写入状态标志；所述写入状态标志包括满、半满以及溢出错误；
空状态生成单元，与所述读地址单元和所述写地址同步单元连接，用于比对读地址和同步到读时钟下的写地址，生成读取状态标志；所述读取状态标志包括空、半空以及读空错误；
镜像地址生成单元，与所述写地址单元连接，用于响应外部输入的写入指令，基于报文的帧头对应的写地址生成镜像地址；所述写地址单元还用于响应外部输入的回退指令，基于所述镜像地址更新写地址。
可选地，所述镜像地址生成单元还与所述读地址同步单元连接；所述镜像地址生成单元还用于响应外部输入的读取指令，基于同步到写时钟下的读地址进行判定，当判定同步到写时钟下的读地址与所述镜像地址相同，则持续基于读地址更新所述镜像地址，直至读取结束。
可选地，所述的FIFO存储器还包括：
镜像地址判断单元，与所述镜像地址生成单元进行连接，用于接收外部输入的控制指令和待写入的报文，并确定报文的帧头；所述控制指令包括写入指令、读取指令和回退指令。
可选地，所述镜像地址判断单元确定报文的帧头，包括：基于报文中的数据单元是否存在帧头标记，判断输入的数据单元是否为报文的帧头。
可选地，所述镜像地址判断单元确定报文的帧头，包括：基于获取的外部指示，确定对应的数据单元为帧头。
第三方面，本发明实施例还提供了一种通信系统，采用如上述任一项所述的带回退机制的FIFO存储器作为数据缓冲器。
本发明提供了一种带回退机制的FIFO存储器及读写方法、通信系统，该FIFO存储器读写方法利用镜像指针指向写入报文的帧头，当出现报文错误，即可令写指针回退，跳转到镜像指针所指的帧头位置，重新写入正确的报文，覆盖错误的数据；本发明通过写指针回退，可以只修正存储单元中出现错误的报文，而不影响已经写入的正确报文，且不会延误后续报文的写入。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种带回退机制的FIFO存储器读写方法流程图；
图2是本发明一实施例提供的FIFO存储器读写方法读写过程中，镜像指针的一种指向位置示意图；
图3是本发明一实施例提供的FIFO存储器读写方法读写过程中，镜像指针的另一种指向位置示意图；
图4是本发明一实施例提供的一种带回退机制的FIFO存储器结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如前所述，在通信系统的通信过程中，常需要收发各种报文，且报文的长度可能不等。对于突发式报文的接收，一般会使用FIFO存储器作为数据缓冲器，先写入接收到的突发式报文，再按照需求读取出来，以便进行后续的数据处理。在传输过程中，FIFO存储器接收的报文可能来自不同设备，报文有可能产生错误。一旦产生错误，即使立即中断传输，已存入FIFO存储器内的数据仍会造成存储空间的浪费，并且可能会影响报文的读取，但若清空FIFO存储器的存储空间，又会丢失在先接收的、没有错误的报文。并且，中断传输也会影响接收后续的突发式报文，造成新的报文丢失。利用CPU等模块存储的软件在出现错误后进行调整，响应较慢，整体耗时会比较长，同样有可能错失后续的突发式报文。有鉴于此，本发明提出一种带回退机制的FIFO存储器读写方法，以解决现有FIFO存储器难以应对突发报文错误的问题。
下面描述以上构思的具体实现方式。
请参考图1和图2，本发明实施例提供了一种带回退机制的FIFO存储器读写方法，该方法包括：
步骤100，生成写指针、读指针和镜像指针；
步骤102，获取控制指令；所述控制指令包括写入指令、读取指令和回退指令；
若获取到写入指令，则确定待写入的报文的帧头，并令所述镜像指针和写指针指向报文的帧头，再通过移动所述写指针，向存储单元中写入报文；
若获取到读取指令，则通过移动所述读指针，从所述存储单元中读取报文；
若获取到回退指令，则令所述写指针跳转到所述镜像指针指向的位置。
本发明上述实施例在利用传统FIFO存储器具备的写指针与读指针实现先进先出的数据缓冲过程的同时，利用传统FIFO存储器不具备的镜像指针进行索引，以实现写指针回退。图2中以直线区分报文的存储区间，以S曲线表示写指针写完成或未完成，读写过程中，如图2所示，写指针移动写入第n+2条报文(简称报文n+2，n为整数)，镜像指针指向第n+2条报文的帧头，读指针移动读取第n条报文(简称报文n)。通过将镜像指针定位在报文的帧头，令写指针可以在出现错误后快速响应，立即回退到出现错误的报文帧头处，重新写入正确报文，从而覆盖存储空间内的错误报文。该方式响应速度快，不耽误接收后续的报文，也不会影响到在先接收的报文，特别适用于组包报文数据接收。
可选地，如图3所示，在读取报文的过程中，当所述读指针追上所述镜像指针，令所述镜像指针跟随所述读指针移动。
图3中同样以直线区分报文的存储区间，以S曲线表示写指针写完成或未完成，当接收的报文数据量较大，即包括较多的数据单元，可能写指针仍在写入报文后半段的数据单元，而读指针已经开始读取该报文前半段的数据单元，当读指针追上镜像指针后，镜像指针指向当前读指针，随读指针移动。如图3所示，写指针移动写入第m+2条报文(简称报文m+2，m为整数)，读指针也移动读取到第m+2条报文，镜像指针指向当前的读指针。当报文出错时，写指针跳回到镜像指针，重新开始接收新一帧报文。
可选地，该FIFO存储器读写方法还包括：
在所述获取控制指令之前，标记所有待写入的报文的首个数据单元；
所述确定待写入的报文的帧头，包括：
对待写入的报文中的数据单元逐一进行判断，若数据单元中存在标记，则确定为报文的帧头。
现有技术通常不会对报文进行区分。上述实施例通过标记报文的首个数据单元确定报文的帧头，在不断接收各数据单元的过程中，可快速判断报文的帧头，以便及时调整镜像指针的指向位置。
可选地，该FIFO存储器读写方法中，所述确定待写入的报文的帧头，包括：
获取外部指示，基于所述外部指示，确定对应的数据单元为帧头。
上述实施例中，可不考虑报文，直接由外部指示指定相应的数据单元为帧头，灵活程度更高。
如图4所示，本发明实施例还提供了一种带回退机制的FIFO存储器，该存储器能够实现上述方法，该FIFO存储器包括存储单元、写地址单元、读地址单元、读地址同步单元、写地址同步单元、满状态生成单元、空状态生成单元和镜像地址生成单元；具体的，其中：
存储单元用于存储报文；
写地址单元与所述存储单元连接，用于基于写时钟生成写地址，并根据写地址将相应的报文存入所述存储单元；
读地址单元与所述存储单元连接，用于基于读时钟生成读地址，并根据读地址读取出所述存储单元中的报文；
读地址同步单元与所述读地址单元连接，用于将读地址同步到写时钟下；
写地址同步单元与所述写地址单元连接，用于将写地址同步到读时钟下；
满状态生成单元与所述写地址单元和所述读地址同步单元连接，用于比对写地址和同步到写时钟下的读地址，生成写入状态标志；所述写入状态标志包括满、半满以及溢出错误；
空状态生成单元与所述读地址单元和所述写地址同步单元连接，用于比对读地址和同步到读时钟下的写地址，生成读取状态标志；所述读取状态标志包括空、半空以及读空错误；
镜像地址生成单元与所述写地址单元连接，用于响应外部输入的写入指令，基于报文的帧头对应的写地址生成镜像地址；所述写地址单元还用于响应外部输入的回退指令，基于所述镜像地址更新写地址。
上述实施例中，写地址即写指针指向的地址，读地址即读指针指向的地址，镜像地址即镜像指针指向的地址。随着报文不断进入FIFO存储器，写地址不断更新，随着报文不断被读出，读地址不断更新。基于报文的帧头对应的写地址(即报文首地址)生成镜像地址，即令镜像指针指向报文的帧头，如图2所示。当报文出错，FIFO存储器接收到回退指令，基于当前的镜像地址更新写地址，即令写指针回退到镜像指针所指向的位置，从而快速响应，更新出现错误的报文。
可选地，所述镜像地址生成单元还与所述读地址同步单元连接；所述镜像地址生成单元还用于响应外部输入的读取指令，基于同步到写时钟下的读地址进行判定，当判定同步到写时钟下的读地址与所述镜像地址相同，则持续基于读地址更新所述镜像地址，直至读取结束。
上述实施例中，当判定同步到写时钟下的读地址与所述镜像地址相同，即可认为读指针追上了镜像指针，如图3所示，持续基于读地址更新镜像地址，即使得镜像指针不断指向当前读指针，随读指针移动，直至读取结束。
可选地，该FIFO存储器还包括镜像地址判断单元；镜像地址判断单元与所述镜像地址生成单元进行连接，用于接收外部输入的控制指令和待写入的报文，并确定报文的帧头；所述控制指令包括写入指令、读取指令和回退指令。
该实施例中，镜像地址判断单元能够对外部输入的指令和报文进行判断，确定报文的帧头，以便确定新报文的首地址。可选地，镜像地址判断单元也可用于转发外部输入的控制指令至对应的单元，如转发回退指令至写地址单元。
进一步地，所述镜像地址判断单元确定报文的帧头，包括：基于报文中的数据单元是否存在帧头标记，判断输入的数据单元是否为报文的帧头。
通过预先在报文的首个数据单元进行帧头标记，可用于FIFO存储器确定报文的帧头。FIFO存储器根据报文数据确定帧头。帧头标记可由发射报文的设备进行添加。镜像地址判断单元根据报文中的数据单元是否存在帧头标记，判断该数据单元是否为报文的帧头，从而确定镜像地址生成单元是否需要基于报文的帧头对应的写地址生成镜像地址。
可选地，所述镜像地址判断单元确定报文的帧头，包括：基于获取的外部指示，确定对应的数据单元为帧头。
该实施例中，镜像地址判断单元基于直接由外部输入的指示对报文进行判断，指定对应的数据单元为帧头。FIFO存储器根据外部指示确定帧头。外部指示可由发射报文的设备提供，也可由用户提供。
本发明实施例还提供了一种通信系统，采用如上述任一项实施例所述的带回退机制的FIFO存储器作为数据缓冲器。
采用上述带回退机制的FIFO存储器作为数据缓冲器，能够在传输过程中快速修正错误的报文，并且不影响新报文的接收，有助于通信系统获取到准确的突发式可变长度报文。
综上所述，本发明提供了一种带回退机制的FIFO存储器及读写方法、通信系统，每次当有新报文进FIFO存储器时，镜像指针指向新报文首地址，随着报文不断进入FIFO存储器，写指针不断更新，随着报文不断被读出，读指针不断更新，当读指针追上镜像指针后，镜像指针指向当前读指针，随读指针移动，当报文出错时，写指针跳回镜像指针处。本发明能够在FIFO存储器用于数据缓冲时，及时丢弃错误的报文，又不影响新报文的接收，并且，基于硬件实现的处理过程比软件处理响应速度更快，效率更高。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种带回退机制的FIFO存储器读写方法，其特征在于，包括：
生成写指针、读指针和镜像指针；
获取控制指令；所述控制指令包括写入指令、读取指令和回退指令；
若获取到写入指令，则确定待写入的报文的帧头，并令所述镜像指针和写指针指向报文的帧头，再通过移动所述写指针，向存储单元中写入报文；
若获取到读取指令，则通过移动所述读指针，从所述存储单元中读取报文；
若获取到回退指令，则令所述写指针跳转到所述镜像指针指向的位置。
2.根据权利要求1所述的方法，其特征在于，
在读取报文的过程中，当所述读指针追上所述镜像指针，令所述镜像指针跟随所述读指针移动。
3.根据权利要求1所述的方法，其特征在于，还包括：
在所述获取控制指令之前，标记所有待写入的报文的首个数据单元；
所述确定待写入的报文的帧头，包括：对待写入的报文中的数据单元逐一进行判断，若数据单元中存在标记，则确定为报文的帧头。
4.根据权利要求1所述的方法，其特征在于，
所述确定待写入的报文的帧头，包括：
获取外部指示，基于所述外部指示，确定对应的数据单元为帧头。
5.一种带回退机制的FIFO存储器，其特征在于，包括：
存储单元，用于存储报文；
写地址单元，与所述存储单元连接，用于基于写时钟生成写地址，并根据写地址将相应的报文存入所述存储单元；
读地址单元，与所述存储单元连接，用于基于读时钟生成读地址，并根据读地址读取出所述存储单元中的报文；
读地址同步单元，与所述读地址单元连接，用于将读地址同步到写时钟下；
写地址同步单元，与所述写地址单元连接，用于将写地址同步到读时钟下；
满状态生成单元，与所述写地址单元和所述读地址同步单元连接，用于比对写地址和同步到写时钟下的读地址，生成写入状态标志；所述写入状态标志包括满、半满以及溢出错误；
空状态生成单元，与所述读地址单元和所述写地址同步单元连接，用于比对读地址和同步到读时钟下的写地址，生成读取状态标志；所述读取状态标志包括空、半空以及读空错误；
镜像地址生成单元，与所述写地址单元连接，用于响应外部输入的写入指令，基于报文的帧头对应的写地址生成镜像地址；所述写地址单元还用于响应外部输入的回退指令，基于所述镜像地址更新写地址。
6.根据权利要求5所述的FIFO存储器，其特征在于，
所述镜像地址生成单元还与所述读地址同步单元连接；所述镜像地址生成单元还用于响应外部输入的读取指令，基于同步到写时钟下的读地址进行判定，当判定同步到写时钟下的读地址与所述镜像地址相同，则持续基于读地址更新所述镜像地址，直至读取结束。
7.根据权利要求6所述的FIFO存储器，其特征在于，还包括：
镜像地址判断单元，与所述镜像地址生成单元进行连接，用于接收外部输入的控制指令和待写入的报文，并确定报文的帧头；所述控制指令包括写入指令、读取指令和回退指令。
8.根据权利要求7所述的FIFO存储器，其特征在于，
所述镜像地址判断单元确定报文的帧头，包括：基于报文中的数据单元是否存在帧头标记，判断输入的数据单元是否为报文的帧头。
9.根据权利要求7所述的FIFO存储器，其特征在于，
所述镜像地址判断单元确定报文的帧头，包括：基于获取的外部指示，确定对应的数据单元为帧头。
10.一种通信系统，其特征在于，采用如权利要求5-9任一项所述的带回退机制的FIFO存储器作为数据缓冲器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210756537.5A CN115033504A (zh) | 2022-06-30 | 2022-06-30 | 一种带回退机制的fifo存储器及读写方法、通信系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210756537.5A CN115033504A (zh) | 2022-06-30 | 2022-06-30 | 一种带回退机制的fifo存储器及读写方法、通信系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115033504A true CN115033504A (zh) | 2022-09-09 |
Family
ID=83127782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210756537.5A Pending CN115033504A (zh) | 2022-06-30 | 2022-06-30 | 一种带回退机制的fifo存储器及读写方法、通信系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115033504A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243672A (ja) * | 1993-02-15 | 1994-09-02 | Nippon Steel Corp | Ｆｉｆｏメモリの書き込み・読み出し構造 |
| US6543014B1 (en) * | 1998-09-01 | 2003-04-01 | Hitachi, Ltd. | Data transmitting/receiving apparatus for executing data retransmission and parallel processor system |
| CN1949695A (zh) * | 2006-10-28 | 2007-04-18 | 华为技术有限公司 | 一种帧数据传输中错帧丢弃的方法和系统 |
| CN108108148A (zh) * | 2016-11-24 | 2018-06-01 | 舒尔电子(苏州)有限公司 | 一种数据处理方法和装置 |
| CN111245742A (zh) * | 2019-12-31 | 2020-06-05 | 宁波舜宇智能科技有限公司 | 数据的缓冲方法、装置、计算机和可读存储介质 |
| CN111258533A (zh) * | 2020-01-14 | 2020-06-09 | 厦门鑫忆讯科技有限公司 | 任意深度异步fifo存储器 |
| CN111367495A (zh) * | 2020-03-06 | 2020-07-03 | 电子科技大学 | 一种异步先入先出的数据缓存控制器 |
-
2022
- 2022-06-30 CN CN202210756537.5A patent/CN115033504A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243672A (ja) * | 1993-02-15 | 1994-09-02 | Nippon Steel Corp | Ｆｉｆｏメモリの書き込み・読み出し構造 |
| US6543014B1 (en) * | 1998-09-01 | 2003-04-01 | Hitachi, Ltd. | Data transmitting/receiving apparatus for executing data retransmission and parallel processor system |
| CN1949695A (zh) * | 2006-10-28 | 2007-04-18 | 华为技术有限公司 | 一种帧数据传输中错帧丢弃的方法和系统 |
| CN108108148A (zh) * | 2016-11-24 | 2018-06-01 | 舒尔电子(苏州)有限公司 | 一种数据处理方法和装置 |
| CN111245742A (zh) * | 2019-12-31 | 2020-06-05 | 宁波舜宇智能科技有限公司 | 数据的缓冲方法、装置、计算机和可读存储介质 |
| CN111258533A (zh) * | 2020-01-14 | 2020-06-09 | 厦门鑫忆讯科技有限公司 | 任意深度异步fifo存储器 |
| CN111367495A (zh) * | 2020-03-06 | 2020-07-03 | 电子科技大学 | 一种异步先入先出的数据缓存控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111448543B (zh) | 内存访问技术及计算机系统 | |
| CN111427859B (zh) | 一种消息处理方法、装置、电子设备及存储介质 | |
| CN110968431A (zh) | 一种消息处理方法、装置及设备 | |
| US6859824B1 (en) | Storage system connected to a data network with data integrity | |
| US7904617B2 (en) | Indicating data buffer by last bit flag | |
| JP2007259274A (ja) | 再送制御回路、送信装置、再送制御方法及び再送制御プログラム | |
| CN115033504A (zh) | 一种带回退机制的fifo存储器及读写方法、通信系统 | |
| CN111984198B (zh) | 消息队列实现方法、装置及电子设备 | |
| CN108108148B (zh) | 一种数据处理方法和装置 | |
| CN110851390B (zh) | 一种基于fpga实现4m 1553b总线协议的方法及系统 | |
| US10901868B1 (en) | Systems and methods for error recovery in NAND memory operations | |
| CN115048230A (zh) | 内存队列持久化处理方法、装置、电子设备、介质及产品 | |
| JP2007058265A (ja) | ログ出力制御装置及びログ出力制御プログラム | |
| US8145786B2 (en) | Efficient buffer utilization in a computer network-based messaging system | |
| US11570121B2 (en) | Apparatus for buffered transmission of data | |
| JP5093986B2 (ja) | プロセッサ間通信方法及びプロセッサ間通信装置 | |
| CN111885431B (zh) | 一种通信控制方法和装置 | |
| JP5334173B2 (ja) | データ転送システム及びリトライ制御方法 | |
| JP2603013B2 (ja) | リングバッファのメッセージ管理処理方式 | |
| JP2008152580A (ja) | 通信装置、及び通信方法 | |
| JP2008053783A (ja) | データ転送バッファ制御装置及びデータ転送制御方法 | |
| CN111666339A (zh) | 一种多线程数据同步方法 | |
| CN117270762A (zh) | 队列控制方法和装置 | |
| CN117056243A (zh) | 一种实现数据处理的方法、装置、计算机存储介质及终端 | |
| CN113709061A (zh) | 一种报文转发的方法和电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |