CN115017192A - 电压序列数据缓存方法及系统 - Google Patents

电压序列数据缓存方法及系统 Download PDF

Info

Publication number
CN115017192A
CN115017192A CN202210567703.7A CN202210567703A CN115017192A CN 115017192 A CN115017192 A CN 115017192A CN 202210567703 A CN202210567703 A CN 202210567703A CN 115017192 A CN115017192 A CN 115017192A
Authority
CN
China
Prior art keywords
data
voltage
voltage sequence
sequence data
caching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210567703.7A
Other languages
English (en)
Inventor
蒿杰
陈文杰
梁俊
宋亚芳
卢进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xintiao Technology Guangzhou Co ltd
Guangdong Institute of Artificial Intelligence and Advanced Computing
Original Assignee
Xintiao Technology Guangzhou Co ltd
Guangdong Institute of Artificial Intelligence and Advanced Computing
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintiao Technology Guangzhou Co ltd, Guangdong Institute of Artificial Intelligence and Advanced Computing filed Critical Xintiao Technology Guangzhou Co ltd
Priority to CN202210567703.7A priority Critical patent/CN115017192A/zh
Priority to PCT/CN2022/103327 priority patent/WO2023226151A1/zh
Publication of CN115017192A publication Critical patent/CN115017192A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G06F16/2455—Query execution
    • G06F16/24552—Database cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G06F16/2455—Query execution
    • G06F16/24568—Data stream processing; Continuous queries
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/24—Querying
    • G06F16/245—Query processing
    • G06F16/2458—Special types of queries, e.g. statistical queries, fuzzy queries or distributed queries
    • G06F16/2474—Sequence data queries, e.g. querying versioned data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Fuzzy Systems (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供电压序列数据缓存方法及系统，该方法包括：缓存原始电压数据；将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。本发明针对带有不同通道数据以及控制指令的电压数据流，采用分离缓存通道数据以及控制指令，根据控制指令的位置和状态对分离后的数据进行重排序，输出各通道对应的电压序列数据，增加了电压序列数据的易读取性和可操作性。

Description

电压序列数据缓存方法及系统
技术领域
本发明涉及数据处理技术领域，尤其涉及电压序列数据缓存方法及系统。
背景技术
在数据处理领域，数据缓存是常见的数据处理方式，对于种类单一的数据流，只需要简单的储存以及读取就可以满足数据处理的一般要求。
随着数据种类的日趋复杂化，数据缓存技术越来越普及，数据流也从单一化转变为多元化，对于一些特定的多元化数据流，传统的数据缓存方式已无法满足多元化数据流的应用场景。
因此，针对特定的数据流，需要提出一种新的数据缓存方法。
发明内容
本发明提供电压序列数据缓存方法及系统，用以解决现有技术中针对特定电压数据没有针对性数据缓存方法的缺陷。
第一方面，本发明提供一种电压序列数据缓存方法，包括：
缓存原始电压数据；
将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；
基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
根据本发明提供的电压序列数据缓存方法，所述缓存原始电压数据，之前还包括：
采集获取所述原始电压数据。
根据本发明提供的电压序列数据缓存方法，所述缓存原始电压数据，包括：
将通过以太网口接收对应媒体存取控制位址MAC地址的原始电压数据，缓存至芯片内部的随机存取存储器RAM中。
根据本发明提供的电压序列数据缓存方法，所述将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存，包括：
提取所述控制指令数据，分别获取所述原始电压数据中每个控制指令数据之前的数据个数，将每个控制指令数据与对应的数据个数进行拼位，分别缓存至RAM中；
将所述电压序列数据中的各通道电压值以及延时值按照原有顺序缓存至先进先出FIFO存储器中。
根据本发明提供的电压序列数据缓存方法，所述将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存，还包括：
若所述电压序列数据中最后一个控制指令数据之后还包括若干电压序列数据，则采用预设补齐控制指令和对应的数据个数进行拼位，并缓存至RAM中。
根据本发明提供的电压序列数据缓存方法，所述基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据，包括：
依次读取RAM中经过拼位处理的控制指令数据，以及FIFO存储器中对应的数据长度；
基于所述控制指令数据中的各通道开关状态以及各通道电压值，对所述电压序列数据进行取值和重新排序，得到写操作后的电压序列数据；
将所述写操作后的电压序列按照各通道分别存入多个RAM中，得到所述新的电压序列数据。
第二方面，本发明还提供一种电压序列数据缓存系统，包括：
缓存模块，用于缓存原始电压数据；
分离模块，用于将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；
处理模块，用于基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
第三方面，本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述电压序列数据缓存方法的步骤。
第四方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述电压序列数据缓存方法的步骤。
第五方面，本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述电压序列数据缓存方法的步骤。
本发明提供的电压序列数据缓存方法及系统，针对带有不同通道数据以及控制指令的电压数据流，采用分离缓存通道数据以及控制指令，根据控制指令的位置和状态对分离后的数据进行重排序，输出各通道对应的电压序列数据，增加了电压序列数据的易读取性和可操作性。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的电压序列数据缓存方法的流程示意图之一；
图2是本发明提供的电压序列数据缓存方法的流程示意图之二；
图3是本发明提供的电压序列数据缓存实施例示意图；
图4是本发明提供的电压序列数据缓存系统的结构示意图；
图5是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明针对芯片中多通道的电压序列数据，该电压序列数据包含了电压数据本身、延时设置控制指令、通道控制指令和开始结束控制指令等数据，该电压序列数据包含多种数据类型，无法采用传统的针对单一数据进行缓存处理的数据缓存方法。因此，本发明提出新的电压序列数据缓存方法。
图1是本发明提供的电压序列数据缓存方法的流程示意图之一，如图1所示，包括：
S1，缓存原始电压数据；
S2，将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；
S3，基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
具体地，首先将带有控制指令的电压数据里，按照原有顺序全部缓存，在不打乱原有电压数据顺序的基础上分离出控制指令数据和电压序列数据两大部分数据再次进行缓存。
此处，控制指令数据缓存的内容除了指令以外还记录了在序列中该控制指令前面的数据个数。当执行读操作时，依次按照每个控制指令数据缓存记录的数据个数，将对应的电压序列缓存数据分段，一段一段进行读取，且不能改变顺序。然后，将读取出来的电压序列数据按照各控制指令数据中的各通道开关状态以及电压序列中数据的通道号进行重新排序，构成每个通道的电压序列，输出最后得到的新的电压序列数据。
本发明针对特定的电压序列数据进行缓存及排序，采用分离缓存以及重排序的方式，分离缓存通道数据以及控制指令，根据控制指令的位置以及状态对分离后的数据进行重排序，组成多组新的电压序列数据。
在上述实施例的基础上，所述缓存原始电压数据，之前还包括：
采集获取所述原始电压数据。
具体地，如图2所示，首先进行原始电压数据的采集，将采集的原始电压数据进行缓存，然后再将缓存的原始电压数据进行分离，分别得到控制指令数据和电压序列数据，分别进行缓存。进一步地，对控制指令数据经过读控制器执行读操作，使电压序列数据按照控制指令数据的控制信息进行重新排序和取值，得到多个通道输出的电压序列数据。
本发明针对带有不同通道数据以及控制指令的电压数据流，采用分离缓存通道数据以及控制指令，根据控制指令的位置和状态对分离后的数据进行重排序，输出各通道对应的电压序列数据，增加了电压序列数据的易读取性和可操作性。
在上述实施例的基础上，所述缓存原始电压数据，包括：
将通过以太网口接收对应媒体存取控制位址MAC地址的原始电压数据，缓存至芯片内部的随机存取存储器RAM中。
需要说明的是，本发明采用16进制表示数据和指令，其中，指令一种有12种，每条指令数据中，高4位给出指令种类，低20位则对应于指令的具体数据，数据格式如下：
000000空命令；
Xabcde设置第X个通道的电压，电压大小由abcde指定；
C000ab启动电压输出，通道编号由低8位数据ab指定，如10000111表示启动1，2，3，8四个通道；
Dabcde等待abcde个时钟周期(时钟频率以具体设计为准)；
F00000结束运行。
以一组简单的原始电压数据为例，依据上述数据格式，包括：[0x000000，0xD0000a(等10个时钟周期)，0x10ffff(设置1通道电压)，0x2ddddd(设置2通道电压)，0xC00003(输出1、2通道)，0xDfffff(等0xfffff个时钟周期)，0xD000dd(等0xdd个时钟周期)，0x100000(设置1通道电压)，0x2eeeee(设置2通道电压)，0xC00001(输出1通道)，0xD000ff(等0xff个时钟周期)，0xF00000(结束指令)]。
如图3所示，首先通过以太网口接收对应MAC(Media Access Control Address，媒体存取控制位址)地址的数据包，并将采集到的原始数据缓存到芯片内部的RAM(RandomAccess Memory，随机存取存储器)中，如图3中步骤(1)所示。
本发明采用16进制数据格式表示电压序列数据，有效区分指令数据、延时指令数据和电压数据等数据类型，便于后续进行分组提取数据和缓存数据。
在上述实施例的基础上，所述将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存，包括：
提取所述控制指令数据，分别获取所述原始电压数据中每个控制指令数据之前的数据个数，将每个控制指令数据与对应的数据个数进行拼位，分别缓存至RAM中；
将所述电压序列数据中的各通道电压值以及延时值按照原有顺序缓存至先进先出FIFO存储器中。
其中，所述将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存，还包括：
若所述电压序列数据中最后一个控制指令数据之后还包括若干电压序列数据，则采用预设补齐控制指令和对应的数据个数进行拼位，并缓存至RAM中。
具体地，在对原始电压数据进行缓存后，需要对数据进行分离，将控制指令以及记录当前指令前面的数据个数进行拼位后存入RAM中，如图3中步骤(2)所示，仍然以前述实施例中12个数据的电压数据序列为例，提取其中的控制指令0xC00003(输出1、2通道)和0xC00001(输出1通道)。
由于0xC00003指令前有4个数据，则将计数值4和控制指令0XC00003拼位存入RAM，得到{0XC00003，4}，同理，0xC00001前面也有4个数据，将计数值4和控制指令0XC00001拼位存入RAM，得到{0XC00001，4}。此处，由于控制指令0XC00001之后还有两个数据，且不包括控制指令，本发明采用设置默认指令0XC00000，并加上剩余的数据个数，拼位得到{0XC00000，2}，也就是所有通道状态为0。同时将其余的各通道电压值以及延时值依照原有的顺序存入FIFO((First Input First Output)存储器，FIFO存储器分为写入专用区和读取专用区，读操作与写操作可以异步进行，写入区上写入的数据按照写入的顺序从读取端的区中读出，类似于吸收写入端与读出端速度差的一种缓冲器。
本发明通过对电压数据序列中的控制指令进行拼位处理，对电压数据序列的格式进行了简化，并采用空的控制指令对数据序列进行补齐，便于后续的读写操作和重排序的正确处理。
在上述实施例的基础上，所述基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并写入对应随机存取存储器RAM，输出新的电压序列数据，包括：
依次读取RAM中经过拼位处理的控制指令数据，以及FIFO存储器中对应的数据长度；
基于所述控制指令数据中的各通道开关状态以及各通道电压值，对所述电压序列数据进行取值和重新排序，得到写操作后的电压序列数据；
将所述写操作后的电压序列按照各通道分别存入多个RAM中，得到所述新的电压序列数据。
具体地，如图3步骤(3)所示，执行读操作，依次读出RAM中控制指令以及记录的数据个数，以及FIFO中对应的数据长度，读取顺序为先RAM数据，后FIFO数据。
将读取出来的电压序列数据按照控制指令中的各通道的开关状态以及各通道的电压值重新排序存入多个RAM中，如图3步骤(4)所示，由于第二个控制指令为0XC00001，对应为读取1通道数值，所以第二通道的0X2eeeee电压值不输出，此处采用类似低电平的处理将该数值进行舍弃，而其余的延时控制指令等仍正常输出，得到步骤(5)中的两个通道的电压序列数据，分别为：
1通道电压序列：0xD0000a，0x10ffff，0xDfffff，0xD000dd，0x100000，0xD000ff。
2通道电压序列：0xD0000a，0x2ddddd，0xDfffff，0xD000dd，0xD000ff。
最后，按照各自通道输出对应的电压数据序列。
本发明通过获取拼位处理后的控制指令数据中的各通道开关状态以及各通道电压值，对原始的电压数据按照各自通道独立获取对应的电压数值，实现了分通道获取独立的电压数据序列，相比传统的统一进行单一数据流的缓存，提高了数据缓存的有效性和系统性。
下面以完整的实施例来详细描述本发明对电压序列数据的缓存处理及排序的实现方式，结合图3中的各个步骤，具体包括：
(1)通过以太网口接收对应MAC地址的数据包，并将采集到的原始数据缓存到芯片内部的RAM中；
(2)分离原始数据，将控制指令以及记录当前指令前面的数据个数进行拼位存入RAM，例如：0XC00003指令前有4个数据，则将计数值4和控制指令0XC00003拼位存入RAM，最后一个{0XC00000，2}的意思是当数据最后没有控制指令时，默认为指令为0XC00000，也就是所有通道状态为0，同时将其余的各通道电压值以及延时值按原有的顺序存入FIFO存储器；
(3)执行读操作，依次读出RAM中控制指令以及记录的数据个数，以及FIFO中对应的数据长度，读取顺序为先RAM数据，后FIFO数据；
(4)将读取出来的电压序列数据按照控制指令中的各通道的开关状态以及各通道的电压值重新排序存入多个RAM中，由于第二个控制指令为0XC00001，对应输出为1通道，所以第二通道的0X2eeeee电压值不输出，但延时指令正常输出，最终得到2个通道的电压序列数据；
(5)最后，按照各通道独立输出各自对应的电压序列数据。
下面对本发明提供的电压序列数据缓存系统进行描述，下文描述的电压序列数据缓存系统与上文描述的电压序列数据缓存方法可相互对应参照。
图4是本发明提供的电压序列数据缓存系统的结构示意图，如图4所示，包括：缓存模块41、分离模块42和处理模块43，其中：
缓存模块41用于缓存原始电压数据；分离模块42用于将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；处理模块43用于基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
本发明针对带有不同通道数据以及控制指令的电压数据流，采用分离缓存通道数据以及控制指令，根据控制指令的位置和状态对分离后的数据进行重排序，输出各通道对应的电压序列数据，增加了电压序列数据的易读取性和可操作性。
在上述实施例的基础上，该系统还包括获取模块44，所述获取模块44用于采集获取所述原始电压数据。
本发明针对带有不同通道数据以及控制指令的电压数据流，采用分离缓存通道数据以及控制指令，根据控制指令的位置和状态对分离后的数据进行重排序，输出各通道对应的电压序列数据，增加了电压序列数据的易读取性和可操作性。
在上述实施例的基础上，所述缓存模块41具体用于将通过以太网口接收对应媒体存取控制位址MAC地址的原始电压数据，缓存至芯片内部的随机存取存储器RAM中。
本发明采用16进制数据格式表示电压序列数据，有效区分指令数据、延时指令数据和电压数据等数据类型，便于后续进行分组提取数据和缓存数据。
在上述实施例的基础上，所述分离模块42包括第一分离子模块421、第二分离子模块422和补齐子模块423，其中：
所述第一分离子模块421用于提取所述控制指令数据，分别获取所述原始电压数据中每个控制指令数据之前的数据个数，将每个控制指令数据与对应的数据个数进行拼位，分别缓存至RAM中；所述第二分离子模块422用于将所述电压序列数据中的各通道电压值以及延时值按照原有顺序缓存至先进先出FIFO存储器中；所述补齐子模块423用于若所述电压序列数据中最后一个控制指令数据之后还包括若干电压序列数据，则采用预设补齐控制指令和对应的数据个数进行拼位，并缓存至RAM中。
本发明通过对电压数据序列中的控制指令进行拼位处理，对电压数据序列的格式进行了简化，并采用空的控制指令对数据序列进行补齐，便于后续的读写操作和重排序的正确处理。
在上述实施例的基础上，所述处理模块43包括：读取子模块431、写入子模块432和处理子模块433，其中：
读取子模块431用于依次读取RAM中经过拼位处理的控制指令数据，以及FIFO存储器中对应的数据长度；写入子模块432用于基于所述控制指令数据中的各通道开关状态以及各通道电压值，对所述电压序列数据进行取值和重新排序，得到写操作后的电压序列数据；处理子模块433用于将所述写操作后的电压序列按照各通道分别存入多个RAM中，得到所述新的电压序列数据。
本发明通过获取拼位处理后的控制指令数据中的各通道开关状态以及各通道电压值，对原始的电压数据按照各自通道独立获取对应的电压数值，实现了分通道获取独立的电压数据序列，相比传统的统一进行单一数据流的缓存，提高了数据缓存的有效性和系统性。
图5示例了一种电子设备的实体结构示意图，如图5所示，该电子设备可以包括：处理器(processor)510、通信接口(Communications Interface)520、存储器(memory)530和通信总线540，其中，处理器510，通信接口520，存储器530通过通信总线540完成相互间的通信。处理器510可以调用存储器530中的逻辑指令，以执行电压序列数据缓存方法，该方法包括：缓存原始电压数据；将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
此外，上述的存储器530中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的电压序列数据缓存方法，该方法包括：缓存原始电压数据；将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的电压序列数据缓存方法，该方法包括：缓存原始电压数据；将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.电压序列数据缓存方法，其特征在于，包括：
缓存原始电压数据；
将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；
基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
2.根据权利要求1所述的电压序列数据缓存方法，其特征在于，所述缓存原始电压数据，之前还包括：
采集获取所述原始电压数据。
3.根据权利要求1或2所述的电压序列数据缓存方法，其特征在于，所述缓存原始电压数据，包括：
将通过以太网口接收对应媒体存取控制位址MAC地址的原始电压数据，缓存至芯片内部的随机存取存储器RAM中。
4.根据权利要求1所述的电压序列数据缓存方法，其特征在于，所述将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存，包括：
提取所述控制指令数据，分别获取所述原始电压数据中每个控制指令数据之前的数据个数，将每个控制指令数据与对应的数据个数进行拼位，分别缓存至RAM中；
将所述电压序列数据中的各通道电压值以及延时值按照原有顺序缓存至先进先出FIFO存储器中。
5.根据权利要求4所述的电压序列数据缓存方法，其特征在于，所述将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存，还包括：
若所述电压序列数据中最后一个控制指令数据之后还包括若干电压序列数据，则采用预设补齐控制指令和对应的数据个数进行拼位，并缓存至RAM中。
6.根据权利要求1所述的电压序列数据缓存方法，其特征在于，所述基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据，包括：
依次读取RAM中经过拼位处理的控制指令数据，以及FIFO存储器中对应的数据长度；
基于所述控制指令数据中的各通道开关状态以及各通道电压值，对所述电压序列数据进行取值和重新排序，得到写操作后的电压序列数据；
将所述写操作后的电压序列按照各通道分别存入多个RAM中，得到所述新的电压序列数据。
7.电压序列数据缓存系统，其特征在于，包括：
缓存模块，用于缓存原始电压数据；
分离模块，用于将所述原始电压数据中的控制指令数据和电压序列数据进行分离并分别进行缓存；
处理模块，用于基于预设拼位处理后的控制指令数据对所述电压序列数据进行读操作，将所述电压序列数据重新排序并进行写操作，输出新的电压序列数据。
8.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至6任一项所述电压序列数据缓存方法的步骤。
9.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述电压序列数据缓存方法的步骤。
10.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述电压序列数据缓存方法的步骤。
CN202210567703.7A 2022-05-23 2022-05-23 电压序列数据缓存方法及系统 Pending CN115017192A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210567703.7A CN115017192A (zh) 2022-05-23 2022-05-23 电压序列数据缓存方法及系统
PCT/CN2022/103327 WO2023226151A1 (zh) 2022-05-23 2022-07-01 电压序列数据缓存方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210567703.7A CN115017192A (zh) 2022-05-23 2022-05-23 电压序列数据缓存方法及系统

Publications (1)

Publication Number Publication Date
CN115017192A true CN115017192A (zh) 2022-09-06

Family

ID=83068974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210567703.7A Pending CN115017192A (zh) 2022-05-23 2022-05-23 电压序列数据缓存方法及系统

Country Status (2)

Country Link
CN (1) CN115017192A (zh)
WO (1) WO2023226151A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149241A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
JP2010066892A (ja) * 2008-09-09 2010-03-25 Renesas Technology Corp データプロセッサ及びデータ処理システム
CN106227507B (zh) * 2016-07-11 2019-10-18 北京深鉴智能科技有限公司 计算系统及其控制器
US10558522B2 (en) * 2017-10-20 2020-02-11 Western Digital Technologies, Inc. Dynamic multi-stage decoding
CN114003629A (zh) * 2021-10-29 2022-02-01 深圳壹账通智能科技有限公司 一种高效预编译型缓存数据管理方法、装置、设备和介质

Also Published As

Publication number Publication date
WO2023226151A1 (zh) 2023-11-30

Similar Documents

Publication Publication Date Title
CN102222071B (zh) 数据同步处理方法、设备及系统
US8266371B2 (en) Non-volatile storage device, host device, non-volatile storage system, data recording method, and program
CN110276444B (zh) 基于卷积神经网络的图像处理方法及装置
CN106227506A (zh) 一种内存压缩系统中的多通道并行压缩解压系统及方法
CN115017192A (zh) 电压序列数据缓存方法及系统
CN108108148A (zh) 一种数据处理方法和装置
US8922676B2 (en) Video frame buffer
JPH04245789A (ja) データ管理方法
CN116150043A (zh) 一种文件读取方法及装置
CN109979498A (zh) 磁盘视频数据写入、读取的方法及装置
CN112328522B (zh) 数据处理方法和装置
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
CN114861003A (zh) 一种指定目录下的对象列举方法、装置及其介质
CN111008002B (zh) 自动计算并更新fifo深度的装置和方法
CN114168517A (zh) 一种通用异步串行数据解析方法及装置
CN111512631A (zh) 数据处理方法及相关产品
CN107346289A (zh) 一种用循环队列缓冲数据的方法
US6674373B1 (en) System and method for data decompression
CN112836803B (zh) 一种提高卷积运算效率的数据摆放方法
CN107391029B (zh) 一种文件存储、读取方法及其对应的系统
RU2804268C2 (ru) Устройство и способ хранения данных и машиночитаемый носитель данных
CN118381862A (zh) 处理电路、存储介质及处理方法
CN116340100A (zh) 一种nvme数据包分析方法、系统、设备以及存储介质
JPS6362083A (ja) 射影デ−タ生成方式
JP3052952B2 (ja) デ―タ検索装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination