CN111008002B - 自动计算并更新fifo深度的装置和方法 - Google Patents

Abstract

本发明揭示了一种自动计算并更新FIFO深度的装置和方法，所述装置包括：透传延时模块，其用于存储芯片模块在透传顺序之间产生的透传延时；读信息延时模块，其用于存储芯片模块在读取控制信息时产生的读信息延时；计算模块，其用于在所述透传延时模块和/或读信息延时模块的数据发生改变时，自动计算并更新所述改变相关的FIFO的深度。与现有技术相比，本发明的自动计算并更新FIFO深度的装置，在芯片设计修改后，此改动对应的FIFO的深度会自动进行计算并更新，同时，与所述FIFO关联的其它FIFO的深度也会自动进行更新，大大缩短设计更新迭代周期，提高设计准确性，从而大大提升设计的效率，缩短项目的研发周期。

Description

自动计算并更新FIFO深度的装置和方法

技术领域

本发明涉及网络通信技术领域，尤其是涉及一种自动计算并更新FIFO深度的装置和方法。

背景技术

FIFO可以缓存数据，具有最先存入的数据可以最先被取出来的行为特征。FIFO在芯片设计中具有广泛应用，芯片设计时可以根据需求设置合理的FIFO深度，其深度决定了可以缓存的数据量。

随着芯片设计复杂度增加，芯片需要支持的应用特性越来越多，在芯片研发过程中，经常要根据新的应用需求修改设计。这意味着设计中的FIFO也会对应进行修改。并且在大规模芯片中，使用了大量的FIFO，某些FIFO之间的深度可能因为逻辑的原因存在关联，例如其中一个FIFO深度修改了，关联的FIFO深度需要修改。

传统做法是每次设计修改时，人工逐个重新计算FIFO需要的深度，这样工作量大，执行效率低，容易遗漏关联FIFO的计算并更新或者估算出现错误。

发明内容

本发明的目的在于提供一种自动计算并更新FIFO深度的装置和方法。

为实现上述发明目的之一，本发明一实施方式提供一种自动计算并更新FIFO深度的装置，所述装置包括：

透传延时模块，其用于存储芯片模块在透传顺序之间产生的透传延时；

读信息延时模块，其用于存储芯片模块在读取控制信息时产生的读信息延时；

计算模块，其用于在所述透传延时模块和/或读信息延时模块的数据发生改变时，自动计算并更新所述改变相关的FIFO的深度。

作为本发明一实施方式的进一步改进，所述装置还包括FIFO的关联信息模块，其用于存储FIFO的内部处理延时、透传顺序和需要读取的控制信息；

所述计算模块还用于在所述FIFO的关联信息模块的数据发生改变时，自动计算并更新所述FIFO的深度。

作为本发明一实施方式的进一步改进，所述透传延时模块包括透传顺序和对应的透传延时；

所述计算模块还用于通过所述FIFO的关联信息模块的透传顺序，从所述透传延时模块中获取所述FIFO的透传延时。

作为本发明一实施方式的进一步改进，所述读信息延时模块包括需要读取的控制信息和对应的读信息延时；

所述计算模块还用于通过所述FIFO的关联信息模块的需要读取的控制信息，从所述读信息延时模块中获取所述FIFO的读信息延时。

作为本发明一实施方式的进一步改进，所述计算模块还用于计算FIFO的深度，所述FIFO的深度关联内部处理延时、透传延时和读信息延时之和。

作为本发明一实施方式的进一步改进，所述装置还包括关联模块，其用于将配套的FIFO相关联，当所述计算模块更新一个FIFO的深度时，对应相关联的FIFO的深度同步进行更新。

为实现上述发明目的之一，本发明一实施方式提供一种自动计算并更新FIFO深度的方法，所述方法包括：

存储芯片模块在透传顺序之间产生的透传延时；

存储芯片模块在读取控制信息时产生的读信息延时；

当所述透传延时或读信息延时发生改变时，自动计算并更新所述改变对应的FIFO的深度。

作为本发明一实施方式的进一步改进，所述方法还包括：

存储FIFO的内部处理延时、透传顺序和需要读取的控制信息；

当FIFO的内部处理延时、透传顺序和/或需要读取的控制信息发生改变，自动计算并更新所述FIFO的深度。

作为本发明一实施方式的进一步改进，所述“当FIFO的内部处理延时、透传顺序和/或需要读取的控制信息发生改变，自动计算并更新所述FIFO的深度”具体包括：

FIFO的深度关联内部处理延时、透传延时和读信息延时之和；

当FIFO的内部处理延时发生改变时，自动计算并更新所述FIFO的深度；

当FIFO的透传顺序发生改变时，查找改变后的透传顺序的透传延时，自动计算并更新所述FIFO的深度；

当FIFO的需要读取的控制信息发生改变时，查找改变后的需要读取的控制信息的读信息延时，自动计算并更新所述FIFO的深度。

作为本发明一实施方式的进一步改进，所述方法还包括：

将配套的FIFO相关联，当一个FIFO的深度发生改变时，对应相关联的FIFO的深度同步进行更新。

与现有技术相比，本发明的自动计算并更新FIFO深度的装置，在芯片设计修改后，此改动对应的FIFO的深度会自动进行计算并更新，同时，与所述FIFO关联的其它FIFO的深度也会自动进行更新，大大缩短设计更新迭代周期，提高设计准确性，从而大大提升设计的效率，缩短项目的研发周期。

附图说明

图1是以太网芯片的典型设计结构示意图。

图2是本发明自动计算并更新FIFO深度的装置的模块示意图。

图3是本发明自动计算并更新FIFO深度的方法的流程示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

FIFO的深度主要和处理延时有关，如图1所示，在一个以太网芯片的典型设计结构中，模块A需要将读信息请求发送给模块C，由于芯片物理实现原因，这个请求要途经模块B进行透传；模块C在处理读信息请求后，先去读控制信息1，然后将读信息(读控制信息1)的结果返回给模块A，这时需要途经模块D的透传。模块A在收到读信息的结果后，还需要经过内部延时处理单元，才能将读信息的结果最终缓存到FIFO_2里面。从上述过程可以看出，影响FIFO_2的深度主要包括以下几个要素：

1.模块A的内部延时

2.模块C读控制信息1的延时

3.模块A发送读信息请求经过模块B的透传延时

4.模块C返回读信息结果经过模块D的透传延时

另外，模块A在发送读信息请求的同时，还要将部分处理信息缓存在FIFO_1里面。当FIFO_2里面缓存了读信息的结果后，可以将FIFO_1和FIFO_2里面的数据同时读出来，进行后续处理。因此，FIFO_1和FIFO_2为配套的FIFO，其深度需要保持一致。

从上述典型设计结构可以看出，影响FIFO深度的共性因素主要包括：内部处理延时、透传延时和读信息延时，因此当上述信息发生改变时，相应的FIFO的深度也会发生改变，同时与之配套的FIFO的深度也要做相应的修改。

因此，如图2所示，本发明提供一种自动计算并更新FIFO深度的装置，其将影响FIFO深度的共性因素提取出来，当所述共性因素发生改变时，FIFO的深度随之改变。所述装置包括透传延时模块、读信息延时模块和计算模块。

所述透传延时模块用于存储芯片模块在透传顺序之间产生的透传延时。优选所述透传顺序和透传延时以表格的形式存储在所述透传延时模块中，其包含影响FIFO深度的所有模块之间的透传延时(以时钟周期为单位)。所述表格可以如下表1所示：

表1

其中，所述透传顺序ABC表示：信号从模块A传递给模块C，需要经过模块B的透传。所述透传延时为2个时钟周期。依次类推。当这张表格中透传顺序的透传延时发生改变时，相应的FIFO的深度发生改变。例如FIFO_2包括透传顺序ABC和CDA，当透传顺序ABC的透传延时变为4个时钟周期，FIFO_2的深度也要进行相应的改变。

所述读信息延时模块用于存储芯片模块在读取控制信息时产生的读信息延时。优选所述控制信息与读信息延时以表格的形式存储在所述读信息延时模块。这个表格存储了所有需要读取的控制信息和读信息延时。所述表格可以如下表2所示：

表2

其中，读取控制信息1的读信息延时为8个时钟周期。依次类推。当这张表格中的某个控制信息的读信息延时发生改变时，对应的FIFO的深度也要进行相应的修改。例如FIFO_2的深度与控制信息1的读延时相关，当控制信息1的读信息延时改变为9个时钟周期时，FIFO_2的深度也要进行相应的改变。

所述计算模块用于在所述透传延时模块和/或读信息延时模块的数据发生改变时，自动计算并更新所述改变相关的FIFO的深度。

所述FIFO的深度与内部处理延时、透传延时和读信息延时这三个要素的部分要素或者全部要素相关。可以通过设计规格和设定的公式将所述FIFO的深度与相关要素之和关联起来。例如，如果一个FIFO的深度与透传延时和读信息延时这两个要素相关，则所述FIFO的深度关联这两个要素的延时之和，优选等于两个要素的延时之和。如果一个FIFO的深度与这三个要素全部相关，则优选所述FIFO的深度等于这三个要素的延时之和。以此类推。

在一个优选的实施例中，所述装置还包括FIFO的关联信息模块，其用于存储FIFO的内部处理延时、透传顺序和需要读取的控制信息。优选所述信息以表格的形式进行存储，所述表格存储了多个FIFO的关联信息，所述表格可以如下表3所示：

表3

所述计算模块还用于在所述FIFO的关联信息模块的数据发生改变时，自动计算并更新所述FIFO的深度。例如FIFO_2的深度等于内部处理延时、透传延时和读信息延时之和，当FIFO_2的内部处理延时或者透传顺序或者需要读取的控制信息发生改变时，所述计算模块同步计算并更新FIFO_2的深度。

在一个优选的实施例中，所述透传延时模块包括透传顺序和对应的透传延时，所述计算模块还用于通过所述FIFO的关联信息模块的透传顺序，从所述透传延时模块中获取所述FIFO的透传延时。如表3所示，FIFO_2的深度与透传顺序ABC和CDA有关，查询表1，分别找到透传顺序ABC和CDA的透传延时，将其相加，得到FIFO_2的透传延时。

在一个优选的实施例中，所述读信息延时模块包括需要读取的控制信息和对应的读信息延时。所述计算模块还用于通过所述FIFO的关联信息模块的需要读取的控制信息，从所述读信息延时模块中获取所述FIFO的读信息延时。如表3所示，FIFO_2的深度与控制信息1有关，查询表1，找到读取控制信息1的读信息延时，得到FIFO_2的读信息延时。需要说明的是，一个FIFO可能需要读取一个或多个控制信息。

在一个优选的实施例中，所述装置还包括关联模块，其用于将配套的FIFO相关联，当所述计算模块更新一个FIFO的深度时，对应相关联的FIFO的深度同步进行更新。例如FIFO_1与FIFO_2为关联FIFO(或者成为配套FIFO)，当FIFO_2的深度发生改变时，自动更新FIFO_1的深度。

在一个具体的实施例中，所述装置包括透传延时模块、读信息延时模块、FIFO的关联信息模块、关联模块和计算模块。所述透传延时模块和读信息延时模块存储芯片内FIFO相关的公共信息，所述FIFO的关联信息模块存储单个FIFO的深度相关的信息，所述关联模块存储配套的FIFO的信息，所述计算模块用于在所述透传延时模块、读信息延时模块或FIFO的关联信息模块存储的信息发生改变时，自动计算并更新所述改变对应的FIFO的深度，并同步更新关联模块中涉及的FIFO的深度。

本发明的自动计算并更新FIFO深度的装置，在芯片设计修改后，此改动对应的FIFO的深度会自动进行计算并更新，同时，与所述FIFO关联的其它FIFO的深度也会自动进行更新，大大缩短设计更新迭代周期，提高设计准确性，从而大大提升设计的效率，缩短项目的研发周期。

如图3所示，本发明还提供一种自动计算并更新FIFO深度的方法，所述方法包括：

步骤S100：存储芯片模块在透传顺序之间产生的透传延时。

以表格的形式存储所述透传顺序和透传延时，包含影响FIFO深度的所有模块之间的透传延时(以时钟周期为单位)，具体的存储方式可以参考表1。

步骤S200：存储芯片模块在读取控制信息时产生的读信息延时。

以表格的形式存储所述控制信息与读信息延时，具体的存储方式可以参考表2。

步骤S300：当所述透传延时或读信息延时发生改变时，自动计算并更新所述改变对应的FIFO的深度。

例如FIFO_3和FIFO_5的透传顺序包括EBF，当透传顺序EBF的透传延时发生改变时，自动计算并更新FIFO_3和FIFO_5的深度。

在一个优选的实施方式中，所述方法还包括：

存储FIFO的内部处理延时、透传顺序和需要读取的控制信息；

当FIFO的内部处理延时、透传顺序和/或需要读取的控制信息发生改变，自动计算并更新所述FIFO的深度。

以表格的形式存储FIFO的内部处理延时、透传顺序和需要读取的控制信息。所述表格存储了多个FIFO的关联信息，具体可以参考表3。当一个FIFO的关联信息发生改变时，自动计算并更新所述FIFO的深度。

在一个具体的实施方式中，所述“当FIFO的内部处理延时、透传顺序和/或需要读取的控制信息发生改变，自动计算并更新所述FIFO的深度”具体包括：

FIFO的深度关联内部处理延时、透传延时和读信息延时之和；

当FIFO的内部处理延时发生改变时，自动计算并更新所述FIFO的深度；

当FIFO的透传顺序发生改变时，查找改变后的透传顺序的透传延时，自动计算并更新所述FIFO的深度；

当FIFO的需要读取的控制信息发生改变时，查找改变后的需要读取的控制信息的读信息延时，自动计算并更新所述FIFO的深度。

在一个优选的实施方式中，所述方法还包括：

将配套的FIFO相关联，当一个FIFO的深度发生改变时，对应相关联的FIFO的深度同步进行更新。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种自动计算并更新FIFO深度的装置，其特征在于，所述装置包括：

透传延时模块，其用于存储芯片模块在透传顺序之间产生的透传延时；

读信息延时模块，其用于存储芯片模块在读取控制信息时产生的读信息延时；

计算模块，其用于在所述透传延时模块和/或读信息延时模块的数据发生改变时，自动计算并更新所述改变相关的FIFO的深度。

2.根据权利要求1所述自动计算并更新FIFO深度的装置，其特征在于：

所述装置还包括FIFO的关联信息模块，其用于存储FIFO的内部处理延时、透传顺序和需要读取的控制信息；

所述计算模块还用于在所述FIFO的关联信息模块的数据发生改变时，自动计算并更新所述FIFO的深度。

3.根据权利要求2所述自动计算并更新FIFO深度的装置，其特征在于：

所述透传延时模块包括透传顺序和对应的透传延时；

所述计算模块还用于通过所述FIFO的关联信息模块的透传顺序，从所述透传延时模块中获取所述FIFO的透传延时。

4.根据权利要求2所述自动计算并更新FIFO深度的装置，其特征在于：

所述读信息延时模块包括需要读取的控制信息和对应的读信息延时；

所述计算模块还用于通过所述FIFO的关联信息模块的需要读取的控制信息，从所述读信息延时模块中获取所述FIFO的读信息延时。

5.根据权利要求2所述自动计算并更新FIFO深度的装置，其特征在于：

所述计算模块还用于计算FIFO的深度，所述FIFO的深度关联内部处理延时、透传延时和读信息延时之和。

6.根据权利要求2所述自动计算并更新FIFO深度的装置，其特征在于：

所述装置还包括关联模块，其用于将配套的FIFO相关联，当所述计算模块更新一个FIFO的深度时，对应相关联的FIFO的深度同步进行更新。

7.一种自动计算并更新FIFO深度的方法，其特征在于，所述方法包括：

存储芯片模块在透传顺序之间产生的透传延时；

存储芯片模块在读取控制信息时产生的读信息延时；

当所述透传延时或读信息延时发生改变时，自动计算并更新所述改变对应的FIFO的深度。

8.根据权利要求7所述自动计算并更新FIFO深度的方法，其特征在于，所述方法还包括：

存储FIFO的内部处理延时、透传顺序和需要读取的控制信息；

当FIFO的内部处理延时、透传顺序和/或需要读取的控制信息发生改变，自动计算并更新所述FIFO的深度。

9.根据权利要求8所述自动计算并更新FIFO深度的方法，其特征在于，所述“当FIFO的内部处理延时、透传顺序和/或需要读取的控制信息发生改变，自动计算并更新所述FIFO的深度”具体包括：

FIFO的深度关联内部处理延时、透传延时和读信息延时之和；

当FIFO的内部处理延时发生改变时，自动计算并更新所述FIFO的深度；

当FIFO的透传顺序发生改变时，查找改变后的透传顺序的透传延时，自动计算并更新所述FIFO的深度；

当FIFO的需要读取的控制信息发生改变时，查找改变后的需要读取的控制信息的读信息延时，自动计算并更新所述FIFO的深度。

10.根据权利要求8所述自动计算并更新FIFO深度的方法，其特征在于，所述方法还包括：

将配套的FIFO相关联，当一个FIFO的深度发生改变时，对应相关联的FIFO的深度同步进行更新。

Images