CN112052074B - 处理器建模系统及处理器建模方法 - Google Patents
处理器建模系统及处理器建模方法 Download PDFInfo
- Publication number
- CN112052074B CN112052074B CN202011054563.0A CN202011054563A CN112052074B CN 112052074 B CN112052074 B CN 112052074B CN 202011054563 A CN202011054563 A CN 202011054563A CN 112052074 B CN112052074 B CN 112052074B
- Authority
- CN
- China
- Prior art keywords
- request
- path information
- timestamp
- path
- time point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims abstract description 56
- 238000004220 aggregation Methods 0.000 claims abstract 7
- 230000002776 aggregation Effects 0.000 claims abstract 7
- 238000012545 processing Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45554—Instruction set architectures of guest OS and hypervisor or native processor differ, e.g. Bochs or VirtualPC on PowerPC MacOS
Abstract
本发明提供一种处理器建模系统及处理器建模方法,该方法包含:通过一第一源端(source)装置产生一第一请求(request),并于一第一传送时点传送第一请求;通过一第二源端装置产生一第二请求,并于一第二传送时点传送第二请求;以及通过一汇聚点装置,用以于一第一接收时点接收第一请求,于一第二接收时点接收第二请求,并依据第一请求或第二请求选择一传送路径;其中,第一传送时点早于第二传送时点,第一接收时点晚于第二接收时点,且第一请求与第二请求欲存取的一目标数据地址相同。由此,可解决多个请求在汇聚点装置中路径不明确的问题。
Description
技术领域
本发明关于一种处理器建模系统,特别有关于一种多源端的建模系统及其方法。
背景技术
在处理器建模领域中,当处理器传输数据的整个路径上只有一个源(source)端发送请求(request)时,功能加时序模型可以很好地模拟真实处理器的性能。但是,如果整个路径上有多个源端可以发送请求,由于功能模型是在请求生成的时候就进行调用,而多个源端到达请求汇聚点的路径延时是不确定的,汇聚点是指多个请求都会通过的路径节点或装置,这样会导致多个源端的请求在汇聚点看到的时序状态跟在请求生成时的差距较大。当大量的请求的处理路径跟功能模型不一致的情况下,最终建模呈现的性能指标就不能反映真实处理器的性能。
因此,如何真实的模拟出处理器的性能,已成为本领域需解决的问题之一。
发明内容
为了解决上述的问题,本发明内容的一态样提供了一种处理器建模系统。处理器建模系统包含:一第一源端(source)装置、一第二源端装置以及一汇聚点装置。第一源端装置用以产生一第一请求,并于一第一传送时点传送第一请求。第二源端装置用以产生一第二请求,并于一第二传送时点传送第二请求。汇聚点装置用以于一第一接收时点接收第一请求,于一第二接收时点接收第二请求,并依据第一请求或第二请求选择一传送路径。其中,第一传送时点早于第二传送时点,第一接收时点晚于第二接收时点,且第一请求与第二请求欲存取的一目标数据地址相同。
本发明的又一态样提供一种处理器建模方法,包含:通过一第一源端(source)装置产生一第一请求(request),并于一第一传送时点传送第一请求;通过一第二源端装置产生一第二请求,并于一第二传送时点传送第二请求;以及通过一汇聚点装置,用以于一第一接收时点接收第一请求,于一第二接收时点接收第二请求,并依据第一请求或第二请求选择一传送路径;其中,第一传送时点早于第二传送时点,第一接收时点晚于第二接收时点,且第一请求与第二请求欲存取的一目标数据地址相同。
本发明的处理器建模系统及处理器建模方法采用两套信息来记录一个请求路径的关键信息,其中第一路径信息记录主要功能信息,可能不是真实的时间信息,但可以简化建模流程;第二路径信息在时序执行过程更新,反映最真实的时间信息,处理器建模系统及处理器建模方法可用于多请求发起端的处理器模型,解决多个请求在汇聚点装置中路径不明确的问题。依据第二路径信息可以纠正第一路径信息在汇聚点装置导致的路径错误,使模拟请求传输路径的建模跟真实硬件传输路径更为一致。
附图说明
图1是依照本发明一实施例绘示处理器建模系统的示意图。
图2是依照本发明一实施例绘示处理器建模方法的流程图。
图3是依照本发明一实施例绘示处理器建模方法的流程图。
其中,附图中符号的简单说明如下:
100:处理器建模系统;A1~Am:源端装置;PL:汇聚点装置;PT1~PTW:路径;200、300:处理器建模方法;210~270、310~380:步骤。
具体实施方式
以下说明为完成发明的较佳实现方式,其目的在于描述本发明的基本精神,但并不用以限定本发明。实际的发明内容必须参考之后的权利要求范围。
必须了解的是,使用于本说明书中的“包含”、“包括”等词,用以表示存在特定的技术特征、数值、方法步骤、作业处理、元件以及/或组件,但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件,或以上的任意组合。
于权利要求中使用如“第一”、“第二”、“第三”等词用来修饰权利要求中的元件,并非用来表示之间具有优先权顺序,先行关系,或者是一个元件先于另一个元件,或者是执行方法步骤时的时间先后顺序,仅用来区别具有相同名字的元件。
请参照图1~3,图1是依照本发明一实施例绘示处理器建模系统100的示意图。图2是依照本发明一实施例绘示处理器建模方法200的流程图。图3是依照本发明一实施例绘示处理器建模方法300的流程图。
于一实施例中,如图1所示,处理器建模系统100包含多个源端(source)装置A1~Am及一汇聚点装置PL。于一实施例中,源端装置A1~Am例如是向处理器发出请求(request)的装置,例如输入输出装置、储存装置、图形处理器、预取装置…等等源端装置A1~Am。此处应说明的是,本发明的多源端的时序与功能建模,源端数可为大于等于2,本领域技术人员可根据建模需要自行配置,本发明并不限制于此。汇聚点装置PL例如为管道(pipeline)总线、路由器、中继节点、仲裁装置…等等,有许多请求经过的装置皆可以定义为汇聚点装置。为方便说明,以下的汇聚点装置PL以管道总线为例进行说明。经过汇聚点装置PL后,各个请求会继续依据汇聚点装置PL或依据处理器的预设往不同的路径PT1~PTW传送。
于一实施例中,源端装置A1例如用以发出一存取请求,而源端装置A1到汇聚点装置PL的路径较远,因此存取请求会在较晚的几个时间周期到达汇聚点装置PL。如果此时源端装置An+1是一个预取装置(例如,预取装置从存储器中将目标数据地址中的内容预取到汇聚点装置PL),源端装置An+1到达汇聚点装置PL的路径较短,因此源端装置An+1发出的信息比源端装置A1发出的存取请求先抵达汇聚点装置PL。此种情况下,源端装置A1、源端装置An+1会在发送请求或信息到汇聚点装置PL的先后次序上发生冲突。因此,本发明采用图2~3的处理器建模方法以解决此冲突。
于一实施例中,源端装置A1产生一第一请求,并于一第一传送时点(例如时间t1)传送第一请求。源端装置An+1产生一第二请求,并于一第二传送时点(例如时间t2)传送第二请求。汇聚点装置PL于一第一接收时点(例如时间t10)接收第一请求,于一第二接收时点(例如时间t20)接收第二请求,并依据第一请求或第二请求选择一传送路径(例如PT1);其中,第一传送时点(例如时间t1)早于第二传送时点(例如时间t2),第一接收时点(例如时间t10)接收晚于第二接收时点(例如时间t20),且第一请求与第二请求欲存取的一目标数据地址相同。
举例来说,源端装置A1为一输入装置并于第一传送时点(例如时间t1)产生的第一请求为一读取存储器请求;源端装置An+1为一预取装置并于第二传送时点(例如时间t2)产生的第二请求为一预取存储器请求;上述读取存储器请求与预取存储器请求欲存取的目标数据地址相同。如图1所示,源端装置A1相较于An+1到达汇聚点装置PL的延时较长(如图1所示,为了图示与说明的方便,用源端装置A1至汇聚点装置PL的距离长短代表延时大小关系,本领域技术人员可根据相关技术自行理解延时大小关系,本发明并不限制于此)。也就是说,汇聚点装置PL于第一接收时点(例如时间t10)接收读取存储器请求,于第二接收时点(例如时间t20)接收预取存储器请求;由于源端装置A1相较于An+1到达汇聚点装置PL的延时较长导致第一接收时点(例如时间t10)接收晚于第二接收时点(例如时间t20)。如此一来,在多源端的处理器的仿真建模过程会发生多请求在到达汇聚点装置时出现路径不明的情况,最终导致建模结果呈现的性能指标与真实处理器不一致。接下来,将通过图2和图3的说明详细介绍本发明的技术内容。
图2与图3所述的处理器建模方法200、300可以应用图1的架构来实现。
于步骤210中,源端装置A1产生第一请求。
于一实施例中,第一请求为主路径请求。
于一实施例中,源端装置A1~An为主源端(main source)装置。
于一实施例中,源端装置A1~An(n大于等于1),可以认为是主要路径;其他源端分别为源端装置An+1~Am(m大于n),可以认为是一个或多个次路径。汇聚点装置PL会根据送来的请求的关键信息进行接下来的路径选择,假设有多条路径PT1~PTW。
对于每一个请求,用第一路径信息来表示传统的功能模型的关键信息(其为比时序提前的关键信息),用第二路径信息来表示真实时序的关键信息(其为真实反映时序的关键信息)。
于步骤220中,第一请求调用一功能模型,得到一第一路径信息。
于步骤230中,第一请求调用一时序模型,得到一第二路径信息,此时时序模型仍依据第一路径信息传送第一请求。
于一实施例中,为简化建模中的时序处理,往往采用一种功能模型加时序模型的方式进行建模,功能模型不耗延时,主要作用是记录请求(例如第一请求)在整个路径中的关键节点(例如汇聚点装置PL)的信息。另一方面,时序模型则根据功能模型的关键信息进行处理路径的选择,而不必根据当前的时序信息进行动态选择,这样就会简化很多处理流程,一些影响时序的仲裁等在时序模块中实现。功能模型加时序模型的方式不能保证每个请求的处理路径跟真实硬件处理路径一致,但是从统计角度来看,基本可以保证一些关键性能指标的准确。
于步骤240,第一请求被传送到汇聚点装置PL。
于步骤250,汇聚点装置PL判断存在第二请求。
于此例中,源端装置A1于一第一传送时点t1传送第一请求。源端装置An+1于一第二传送时点t2传送第二请求。汇聚点装置PL于一第一接收时点t10接收第一请求,于一第二接收时点t20接收第二请求。其中,第一传送时点(例如时间t1)早于第二传送时点(例如时间t2),第一接收时点(例如时间t10)晚于第二接收时点(例如时间t20)。因此,在第一请求被传送到汇聚点装置PL时,第二请求已经先存在汇聚点装置PL。
于步骤260,汇聚点装置PL依据第二请求的一第二路径信息选择传送路径PT1。
例如,汇聚点装置PL依据第二请求的一第二路径信息选择传送路径PT1。因为目标数据地址中的信息已经先被先到汇聚点装置PL的第二请求取走了,所以依据第二请求的一第二路径信息选择传送路径PT1。
于步骤270,汇聚点装置PL更新第二请求状态为合法的(valid)。
于此例中,在第一请求被传送到汇聚点装置PL时,第二请求已经先存在汇聚点装置PL,因此更新第二请求状态为合法的。
于一实施例中,若在第一请求被传送到汇聚点装置PL时,第二请求尚未抵达汇聚点装置PL,则不更新第二请求状态。此情况下,汇聚点装置PL依据第一请求的一第一路径信息选择传送路径PTW。
于一实施例中,对于每一个请求,用第一路径信息来表示传统的功能模型的关键信息(其为比时序提前的关键信息),用第二路径信息来表示真实时序的关键信息(其为真实反映时序的关键信息)。
由上述可知,第一请求在刚生成的时候就调用功能模型,得到第一路径信息,之后进入时序模型。在到汇聚点装置PL之前都按照第一路径信息进行路径选择,在经过汇聚点装置PL之后,则找寻最新的第二路径信息,根据第二路径信息进行路径选择。因为第二路径信息反映最新的时序,第一请求的路径确定好之后,需要对第二路径信息进行更新状态为合法的处理,供接下来到达汇聚点装置PL的其他请求服务。
在模拟处理器传送请求的过程中,第二路径信息是准确的时序信息,第一请求到达汇聚点装置PL时必须确认是否存在第二路径信息才能决定接下来的处理流程,这样就保证了来自不同源端的请求有了一个统一的节点(汇聚点装置PL)来保证时序的准确性。
主路径请求(第一请求)的第一路径信息在第一请求生成的时候进行更新,而第二路径信息的更新则是根据真实时序进行;同时第二路径信息更新的时候需要确认当前时间是否满足更新条件。次路径请求(第二请求)的第一路径信息和第二路径信息则都根据实际时序进行更新。于图3叙述次路径请求的建模方法。
于步骤310中,源端装置An+1产生第二请求。
于一实施例中,第二请求为次路径请求。
于步骤320中,第二请求调用一时序模型,而得到一第二路径信息。
于步骤330中,时序模型依据一第二路径信息传送第二请求到汇聚点装置PL。
于步骤340中,当第二请求被传送到汇聚点装置PL时,汇聚点装置PL判断是否已存在欲存取目标数据地址的一第三请求且第二路径信息是否尚未被更新。
当汇聚点装置PL判断已存在欲存取目标数据地址的一第三请求且第二路径信息尚未被更新,则进入步骤360。
当汇聚点装置PL判断不存在欲存取目标数据地址的一第三请求或第二路径信息已被更新,则进入步骤350。
于步骤350中,第二请求调用一功能模型,得到一第一路径信息,汇聚点装置PL依据第一路径信息更新第二路径信息,并选择更新的第二路径信息为传送路径PTW。
于一实施例中,由于第一路径信息与第二路径信息的目标数据地址是一样的,因此汇聚点装置PL依据第一路径信息更新第二路径信息,使第二请求会到存储器中将目标数据地址中的内容预取到汇聚点装置PL(例如为快取)中。
于步骤360中,汇聚点装置PL使用第一路径信息。
于一实施例中,源端装置An+1在时点3t时,发现源端装置A1已经发出第一请求但还没到达汇聚点装置PL且关键信息没有改变,故借用第一路径信息(在汇聚点装置PL为未击中(miss)状态)以到存储器中将目标数据地址中的内容预取到汇聚点装置PL。
于步骤370中,汇聚点装置PL依据第一路径信息更新第二路径信息。
于一实施例中,源端装置An+1在时点10t时,发现源端装置A1发出的第一请求已经到达汇聚点装置PL(在汇聚点装置PL为击中(hit)状态),则将第一路径信息更新第二路径信息。
于步骤380中,汇聚点装置PL选择更新的第二路径信息为传送路径PTW。
由上述可知,因为第二请求到达汇聚点装置PL的延时较短,如果也是在生成第二请求的时候就直接调用功能模型,则很有可能出现这样的场景:某主路径已经发出了访问相同关键信息(目标数据地址相同)的第一请求,第一路径信息已经更新;但是此第一请求还需要很久才能到达汇聚点装置PL,也就是说第二路径信息还未被此主路径的第一请求更新。此时如果次路径的第二请求调用功能模型,则相当于是根据第一路径信息的信息进行了路径的选择,导致路径选择错误。故在到达汇聚点装置PL之前,次路径的第二请求按照时序模型进行建模。
在到达汇聚点装置PL后,首先汇聚点装置PL判断是否有其他路径已经发出了访问相同关键信息(目标数据地址相同)的其他请求(例如第三请求),且其他请求还未更新第二路径信息,如果出现这种情况,需要让次路径的第二请求借用之前第一请求的第一路径信息进行接下来的路径选择;同时更新第二路径信息;而之前第一请求在时序模型到达汇聚点装置PL时,检查第二路径信息,发现第二路径信息已经被更新过了,就会直接按照第二路径信息的信息进行接下来的路径选择。
如果没有发生上述情况,则调用功能模型,更新第一路径信息,接着更新第二路径信息,然后按照第二路径信息的信息进行接下来的路径选择。由于在同一时刻更新第一路径信息和第二路径信息,故此时第一路径信息和第二路径信息显示的路径选择是一致的。
于一实施例中,第一路径信息和第二路径信息有可能会出现不同步现象,比如对第一路径信息的更改传送顺序是先传第一请求再传第二请求,而第二路径信息由于等候时间的原因,传送顺序变成了先传第二请求再传第一请求,那么就会导致运行一段时间后,第一路径信息和第二路径信息不同步,从而产生错误。
针对上面这种问题,采取的解决方法是第一路径信息在修改时会对此请求(例如第一请求)标注一个时间戳(例如第一时间戳)。
于一实施例中,第一请求对应一第一时间戳,第二请求对应一第二时间戳,当第一请求和该第二请求先后更新一第一路径信息,则第一时间戳小于第二时间戳。
于一实施例中,当第一请求先更新了第二路径信息,则汇聚点装置PL先将第一时间戳赋值给第二路径信息保存;当第二请求后续更新第二路径信息时,汇聚点装置PL发现第二时间戳大于等于第二路径信息所保存的时间戳,则将第二路径信息的时间戳更新为第二时间戳。
于一实施例中,当第二请求先更新了第二路径信息,则先将第二时间戳赋值给第二路径信息保存,当第一请求后续更新第二路径信息时,汇聚点装置PL发现第二时间戳大于等于第二路径信息保存的时间戳,则不更新第二路径信息所保存的时间戳。这样就保证了第一路径信息的修改顺序跟第二路径信息的修改顺序保存一致。
本发明的方法,或特定型态或其部分,可以以程序码的型态存在。程序码可以包含于实体介质,如软盘、光盘片、硬盘、或是任何其他机器可读取(如计算机可读取)储存介质,亦或不限于外在形式的计算机程序产品,其中,当程序码被机器,如计算机载入且执行时,此机器变成用以参与本发明的装置。程序码也可以通过一些传送介质,如电线或电缆、光纤、或是任何传输型态进行传送,其中,当程序码被机器,如计算机接收、载入且执行时,此机器变成用以参与本发明的装置。当在一般用途处理单元实作时,程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
本发明的处理器建模系统及处理器建模方法采用两套功能信息来记录一个请求路径的关键信息,其中第一路径信息记录主要功能信息,可能不是真实的时间信息,但可以简化建模流程;第二路径信息在时序执行过程更新,反映最真实的时间信息,处理器建模系统及处理器建模方法可用于多请求发起端的处理器模型,解决多个请求在汇聚点装置中路径不明确的问题。依据第二路径信息可以纠正第一路径信息在汇聚点装置导致的路径错误,使模拟请求传输路径的建模跟真实硬件传输路径更为一致。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (12)
1.一种处理器建模系统,其特征在于,包含:
第一源端装置,用以产生第一请求,并于第一传送时点传送该第一请求;
第二源端装置,用以产生第二请求,并于第二传送时点传送该第二请求;以及
汇聚点装置,用以于第一接收时点接收该第一请求,于第二接收时点接收该第二请求,并依据该第一请求或该第二请求选择传送路径;
其中,该第一传送时点早于该第二传送时点,该第一接收时点晚于该第二接收时点,且该第一请求与该第二请求欲存取的目标数据地址相同,
其中,该第一请求调用功能模型,得到第一路径信息,并调用时序模型,该时序模型依据该第一路径信息传送该第一请求到该汇聚点装置;
其中,当该第一请求被传送到该汇聚点装置时,该汇聚点装置判断存在该第二请求,依据该第二请求的第二路径信息选择该传送路径,并更新该第二请求状态为合法的。
2.如权利要求1所述的处理器建模系统,其中,该第二请求调用时序模型,该时序模型依据第二路径信息传送该第二请求到该汇聚点装置;
其中,当该第二请求被传送到该汇聚点装置时,该汇聚点装置判断是否已存在欲存取该目标数据地址的第三请求且该第二路径信息是否尚未被更新;当该汇聚点装置判断为不存在欲存取该目标数据地址的第三请求或该第二路径信息已被更新,则调用功能模型,得到第一路径信息,依据该第一路径信息更新该第二路径信息,并选择更新的该第二路径信息为该传送路径。
3.如权利要求2所述的处理器建模系统,其中,当该第二请求被传送到该汇聚点装置时,该汇聚点装置判断为已存在欲存取该目标数据地址的第三请求且该第二路径信息尚未被更新,则使用该第一路径信息,依据该第一路径信息更新该第二路径信息,并选择更新的该第二路径信息为该传送路径。
4.如权利要求1所述的处理器建模系统,其中,该第一请求对应第一时间戳,该第二请求对应第二时间戳,当该第一请求和该第二请求先后更新第一路径信息,则该第一时间戳小于该第二时间戳。
5.如权利要求4所述的处理器建模系统,其中,当该第一请求先更新了第二路径信息,则该汇聚点装置先将该第一时间戳赋值给该第二路径信息保存;当该第二请求后续更新该第二路径信息时,该汇聚点装置发现该第二时间戳大于等于该第二路径信息所保存的时间戳,则将该第二路径信息的时间戳更新为该第二时间戳。
6.如权利要求4所述的处理器建模系统,其中,当该第二请求先更新了第二路径信息,则先将该第二时间戳赋值给该第二路径信息保存,当该第一请求后续更新该第二路径信息时,该汇聚点装置发现该第二时间戳大于等于该第二路径信息保存的时间戳,则不更新该第二路径信息所保存的时间戳。
7.一种处理器建模方法,其特征在于,包含:
通过第一源端装置产生第一请求,并于第一传送时点传送该第一请求;
通过第二源端装置产生第二请求,并于第二传送时点传送该第二请求;以及
通过汇聚点装置,用以于第一接收时点接收该第一请求,于第二接收时点接收该第二请求,并依据该第一请求或该第二请求选择传送路径;
其中,该第一传送时点早于该第二传送时点,该第一接收时点晚于该第二接收时点,且该第一请求与该第二请求欲存取的目标数据地址相同,
其中,该第一请求调用功能模型,得到第一路径信息,并调用时序模型,该时序模型依据该第一路径信息传送该第一请求到该汇聚点装置;
其中,当该第一请求被传送到该汇聚点装置时,该汇聚点装置判断存在该第二请求,依据该第二请求的第二路径信息选择该传送路径,并更新该第二请求状态为合法的。
8.如权利要求7所述的处理器建模方法,其中,该第二请求调用时序模型,该时序模型依据第二路径信息传送该第二请求到该汇聚点装置;
其中,当该第二请求被传送到该汇聚点装置时,该汇聚点装置判断是否已存在欲存取该目标数据地址的第三请求且该第二路径信息是否尚未被更新;当该汇聚点装置判断为不存在欲存取该目标数据地址的第三请求或该第二路径信息已被更新,则调用功能模型,得到第一路径信息,依据该第一路径信息更新该第二路径信息,并选择更新的该第二路径信息为该传送路径。
9.如权利要求8所述的处理器建模方法,其中,当该第二请求被传送到该汇聚点装置时,该汇聚点装置判断为已存在欲存取该目标数据地址的第三请求且该第二路径信息尚未被更新,则使用该第一路径信息,依据该第一路径信息更新该第二路径信息,并选择更新的该第二路径信息为该传送路径。
10.如权利要求7所述的处理器建模方法,其中,该第一请求对应第一时间戳,该第二请求对应第二时间戳,当该第一请求和该第二请求先后更新第一路径信息,则该第一时间戳小于该第二时间戳。
11.如权利要求10所述的处理器建模方法,其中,当该第一请求先更新了第二路径信息,则先将该第一时间戳赋值给该第二路径信息保存,当该第二请求后续更新该第二路径信息时,该汇聚点装置发现该第二时间戳大于等于该第二路径信息所保存的时间戳,则将该第二路径信息的时间戳更新为该第二时间戳。
12.如权利要求10所述的处理器建模方法,其中,当该第二请求先更新了第二路径信息,则先将该第二时间戳赋值给该第二路径信息保存,当该第一请求后续更新该第二路径信息时,该汇聚点装置发现该第二时间戳大于等于该第二路径信息保存的时间戳,则不更新该第二路径信息所保存的时间戳。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011054563.0A CN112052074B (zh) | 2020-09-29 | 2020-09-29 | 处理器建模系统及处理器建模方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011054563.0A CN112052074B (zh) | 2020-09-29 | 2020-09-29 | 处理器建模系统及处理器建模方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112052074A CN112052074A (zh) | 2020-12-08 |
CN112052074B true CN112052074B (zh) | 2024-05-03 |
Family
ID=73606230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011054563.0A Active CN112052074B (zh) | 2020-09-29 | 2020-09-29 | 处理器建模系统及处理器建模方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112052074B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104272279A (zh) * | 2012-05-10 | 2015-01-07 | Arm有限公司 | 具有缓存和转换后备缓冲器的数据处理装置 |
US9087036B1 (en) * | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
CN106105211A (zh) * | 2014-02-25 | 2016-11-09 | 阿尔卡特朗讯公司 | 用于使用模型减少视频传递中的延时的系统和方法 |
CN106254094A (zh) * | 2016-07-19 | 2016-12-21 | 中国银联股份有限公司 | 一种数据同步方法及系统 |
WO2017193622A1 (zh) * | 2016-05-12 | 2017-11-16 | 中兴通讯股份有限公司 | 数据传输方法、装置及计算机存储介质 |
CN110196826A (zh) * | 2018-02-24 | 2019-09-03 | 深圳市中兴微电子技术有限公司 | 一种死锁判断方法及装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013602A (ja) * | 2002-06-07 | 2004-01-15 | Handotai Rikougaku Kenkyu Center:Kk | データ駆動プロセッサのエミュレーションシステム |
US7414997B2 (en) * | 2004-03-12 | 2008-08-19 | Lucent Technologies Inc. | GPRS tunneling protocol path integrity protocol |
-
2020
- 2020-09-29 CN CN202011054563.0A patent/CN112052074B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9087036B1 (en) * | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
CN104272279A (zh) * | 2012-05-10 | 2015-01-07 | Arm有限公司 | 具有缓存和转换后备缓冲器的数据处理装置 |
CN106105211A (zh) * | 2014-02-25 | 2016-11-09 | 阿尔卡特朗讯公司 | 用于使用模型减少视频传递中的延时的系统和方法 |
WO2017193622A1 (zh) * | 2016-05-12 | 2017-11-16 | 中兴通讯股份有限公司 | 数据传输方法、装置及计算机存储介质 |
CN106254094A (zh) * | 2016-07-19 | 2016-12-21 | 中国银联股份有限公司 | 一种数据同步方法及系统 |
CN110196826A (zh) * | 2018-02-24 | 2019-09-03 | 深圳市中兴微电子技术有限公司 | 一种死锁判断方法及装置 |
Non-Patent Citations (2)
Title |
---|
移动协助传感器网络中Sink的路径优化策略;张希伟;沈琳;蒋益峰;;通信学报(02);全文 * |
考虑真实场景动态事件的动态取送货问题;孙宝凤;杨悦;史俊妍;郑黎黎;;浙江大学学报(工学版)(08);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112052074A (zh) | 2020-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111344706B (zh) | 管理区块链上的交易的方法和系统 | |
US6430190B1 (en) | Method and apparatus for message routing, including a content addressable memory | |
US6892298B2 (en) | Load/store micropacket handling system | |
US20060047849A1 (en) | Apparatus and method for packet coalescing within interconnection network routers | |
WO2020181897A1 (zh) | 终端设备识别方法、系统及存储介质 | |
EP3869434A1 (en) | Blockchain-based data processing method and apparatus, device, and medium | |
CN111562885A (zh) | 数据处理方法、装置、计算机设备及存储介质 | |
CN110673941A (zh) | 多机房中微服务的迁移方法、电子设备及存储介质 | |
US10038571B2 (en) | Method for reading and writing forwarding information base, and network processor | |
WO2024001024A1 (zh) | 在区块链系统中执行交易的方法、区块链系统和节点 | |
CN104298675A (zh) | 用于缓存管理的方法和装置 | |
CN114330229B (zh) | 一种存储器的延时建模的方法、装置、设备及介质 | |
CN111444278A (zh) | 数据同步方法、装置及中转服务器 | |
CN109271193B (zh) | 一种数据处理方法、装置、设备及存储介质 | |
CN112052074B (zh) | 处理器建模系统及处理器建模方法 | |
US20200097567A1 (en) | Reconciliation of data in a distributed system | |
GB2574614A (en) | Interconnection network for integrated circuit | |
CN112765029A (zh) | 测试方法、装置、电子设备及计算机存储介质 | |
CN108182241B (zh) | 一种数据交互的优化方法、装置、服务器及存储介质 | |
US20090204665A1 (en) | System and methods for communicating between serial communications protocol enabled devices | |
CN111367921A (zh) | 数据对象的刷新方法及装置 | |
US7865785B2 (en) | System and method for improving communications for systems having communications protocol enabled devices | |
CN114095306A (zh) | 由主干通信网络分离的lin分区之间的lin消息传递 | |
KR20230116887A (ko) | 네트워크 통신 링크의 요청 패킷들에 대한 태그들 | |
CN110162415B (zh) | 用于处理数据请求的方法、服务器、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203 Applicant after: Shanghai Zhaoxin Semiconductor Co.,Ltd. Address before: Room 301, 2537 Jinke Road, Zhangjiang hi tech park, Shanghai 201203 Applicant before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant |