CN115016360B - 一种数据传输控制电路、方法、设备及存储介质 - Google Patents

一种数据传输控制电路、方法、设备及存储介质 Download PDF

Info

Publication number
CN115016360B
CN115016360B CN202210770003.8A CN202210770003A CN115016360B CN 115016360 B CN115016360 B CN 115016360B CN 202210770003 A CN202210770003 A CN 202210770003A CN 115016360 B CN115016360 B CN 115016360B
Authority
CN
China
Prior art keywords
port
resistor
control circuit
interface
data interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210770003.8A
Other languages
English (en)
Other versions
CN115016360A (zh
Inventor
张淑君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210770003.8A priority Critical patent/CN115016360B/zh
Publication of CN115016360A publication Critical patent/CN115016360A/zh
Application granted granted Critical
Publication of CN115016360B publication Critical patent/CN115016360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Communication Control (AREA)

Abstract

本发明公开一种数据传输控制电路、方法、设备及存储介质，属于数据传输技术领域。控制电路包括：单通电路，输出控制电路；单通电路包括：单通电路第一端口，单通电路第二端口；单通电路第一端口接收到高电平信号时，单通电路第二端口呈现高阻态，单通电路第一端口接收到低电平信号时，单通电路第二端口输出低电平信号；输出控制电路至少包括：输出控制电路第一端口，输出控制电路第二端口；输出控制电路第一端口与第三数据接口电性连接，输出控制电路第二端口与单通电路第一端口电性连接，单通电路第二端口与第一数据接口电性连接。实现了标准I2C和非标准I2C接口之间的正常通信。

Description

一种数据传输控制电路、方法、设备及存储介质
技术领域
本发明涉及数据传输技术领域，特别涉及一种数据传输控制电路、方法设备及存储介质。
背景技术
网口是服务器及交换机设备中，各个模块之间的重要通信资源。通过网口，可以在传输数据信号的同时，为其他设备提供直流供电。为了实现网口的这一功能，需要使用BMC(Baseboard Management Controller，基板管理控制器)监控服务器及交换机中的POE(Power Over Ethernet，有源以太网)芯片。大多数情况下，BMC与POE芯片之间是通过I2C(Inter-Integrated Circuit，I2C总线)协议建立通信连接的，并且使用标准的I2C接口，即一根SDA线(SerialData，串行数据线)，一根SCL线(Serial Clock Line，串行时钟线)。总线接口已经集成在芯片内部，不需要特殊的接口电路，区别在于驱动电压不同。但是，部分POE芯片虽然集成了I2C功能，却使用了非标准的I2C接口，即两根数据线(一根接收线：SDAI，一根发送线：SDAO)，以及一根SCL线。
当前，服务器广泛使用的是具有标准I2C接口的芯片。将BMC与POE芯片通过I2C连接后，会出现BMC的一根SDA线与POE芯片的两根数据线(SDAI和SDAO)连接的情况。I2C协议规定在通信之前，主机需要扫描从机地址，主机会通过I2C向从机的寄存器写入特定的数据，从机响应该数据并通过I2C返回数据至主机。由于BMC只有一根数据线用于收发数据，POE芯片一根数据线用于接收数据，一根数据线由于发送数据，若直接将BMC与POE芯片接，则会造成POE芯片在收到第一个数据之后就开始返回数据，但BMC芯片还在继续发送数据，未接收到数据。这样就造成POE芯片发送的数据不被识别，导致BMC与POE芯片的数据收发不同步、写入或者读取数据失败等问题。因此，亟需一种非标准I2C数据传输控制电路、方法、设备及存储介质，能够兼容标准I2C接口与非标准I2C接口之间连接和数据传输。
发明内容
为了解决现有技术的问题，非标准I2C接口与标准I2C接口互联，通信时存在的不能连接、连接失败、通信失败、读取I2C地址错误等问题，本发明实施例提供一种数据传输控制电路、方法、设备及存储介质，以克服现有技术中非标准I2C接口与标准I2C接口互联、通信时遇到的通信问题。
为了解决上述的一个或多个技术问题，本发明采用的技术方案如下：
第一方面，提供一种数据传输控制电路，包括：
单通电路、输出控制电路、标准I2C接口和非标准I2C接口；
单通电路包括：单通电路第一端口，单通电路第二端口，单通电路第一端口接收到高电平信号时，单通电路第二端口呈现高阻态，单通电路第一端口接收到低电平信号时，单通电路第二端口输出低电平信号；
输出控制电路至少包括：输出控制电路第一端口，输出控制电路第二端口；
标准I2C接口包括：第一时钟接口、第一数据接口；
非标准I2C接口包括：第二时钟接口、第二数据接口、第三数据接口；
输出控制电路第一端口与第三数据接口电性连接，输出控制电路第二端口与单通电路第一端口电性连接，单通电路第二端口与第一数据接口电性连接；
第一时钟接口与第二时钟接口电性连接，第一数据接口与第二数据接口电性连接，当第一数据接口接收到低电平信号时，标准I2C接口由第一数据接口读取数据。
输出控制电路包括：与门，第一电源，第一电阻；
与门包括：与门第一输入端、与门第二输入端和与门输出端；
与门第一输入端作为输出控制电路第一端口，与第三数据接口电性连接；
与门第二输入端通过第一电阻与第一电源串联；
与门输出端作为输出控制电路第二端口，与单通电路第一端口电性连接。
进一步地，输出控制电路还包括：第二电阻和第一电容；
第二电阻一端与与门输出端电性连接；
第二电阻另一端接地；
第一电容与第二电阻并联。
输出控制电路包括：第一晶体管，第二晶体管，第二电源，第三电源，第三电阻，第四电阻；
第一晶体管包括：第一晶体管第一端口，第一晶体管第二端口，第一晶体管第三端口；
第二晶体管包括：第二晶体管第一端口，第二晶体管第二端口，第二晶体管第三端口；
第一晶体管第二端口通过第三电阻与第二电源串联，第一晶体管第三端口接地；
第二晶体管第二端口通过第四电阻与第三电源串联，第二晶体管第三端口接地；
第一晶体管第二端口与第二晶体管第一端口电性连接；
第一晶体管第一端口作为输出控制电路第一端口，与第三数据接口电性连接，第二晶体管第二端口作为输出控制电路第二端口，与第一数据接口电性连接。
进一步地，输出控制电路还包括：第五电阻、第六电阻、第二电容、第三电容；
第五电阻一端与第一晶体管第一端口电性连接，第五电阻另一端接地；
第二电容与第五电阻并联；
第六电阻一端与第二晶体管第一端口电性连接，第六电阻另一端接地；
第三电容与第六电阻并联。
进一步地，控制电路还包括：第四电源，第七电阻，第八电阻；
第七电阻一端与第四电源电性连接；
第七电阻另一端与第八电阻一端电性连接；
第八电阻另一端与第一时钟接口电性连接。
进一步地，控制电路还包括：第五电源，第九电阻，第十电阻；
第九电阻一端与第五电源电性连接；
第九电阻另一端与第十电阻一端电性连接；
第十电阻另一端与第一数据接口电性连接。
第二方面，提供一种数据传输方法，用于在由第一方面记载的一种数据传输控制电路连接的控制端和芯片端之间传输数据，控制端包括标准I2C接口，芯片端至少包括非标准I2C接口和网线接口，应用于芯片端，方法包括：
通过第二数据接口接收由第一数据接口发送的扫描指令；
识别扫描指令；
通过第三数据接口发送与扫描指令相应的地址指令；
通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供控制端接收和处理。
进一步地，指令信号的格式由I2C协议定义或由用户定义。
第三方面，提供一种数据传输方法，用于在由第一方面记载的一种数据传输控制电路连接的控制端和芯片端之间传输数据，控制端包括标准I2C接口，芯片端至少包括非标准I2C接口和网线接口，方法包括：
控制端通过第一数据接口向芯片端的第二数据接口发送扫描指令；
芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
芯片端识别扫描指令；
芯片端通过第三数据接口发送与扫描指令相应的地址指令；
芯片端通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
控制端通过第一数据接口接收指令信号；
控制端解析指令信号。
第四方面，根据上述第二方面记载的一种数据传输方法，提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现第二方面记载的一种数据传输方法的步骤。
第五方面，根据上述第三方面记载的一种数据传输方法，提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现第三方面记载的一种数据传输方法的步骤。
第六方面，根据上述第二方面记载的一种数据传输方法，提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述第二方面记载的一种数据传输方法的步骤。
第七方面，根据上述第三方面记载的一种数据传输方法，提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述第三方面记载的一种数据传输方法的步骤。
本发明实施例提供的技术方案带来的有益效果是：
1.在I2C链路中，通过单通芯片和输出控制电路实现了标准I2C和非标准I2C数据之间的异步收发，获得了标准I2C和非标准I2C接口之间的正常通信的效果；
2.实现标准I2C和非标准I2C接口之间的通信兼容。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种数据传输控制电路示意图；
图2是本发明实施例提供的将与门作为输出控制电路功能结构的一种数据传输控制电路示意图；
图3是本发明实施例提供的将晶体管作为输出控制电路功能结构的一种数据传输控制电路示意图；
图4是本发明实施例提供的包括稳态电平和匹配阻抗的一种数据传输控制电路示意图；
图5是本发明实施例提供的应用于芯片端的一种数据传输方法示意图；
图6是本发明实施例提供的一种指令信号时序示意图；
图7是本发明实施例提供的一种数据传输方法示意图；
图8是本发明实施例提供的一种计算机设备示意图；
图9是本发明实施例提供的另一种计算机设备示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。说明书附图中的编号，仅表示对各个功能部件或模块的区分，不表示部件或模块之间的逻辑关系。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
下面，将参照附图详细描述根据本公开的各个实施例。需要注意的是，在附图中，将相同的附图标记赋予基本上具有相同或类似结构和功能的组成部分，并且将省略关于它们的重复描述。
针对现有技术中，非标准I2C接口与标准I2C接口相互连接时遇到的不能连接、连接失败、通信失败、读取I2C地址错误等问题。本发明实施例公开一种数据传输控制电路、方法、设备及存储介质，使非标准I2C接口与标准I2C接口相互连接时，能够正确通信。
在一个实施例中，如图1所示，一种数据传输控制电路，包括：
单通电路3、输出控制电路4、标准I2C接口1和非标准I2C接口1；
单通电路3包括：单通电路第一端口31，单通电路第二端口32，单通电路第一端口31接收到高电平信号时，单通电路第二端32口呈现高阻态，单通电路第一端口31接收到低电平信号时，单通电路第二端口32输出低电平信号；
输出控制电路4至少包括：输出控制电路第一端口41，输出控制电路第二端口42；
标准I2C接口1包括：第一时钟接口11、第一数据接口12；
非标准I2C接口2包括：第二时钟接口21、第二数据接口221、第三数据接口222；
输出控制电路第一端口41与第三数据接口222电性连接，输出控制电路第二端口42与单通电路第一端口31电性连接，单通电路第二端口32与第一数据接口12电性连接；
第一时钟接口11与第二时钟接口21电性连接，第一数据接口12与第二数据接口221电性连接，当第一数据接口12接收到低电平信号时，标准I2C接口1由第一数据接口12读取数据。
一般地，在服务器或交换机的BMC(Baseboard Management Controller，基板管理控制器)配置的芯片采用标准I2C接口，配备有第一时钟接口(SCL)和第一数据接口(SDA)；而作为直流供电芯片与BMC芯片通信的POE(Power Over Ethernet，有源以太网)芯片，则常采用非标准I2C接口，配备有第二时钟接口(SCL)，第二数据接口(SDAI)和第三数据接口(SDAO)，其中，第二数据接口用于接收数据，第三数据接口用于发送数据。
在一个实施例中，如图2所示，输出控制电路4包括：与门5，第一电源U1，第一电阻R1；
与门5包括：与门第一输入端51、与门第二输入端52和与门输出端53；
与门第一输入端51作为输出控制电路第一端口41，与第三数据接口222电性连接；
与门第二输入端52通过第一电阻R1与第一电源U1串联；
与门输出端53作为输出控制电路第二端口42，与单通电路第一端口32电性连接。
在一个实施例中，输出控制电路4还包括：第二电阻R2和第一电容C1；
第二电阻R2一端与与门输出端53电性连接；
第二电阻R2另一端接地；
第一电容C1与第二电阻R2并联。
第一数据接口在接收数据时是靠低电平驱动，第三数据接口需要向第一数据接口发送数据时，同过非标准I2C数据传输控制电路产生通信链路。具体过程如下：
通常第一电源U1为3.3V直流电源。直流电源U1通过第一电阻R1将与门第二输入端52拉高至高电平。第三数据接口传递出低电平时，与门输出端53输出低电平作为单通电路3的输入，单通电路第二端口32输出低电平至第一数据接口12。此时，第一数据接口12接收数据。接收的数据格式由I2C协议定义，或由用户自己定义。通常，以低电平的数量和持续时间来表征有用信息。
第三数据接口不传递数据时，与门第一输入端51和与门第二输入端52都为高电平，与门输出端53输出高电平作为单通电路3的输入，单通电路3输出端呈现高阻态(单通电路3的功能表如表1所示)。此时，第一数据接口12不接收数据，并且高阻态不影响第一数据端口12向第二数据端口221发送数据。
第一电容C1在与门输出端53电平跳变后充电，使单端电路第一端口31保持在高电平，单通电路维持高阻态。
表1单通电路的功能表
其中，“L”表示低电平，“H”表示高电平，“Z”表示高阻态。
在另一个实施例中，如图3所示，输出控制电路4包括：第一晶体管T1，第二晶体管T2，第二电源U2，第三电源U3，第三电阻R3，第四电阻R4；
第一晶体管T1包括：第一晶体管第一端口611，第一晶体管第二端口612，第一晶体管第三端口613；
第二晶体管T2包括：第二晶体管第一端口621，第二晶体管第二端口622，第二晶体管第三端口623；
第一晶体管第二端口612通过第三电阻R3与第二电源U2串联，第一晶体管第三端口613接地；
第二晶体管第二端口622通过第四电阻R4与第三电源U3串联，第二晶体管第三端口623接地；
第一晶体管第二端口612与第二晶体管第一端口621电性连接；
第一晶体管第一端口611作为输出控制电路第一端口41，与第三数据接口222电性连接，第二晶体管第二端口622作为输出控制电路第二端口42，与第一数据接口12电性连接。
在另一个实施例中，输出控制电路4还包括：第五电阻R5、第六电阻R6、第二电容C2、第三电容C3；
第五电阻R5一端与第一晶体管第一端口611电性连接，第五电阻R5另一端接地；
第二电容C2与第五电阻R5并联；
第六电阻R6一端与第二晶体管第一端口621电性连接，第六电阻R6另一端接地；
第三电容C3与第六电阻R6并联。
优选地，第一晶体管T1，第二晶体管T2选用MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属-氧化物-半导体场效应晶体管)。
第一数据接口在接收数据时是靠低电平驱动，第三数据接口需要向第一数据接口发送数据时，同过非标准I2C数据传输控制电路产生通信链路。具体过程如下：
通常第二电源U2，第三电源U3为3.3V直流电源。直流电源U2通过第三电阻R3将第一晶体管第二端口612(第一晶体管漏极)上拉至高电平。直流电源U3通过第四电阻将第二晶体管第二端口622(第二晶体管漏极)上拉至高电平。当第三数据接口222输出低电平时，第一晶体管第一端口611(第一晶体管栅极)与第一晶体管第三端口613(第一晶体管源极)之间的栅源电压Vgs1小于第一晶体管的阈值电压Vth1，第一晶体管截止。使得第二晶体管第一端口621为高电平，此时，第二晶体管第一端口621与第二晶体管第三端口623(第二晶体管源极)之间的栅源电压大于第二晶体管的阈值电压Vth2，第二晶体管导通，使得与之电性连接的单通电路第一端口31输入低电平，则单通电路第二端口32输出低电平。此时，第一数据接口12接收数据。接收的数据格式由I2C协议定义，或由用户自己定义。通常，以低电平的数量和持续时间来表征有用信息。
第三数据接口不传递数据时，第二电容充电，使第一晶体管第一端口611保持在高电平，第一晶体管T1导通，使得第二晶体管第一端口621呈现低电平，则第二晶体管T2截止。单通电路第一端口被第三电源通过第四电阻上拉至高电平，单通电路3呈现高阻态。此时，第一数据接口12不接收数据，并且高阻态不影响第一数据端口12向第二数据端口221发送数据。
在另一个实施例中，如图4所示，控制电路还包括：第四电源U4，第七电阻R7，第八电阻R8；
第七电阻R7一端与第四电源U4电性连接；
第七电阻R7另一端与第八电阻R8一端电性连接；
第八电阻R8另一端与第一时钟接口11电性连接。
在另一个实施例中，如图4所示，控制电路还包括：第五电源U5，第九电阻R9，第十电阻R10；
第九电阻R9一端与第五电源U5电性连接；
第九电阻R9另一端与第十电阻R10一端电性连接；
第十电阻R10另一端与第一数据接口12电性连接。
在另一个实施例中，如图5所示，一种数据传输方法，用于在由第一方面记载的一种数据传输控制电路连接的控制端和芯片端之间传输数据，控制端包括标准I2C接口，芯片端至少包括非标准I2C接口和网线接口，方法应用于芯片端，包括：
步骤S1-1：通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S1-2：识别扫描指令；
步骤S1-3：通过第三数据接口发送与扫描指令相应的地址指令；
步骤S1-4：通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供控制端接收和处理。
上述指令至少包括：上电指令、断电指令；上述指令信号包括：供电完成指令、供电停止指令，对应着不同情况下，标准I2C接口和非标准I2C接口之间的数据传输情况。
当系统上电时，执行：
步骤S1-1：通过第二数据接口接收由第一数据接口发送的扫描指令。
步骤S1-2：识别扫描指令。
步骤S1-3：通过第三数据接口发送与扫描指令相应的地址指令。
由于系统上电时，BMC会通过I2C扫描设备的I2C地址。扫描地址时，BMC一侧的第一数据接口(SDA)会向POE芯片一侧的第二数据接口(SDAI)发送低电平。POE芯片在收到BMC发送过来的低电平识别为扫描地址的指令时，会通过第三数据接口(SDAO)向BMC发送低电平，该低电平代表POE芯片本身地址，该低电平会通过本发明的实施方案后，到达单通电路第二端口，进而将POE一侧的低电平传输至BMC一侧的第一数据接口(SDA)。
上述指令信号的格式由I2C协议定义或由用户定义，图6示出了一种指令信号时序，其中第一行为SCL时钟信号，第二行为第三数据接口(SDAO)的时序信号。
启动位代表在SCL为高电平时，SDAO发送低电平代表开始发送地址或数据(之后的低电平代表有效地址)，停止位代表在SCL为高电平时，SDAO地址或数据发送结束。(之后的低电平不再有效)，在SCL为高电平时，SDAO为高电平，代表为0；在SCL为高电平时，SDAO为低电平，代表为1。图6中的地址为0101。
系统上电完成后，当通过BMC向POE芯片发送上电指令(指令中会包含POE芯片地址)命令POE芯片供电时，该上电指令由BMC一侧的第一数据接口(SDA)发送至POE芯片一侧的(SDAI)，POE接收到上电指令后，识别地址是否为自己地址，当地址正确时，POE芯片让供电端上电，POE供电端上电完成后，通过第三数据接口(SDAO)向BMC发送供电完成指令，该指令是通过第三数据接口(SDAO)的低电平发送的。
系统上电完成后，当通过BMC向POE芯片发送指令(指令中会包含POE芯片地址)命令POE芯片停止供电时，该指令由BMC一侧的第一数据接口(SDA)发送至POE芯片一侧的(SDAI)，POE接收指令之后，识别地址是否为自己地址，当地址正确时，POE芯片让供电端停止供电，POE断电完成后，通过第三数据接口(SDAO)向BMC发送断电完成指令，该指令是通过第三数据接口(SDAO)的低电平发送的。
系统上电完成后，在人为把网线插入系统时，会自动触发POE芯片供电端供电，POE芯片供电完成后，会通过第三数据接口(SDAO)发送供电完成指令(指令中包含POE芯片地址)至BMC，该指令是通过第三数据接口(SDAO)的低电平发送的。
系统上电完成后，在人为把网线拔出系统时，会自动触发POE芯片供电端停止供电，POE芯片停止供电完成后，会通过第三数据接口(SDAO)发送供电停止指令(指令中包含POE芯片地址)至BMC，该指令是通过第三数据接口(SDAO)的低电平发送的。
在另一个实施例中，如图7所示，一种数据传输方法，用于在由第一方面记载的一种数据传输控制电路连接的控制端和芯片端之间传输数据，控制端包括标准I2C接口，芯片端至少包括非标准I2C接口和网线接口，方法包括：
步骤S2-1：控制端通过第一数据接口向芯片端的第二数据接口发送扫描指令；
步骤S2-2：芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S2-3：芯片端识别扫描指令；
步骤S2-4：芯片端通过第三数据接口发送与扫描指令相应的地址指令；
步骤S2-5：芯片端通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
步骤S2-6：控制端通过第一数据接口接收指令信号；
步骤S2-7：控制端解析指令信号。
在另一个实施例中，如图8所示，提供一种计算机设备，至少包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以下步骤：
步骤S1-1：通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S1-2：识别扫描指令；
步骤S1-3：通过第三数据接口发送与扫描指令相应的地址指令；
步骤S1-4：通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供控制端接收和处理。
其中，指令信号的格式由I2C协议定义或由用户定义。
在另一个实施例中，如图9所示，提供另一种计算机设备，至少包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以下步骤：
步骤S2-1：控制端通过第一数据接口向芯片端的第二数据接口发送扫描指令；
步骤S2-2：芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S2-3：芯片端识别扫描指令；
步骤S2-4：芯片端通过第三数据接口发送与扫描指令相应的地址指令；
步骤S2-5：芯片端通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
步骤S2-6：控制端通过第一数据接口接收指令信号；
步骤S2-7：控制端解析指令信号。
其中，指令信号的格式由I2C协议定义或由用户定义。
在另一个实施例中，提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以下步骤：
步骤S1-1：通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S1-2：识别扫描指令；
步骤S1-3：通过第三数据接口发送与扫描指令相应的地址指令；
步骤S1-4：通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供控制端接收和处理。
其中，指令信号的格式由I2C协议定义或由用户定义。
在另一个实施例中，提供另一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以下步骤：
步骤S2-1：控制端通过第一数据接口向芯片端的第二数据接口发送扫描指令；
步骤S2-2：芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S2-3：芯片端识别扫描指令；
步骤S2-4：芯片端通过第三数据接口发送与扫描指令相应的地址指令；
步骤S2-5：芯片端通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
步骤S2-6：控制端通过第一数据接口接收指令信号；
步骤S2-7：控制端解析指令信号。
其中，指令信号的格式由I2C协议定义或由用户定义。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
实施例一
下面结合图1，具体阐述本发明的一个实施例。如图1所示，一种数据传输控制电路，包括：
单通电路3、输出控制电路4、标准I2C接口1和非标准I2C接口1；
单通电路3包括：单通电路第一端口31，单通电路第二端口32，单通电路第一端口31接收到高电平信号时，单通电路第二端32口呈现高阻态，单通电路第一端口31接收到低电平信号时，单通电路第二端口32输出低电平信号；
输出控制电路4至少包括：输出控制电路第一端口41，输出控制电路第二端口42；
标准I2C接口1包括：第一时钟接口11、第一数据接口12；
非标准I2C接口2包括：第二时钟接口21、第二数据接口221、第三数据接口222；
输出控制电路第一端口41与第三数据接口222电性连接，输出控制电路第二端口42与单通电路第一端口31电性连接，单通电路第二端口32与第一数据接口12电性连接；
第一时钟接口11与第二时钟接口21电性连接，第一数据接口12与第二数据接口221电性连接，当第一数据接口12接收到低电平信号时，标准I2C接口1由第一数据接口12读取数据。
实施例二
下面结合图2具体阐述将与门作为输出控制电路功能结构的一种数据传输控制电路。如图2所示，一种数据传输控制电路，包括：
单通电路3、输出控制电路4、标准I2C接口1和非标准I2C接口1；
单通电路3包括：单通电路第一端口31，单通电路第二端口32，单通电路第一端口31接收到高电平信号时，单通电路第二端32口呈现高阻态，单通电路第一端口31接收到低电平信号时，单通电路第二端口32输出低电平信号；
输出控制电路4至少包括：输出控制电路第一端口41，输出控制电路第二端口42；
标准I2C接口1包括：第一时钟接口11、第一数据接口12；
非标准I2C接口2包括：第二时钟接口21、第二数据接口221、第三数据接口222；
输出控制电路第一端口41与第三数据接口222电性连接，输出控制电路第二端口42与单通电路第一端口31电性连接，单通电路第二端口32与第一数据接口12电性连接；
第一时钟接口11与第二时钟接口21电性连接，第一数据接口12与第二数据接口221电性连接，当第一数据接口12接收到低电平信号时，标准I2C接口1由第一数据接口12读取数据。
输出控制电路4包括：与门5，第一电源U1，第一电阻R1；
与门5包括：与门第一输入端51、与门第二输入端52和与门输出端53；
与门第一输入端51作为输出控制电路第一端口41与第三数据接口222电性连接；
与门第二输入端52通过第一电阻R1与第一电源U1串联；
与门输出端53作为输出控制电路第二端口42与单通电路第一端口32电性连接。
输出控制电路4还包括：第二电阻R2和第一电容C1；
第二电阻R2一端与与门输出端53电性连接；
第二电阻R2另一端接地；
第一电容C1与第二电阻R2并联。
单通电路3的功能表如图3所示。
实施例三
下面结合图3具体阐述将晶体管作为输出控制电路功能结构的一种数据传输控制电路。一种数据传输控制电路，包括：
单通电路3、输出控制电路4、标准I2C接口1和非标准I2C接口1；
单通电路3包括：单通电路第一端口31，单通电路第二端口32，单通电路第一端口31接收到高电平信号时，单通电路第二端32口呈现高阻态，单通电路第一端口31接收到低电平信号时，单通电路第二端口32输出低电平信号；
输出控制电路4至少包括：输出控制电路第一端口41，输出控制电路第二端口42；
标准I2C接口1包括：第一时钟接口11、第一数据接口12；
非标准I2C接口2包括：第二时钟接口21、第二数据接口221、第三数据接口222；
输出控制电路第一端口41与第三数据接口222电性连接，输出控制电路第二端口42与单通电路第一端口31电性连接，单通电路第二端口32与第一数据接口12电性连接；
第一时钟接口11与第二时钟接口21电性连接，第一数据接口12与第二数据接口221电性连接，当第一数据接口12接收到低电平信号时，标准I2C接口1由第一数据接口12读取数据。
输出控制电路4包括：第一晶体管T1，第二晶体管T2，第二电源U2，第三电源U3，第三电阻R3，第四电阻R4；
第一晶体管T1包括：第一晶体管第一端口611，第一晶体管第二端口612，第一晶体管第三端口613；
第二晶体管T2包括：第二晶体管第一端口621，第二晶体管第二端口622，第二晶体管第三端口623；
第一晶体管第二端口612通过第三电阻R3与第二电源U2串联，第一晶体管第三端口613接地；
第二晶体管第二端口622通过第四电阻R4与第三电源U3串联，第二晶体管第三端口623接地；
第一晶体管第二端口612与第二晶体管第一端口621电性连接；
第一晶体管第一端口611作为输出控制电路第一端口41与第三数据接口222电性连接，第二晶体管第二端口622作为输出控制电路第二端口42与第一数据接口12电性连接。
输出控制电路4还包括：第五电阻R5、第六电阻R6、第二电容C2、第三电容C3；
第五电阻R5一端与第一晶体管第一端口611电性连接，第五电阻R5另一端接地；
第二电容C2与第五电阻R5并联；
第六电阻R6一端与第二晶体管第一端口621电性连接，第六电阻R6另一端接地；
第三电容C3与第六电阻R6并联。
第一晶体管T1，第二晶体管T2均为MOSFET。
实施例四
下面结合图4具体阐述包括稳态电平和匹配阻抗的一种数据传输控制电路。一种数据传输控制电路，包括：
单通电路3、输出控制电路4、标准I2C接口1和非标准I2C接口1；
单通电路3包括：单通电路第一端口31，单通电路第二端口32，单通电路第一端口31接收到高电平信号时，单通电路第二端32口呈现高阻态，单通电路第一端口31接收到低电平信号时，单通电路第二端口32输出低电平信号；
输出控制电路4至少包括：输出控制电路第一端口41，输出控制电路第二端口42；
标准I2C接口1包括：第一时钟接口11、第一数据接口12；
非标准I2C接口2包括：第二时钟接口21、第二数据接口221、第三数据接口222；
输出控制电路第一端口41与第三数据接口222电性连接，输出控制电路第二端口42与单通电路第一端口31电性连接，单通电路第二端口32与第一数据接口12电性连接；
第一时钟接口11与第二时钟接口21电性连接，第一数据接口12与第二数据接口221电性连接，当第一数据接口12接收到低电平信号时，标准I2C接口1由第一数据接口12读取数据。
输出控制电路4包括：与门5，第一电源U1，第一电阻R1；
与门5包括：与门第一输入端51、与门第二输入端52和与门输出端53；
与门第一输入端51作为输出控制电路第一端口41与第三数据接口222电性连接；
与门第二输入端52通过第一电阻R1与第一电源U1串联；
与门输出端53作为输出控制电路第二端口42与单通电路第一端口32电性连接。
输出控制电路4还包括：第二电阻R2和第一电容C1；
第二电阻R2一端与与门输出端53电性连接；
第二电阻R2另一端接地；
第一电容C1与第二电阻R2并联。
控制电路还包括：第四电源U4，第七电阻R7，第八电阻R8；
第七电阻R7一端与第四电源U4电性连接；
第七电阻R7另一端与第八电阻R8一端电性连接；
第八电阻R8另一端与第一时钟接口11电性连接。
控制电路还包括：第五电源U5，第九电阻R9，第十电阻R10；
第九电阻R9一端与第五电源U5电性连接；
第九电阻R9另一端与第十电阻R10一端电性连接；
第十电阻R10另一端与第一数据接口12电性连接。
实施例五
下面结合图5，阐述芯片端的一种数据传输方法。
如图5所示，方法包括：
步骤S1-1：通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S1-2：识别扫描指令；
步骤S1-3：通过第三数据接口发送与扫描指令相应的地址指令；
步骤S1-4：通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供控制端接收和处理。
实施例六
下面结合图7，阐述一种数据传输方法。
如图7所示，方法包括：
步骤S2-1：控制端通过第一数据接口向芯片端的第二数据接口发送扫描指令；
步骤S2-2：芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S2-3：芯片端识别扫描指令；
步骤S2-4：芯片端通过第三数据接口发送与扫描指令相应的地址指令；
步骤S2-5：芯片端通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
步骤S2-6：控制端通过第一数据接口接收指令信号；
步骤S2-7：控制端解析指令信号。
实施例七
下面结合图8，阐述一种计算机设备。
如图8所示，一种计算机设备，至少包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以下步骤：
步骤S1-1：通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S1-2：识别扫描指令；
步骤S1-3：通过第三数据接口发送与扫描指令相应的地址指令；
步骤S1-4：通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供控制端接收和处理。
其中，指令信号的格式由I2C协议定义或由用户定义。
实施例八
下面结合图9，阐述另一种计算机设备。
如图9所示，另一种计算机设备，至少包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以下步骤：
步骤S2-1：控制端通过第一数据接口向芯片端的第二数据接口发送扫描指令；
步骤S2-2：芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S2-3：芯片端识别扫描指令；
步骤S2-4：芯片端通过第三数据接口发送与扫描指令相应的地址指令；
步骤S2-5：芯片端通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
步骤S2-6：控制端通过第一数据接口接收指令信号；
步骤S2-7：控制端解析指令信号。
其中，指令信号的格式由I2C协议定义或由用户定义。
实施例九
一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以下步骤：
步骤S1-1：通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S1-2：识别扫描指令；
步骤S1-3：通过第三数据接口发送与扫描指令相应的地址指令；
步骤S1-4：通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供控制端接收和处理。
其中，指令信号的格式由I2C协议定义或由用户定义。
实施例十
另一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以下步骤：
步骤S2-1：控制端通过第一数据接口向芯片端的第二数据接口发送扫描指令；
步骤S2-2：芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
步骤S2-3：芯片端识别扫描指令；
步骤S2-4：芯片端通过第三数据接口发送与扫描指令相应的地址指令；
步骤S2-5：芯片端通过第三数据接口根据第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
步骤S2-6：控制端通过第一数据接口接收指令信号；
步骤S2-7：控制端解析指令信号。
其中，指令信号的格式由I2C协议定义或由用户定义。
特别地，根据本申请的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本申请的实施例包括一种计算机程序产品，其包括装载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信装置从网络上被下载和安装，或者从存储器被安装，或者从ROM被安装。在该计算机程序被外部处理器执行时，执行本申请的实施例的方法中限定的上述功能。
需要说明的是，本申请的实施例的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请的实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本申请的实施例中，计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读信号介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：电线、光缆、RF(Radio Frequency,射频)等等，或者上述的任意合适的组合。
上述计算机可读介质可以是上述服务器中所包含的；也可以是单独存在，而未装配入该服务器中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被该服务器执行时，使得该服务器：响应于检测到终端的外设模式未激活时，获取终端上应用的帧率；在帧率满足息屏条件时，判断用户是否正在获取终端的屏幕信息；响应于判断结果为用户未获取终端的屏幕信息，控制屏幕进入立即暗淡模式。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的实施例的操作的计算机程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java,Smalltalk,C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的系统及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本申请的限制。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1. 一种数据传输控制电路，其特征在于，所述控制电路包括：单通电路、输出控制电路、标准 I2C接口和非标准I2C接口；
所述单通电路包括：单通电路第一端口，单通电路第二端口，所述单通电路第一端口接收到高电平信号时，所述单通电路第二端口呈现高阻态，所述单通电路第一端口接收到低电平信号时，所述单通电路第二端口输出低电平信号；
所述输出控制电路至少包括：输出控制电路第一端口，输出控制电路第二端口；所述标准 I2C接口包括：第一时钟接口、第一数据接口；
所述非标准 I2C接口包括：第二时钟接口、第二数据接口、第三数据接口；
所述输出控制电路第一端口与所述第三数据接口电性连接，所述输出控制电路第二端口与所述单通电路第一端口电性连接，所述单通电路第二端口与所述第一数据接口电性连接；
所述第一时钟接口与所述第二时钟接口电性连接，所述第一数据接口与所述第二数据接口电性连接，当所述第一数据接口接收到低电平信号时，所述标准I2C接口由所述第一数据接口读取数据。
2. 根据权利要求 1 所述的一种数据传输控制电路，其特征在于，所述输出控制电路包括：与门，第一电源，第一电阻；
所述与门包括：与门第一输入端、与门第二输入端和与门输出端；
所述与门第一输入端作为所述输出控制电路第一端口，与所述第三数据接口电性连接；
所述与门第二输入端通过所述第一电阻与所述第一电源串联；
所述与门输出端作为所述输出控制电路第二端口，与所述单通电路第一端口电性连接。
3. 根据权利要求 2 所述的一种数据传输控制电路，其特征在于，所述输出控制电路还包括：第二电阻和第一电容；
所述第二电阻一端与所述与门输出端电性连接； 所述第二电阻另一端接地；
所述第一电容与所述第二电阻并联。
4. 根据权利要求 1 所述的一种数据传输控制电路，其特征在于，所述输出控制电路包括：第一晶体管，第二晶体管，第二电源，第三电源，第三电阻，第四电阻；
所述第一晶体管包括：第一晶体管第一端口，第一晶体管第二端口，第一晶体管第三端口；
所述第二晶体管包括：第二晶体管第一端口，第二晶体管第二端口，第二晶体管第三端口；
所述第一晶体管第二端口通过所述第三电阻与所述第二电源串联，所述第一晶体管第三端口接地；
所述第二晶体管第二端口通过所述第四电阻于所述第三电源串联，所述第二晶体管第三端口接地；
所述第一晶体管第二端口与所述第二晶体管第一端口电性连接；
所述第一晶体管第一端口作为所述输出控制电路第一端口，与所述第三数据接口电性连接，所述第二晶体管第二端口作为所述输出控制电路第二端口，与所述第一数据接口电性连接。
5. 根据权利要求 4 所述的一种数据传输控制电路，其特征在于，所述输出控制电路还包括：第五电阻、第六电阻、第二电容、第三电容；
所述第五电阻一端与所述第一晶体管第一端口电性连接，所述第五电阻另一端接地；所述第二电容与所述第五电阻并联；
所述第六电阻一端与所述第二晶体管第一端口电性连接，所述第六电阻另一端接地；所述第三电容与所述第六电阻并联。
6. 根据权利要求 1 所述的一种数据传输控制电路，其特征在于，所述控制电路还包括： 第四电源，第七电阻，第八电阻；
所述第七电阻一端与所述第四电源电性连接；
所述第七电阻另一端与所述第八电阻一端电性连接； 所述第八电阻另一端与所述第一时钟接口电性连接。
7. 根据权利要求 1 所述的一种数据传输控制电路，其特征在于，所述控制电路还包括： 第五电源，第九电阻，第十电阻；
所述第九电阻一端与所述第五电源电性连接；
所述第九电阻另一端与所述第十电阻一端电性连接； 所述第十电阻另一端与所述第一数据接口电性连接。
8. 一种数据传输方法，用于在由权利要求 1 所述的一种数据传输控制电路连接的控制端和芯片端之间传输数据，应用于芯片端，所述控制端包括标准 I2C接口，所述芯片端至少包括非标准I2C接口和网线接口，其特征在于，所述方法包括： 通过第二数据接口接收由第一数据接口发送的扫描指令；
识别所述扫描指令；
通过第三数据接口发送与所述扫描指令相应的地址指令；
通过第三数据接口根据所述第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号，以供所述控制端接收和处理。
9. 根据权利要求 8 所述的一种数据传输方法，其特征在于，所述指令信号的格式由I2C协议定义或由用户定义。
10.一种数据传输方法，用于在由权利要求 1 所述的一种数据传输控制电路连接的控制端和芯片端之间传输数据，其特征在于，所述控制端包括标准I2C接口，所述芯片端至少包括非标准I2C接口和网线接口，所述方法包括：
所述控制端通过第一数据接口向所述芯片端的第二数据接口发送扫描指令； 所述芯片端通过第二数据接口接收由第一数据接口发送的扫描指令；
所述芯片端识别所述扫描指令；
所述芯片端通过第三数据接口发送与所述扫描指令相应的地址指令；
所述芯片端通过第三数据接口根据所述第二数据接口接收到的指令或芯片端网线接口连接状态的变化发送相应的指令信号；
所述控制端通过第一数据接口接收所述指令信号； 所述控制端解析所述指令信号。
11.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求 8 至 10 任意一项所述方法的步骤。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求 8 至 10 任意一项所述方法的步骤。
CN202210770003.8A 2022-06-30 2022-06-30 一种数据传输控制电路、方法、设备及存储介质 Active CN115016360B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210770003.8A CN115016360B (zh) 2022-06-30 2022-06-30 一种数据传输控制电路、方法、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210770003.8A CN115016360B (zh) 2022-06-30 2022-06-30 一种数据传输控制电路、方法、设备及存储介质

Publications (2)

Publication Number Publication Date
CN115016360A CN115016360A (zh) 2022-09-06
CN115016360B true CN115016360B (zh) 2024-01-23

Family

ID=83079159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210770003.8A Active CN115016360B (zh) 2022-06-30 2022-06-30 一种数据传输控制电路、方法、设备及存储介质

Country Status (1)

Country Link
CN (1) CN115016360B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116506378B (zh) * 2023-06-27 2023-09-15 苏州浪潮智能科技有限公司 交换机设备、串行通信接口的切换方法及其装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0769748A1 (fr) * 1995-10-19 1997-04-23 STMicroelectronics S.A. Cellule intégrable DDC dédiée à un microprocesseur
JP2002055946A (ja) * 2000-08-10 2002-02-20 Sony Corp インターフェース、そのデータ通信方法、制御用プログラム及びその記憶媒体
CN206312355U (zh) * 2016-12-29 2017-07-07 武汉华安科技股份有限公司 一种远距离无线传输设备
CN109150551A (zh) * 2018-08-29 2019-01-04 普联技术有限公司 用于网口的非标准poe供电电路、供电设备及供电方法
CN109491941A (zh) * 2017-09-13 2019-03-19 华为终端（东莞）有限公司 一种信号控制电路、控制方法及终端设备
CN111708307A (zh) * 2020-06-30 2020-09-25 深圳数联天下智能科技有限公司 一种无线通信模块的收发控制电路
CN215990787U (zh) * 2021-11-15 2022-03-08 山西合力创新科技股份有限公司 一种数字化平台用的大数据传输电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107645310B (zh) * 2016-07-22 2019-07-05 上海电科电器科技有限公司 断路器控制器的数据传输装置和数据传输方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0769748A1 (fr) * 1995-10-19 1997-04-23 STMicroelectronics S.A. Cellule intégrable DDC dédiée à un microprocesseur
JP2002055946A (ja) * 2000-08-10 2002-02-20 Sony Corp インターフェース、そのデータ通信方法、制御用プログラム及びその記憶媒体
CN206312355U (zh) * 2016-12-29 2017-07-07 武汉华安科技股份有限公司 一种远距离无线传输设备
CN109491941A (zh) * 2017-09-13 2019-03-19 华为终端（东莞）有限公司 一种信号控制电路、控制方法及终端设备
CN109150551A (zh) * 2018-08-29 2019-01-04 普联技术有限公司 用于网口的非标准poe供电电路、供电设备及供电方法
CN111708307A (zh) * 2020-06-30 2020-09-25 深圳数联天下智能科技有限公司 一种无线通信模块的收发控制电路
CN215990787U (zh) * 2021-11-15 2022-03-08 山西合力创新科技股份有限公司 一种数字化平台用的大数据传输电路

Also Published As

Publication number Publication date
CN115016360A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
US7849244B2 (en) Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system
CN102508533B (zh) 一种复位控制装置和方法
US20110307746A1 (en) Systems and Methods for Intelligent and Flexible Management and Monitoring of Computer Systems
CN115016360B (zh) 一种数据传输控制电路、方法、设备及存储介质
CN109828933B (zh) 一种ncsi功能网卡及网卡的ncsi功能的实现方法
TWI443497B (zh) 主機裝置、ｕｓｂ的接口模組與其電源管理方法
CN101350001A (zh) 数据共享及传输的系统及方法
JP2000056871A (ja) Ｕｓｂシステム用のｅｍｓエンハンスメント回路
CN100504831C (zh) 一种i2c总线被从器件锁定后的恢复方法及装置
CN101089946A (zh) 显示装置及其控制方法
WO2022206246A1 (zh) 一种服务器电源黑盒数据解析系统
US8433837B2 (en) System for connecting electronic devices
CN113938333B (zh) 以太网供电装置及系统
CN117280406A (zh) 显示器热插拔检测电路、工作方法、集成电路和电子设备
US6564333B1 (en) Peripheral device power management circuit and method for selecting between main and auxiliary power sources or from third power source
CN108055212B (zh) 一种兼容pse芯片的方法及装置
US20140365699A1 (en) Adapter card for thin computing devices
US20070192638A1 (en) Controlled power sequencing for independent logic circuits
CN204314873U (zh) 一种i2c隔离电路及i2c总线系统
JP2665885B2 (ja) 直列通信ポートと光通信ポートの切換制御装置およびその駆動方法
CN114117562B (zh) 智能网卡的管理方法、装置、电子设备及计算机存储介质
CN111966195B (zh) 一种启动控制电路及方法
US6560714B1 (en) Power management for a peripheral component interconnect environment with auxiliary power
CN218525100U (zh) 用于升级设备程序的转接装置
CN216956919U (zh) 支持双系统联网的显示屏系统及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant