CN115004393A - 用于制造超导集成电路的系统和方法 - Google Patents

用于制造超导集成电路的系统和方法 Download PDF

Info

Publication number
CN115004393A
CN115004393A CN202080095035.1A CN202080095035A CN115004393A CN 115004393 A CN115004393 A CN 115004393A CN 202080095035 A CN202080095035 A CN 202080095035A CN 115004393 A CN115004393 A CN 115004393A
Authority
CN
China
Prior art keywords
flux
superconducting
critical temperature
integrated circuit
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080095035.1A
Other languages
English (en)
Inventor
理查德·G·哈里斯
克里斯托弗·B·里奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
D Wave Systems Inc
Original Assignee
D Wave Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by D Wave Systems Inc filed Critical D Wave Systems Inc
Publication of CN115004393A publication Critical patent/CN115004393A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

披露了一种用于减轻超导集成电路中的磁通俘获的系统和方法。形成具有第一临界温度和第一装置的第一金属层，并且形成具有第二临界温度的磁通引导层。磁通引导层定位成与孔口位置连通，并且该孔口位置与第一装置间隔开以将第一装置与在孔口中俘获的磁通隔离。超导集成电路通过低温制冷机从高于第一临界温度和第二临界温度两者的第一温度冷却至小于第一临界温度和第二临界温度两者的第二温度。第一临界温度与第二临界温度之间的相对温度差引起磁通引导层背离第一装置引导磁通并在孔口位置处俘获磁通。

Description

用于制造超导集成电路的系统和方法
技术领域
本披露总体上涉及用于制造超导集成电路的系统和方法，且特别地，涉及根据设计来制造包括磁通俘获的超导集成电路。
背景技术
超导处理器
量子处理器可以采取超导处理器的形式。超导处理器还可以包括不旨在用于量子计算的处理器。例如，超导处理器的一些实施方式可能不聚焦于量子效应(诸如，量子隧穿、叠加和纠缠)，而是可以通过强调不同原理(诸如例如，管控经典计算机处理器的操作的原理)来操作。实施此类超导“经典”处理器仍可能存在某些优点。由于其自然物理性质，超导经典处理器可能能够实现比非超导处理器更高的切换速度和更短的计算时间，因此在超导经典处理器上解决某些问题可能更切实际。本系统和方法特别适合用于制造超导量子处理器和超导经典处理器两者。
超导量子比特
超导量子比特是可以包括在超导集成电路中的一种类型的超导量子装置。可以取决于用于编码信息的物理性质将超导量子比特分成若干类别。例如，可以将超导量子比特归类为电荷、磁通和相位装置。电荷装置以装置的电荷状态存储和操纵信息。磁通装置以与通过装置某一部分的磁通相关的变量存储和操纵信息。相位装置以与装置两个区域之间的超导相差异相关的变量存储和操纵信息。最近，已开发了使用电荷、磁通和相位自由度中的两者或更多者的混合装置。超导量子比特通常包括至少一个约瑟夫逊结。约瑟夫逊结是原本连续的超导电流路径中的小中断，并且典型地通过夹在两个超导电极之间的薄绝缘屏障来实现。因此，约瑟夫逊结通常形成为三层式或“三层”结构。在例如美国专利7,876,248、美国专利8,035,540和美国专利8,098,179中进一步描述了超导量子比特。
集成电路制造
集成电路在本申请中也称为芯片，并且超导集成电路在本申请中也称为超导芯片。
传统上，并未在目前工艺水平的半导体制造设施中执行超导集成电路的制造。这可能是因为超导集成电路中使用的一些材料可能污染半导体设施。例如，金可以用作超导电路中的电阻器，但金可能污染用于在半导体设施中生产互补金属氧化物半导体(CMOS)晶片的制造工具。
超导体制造已典型地在研究环境中执行，在研究环境中，可以针对超导电路生产来优化标准行业惯例。常常利用传统上用于制造半导体芯片或集成电路的工具来制造超导集成电路。由于超导电路所特有的问题所致，并非所有半导体工艺和技术都一定可转移到超导体芯片制造。转换半导体工艺和技术以供在超导体芯片和电路制造中使用常常需要改变和精细调整。此类改变和调整典型地不明显，并且可能需要大量实验。半导体行业面临的难题和问题不一定与超导行业相关。同样，涉及超导行业的难题和问题常常与标准半导体制造没有多大关系或没有关系。
超导芯片内的任何杂质都可能产生噪声，噪声可能损害或降低各个装置(诸如，超导量子比特)和整体超导芯片的功能。由于噪声对于量子计算机的操作是一个严重问题，因此应尽可能采取措施来降低噪声。
量子处理器的哈密顿量描述
根据本系统和装置的一些实施方式，量子处理器可以被设计成执行绝热量子计算和/或量子退火。常见的问题哈密顿量包括与对角线单量子比特项成比例的第一分量以及与对角线多量子比特项成比例的第二分量。例如，问题哈密顿量可以是以下形式：
Figure BDA0003771058960000021
其中N表示量子比特的数量，
Figure BDA0003771058960000022
是第i个量子比特的泡利z矩阵，hi和Ji,j是量子比特的无量纲局部场以及量子比特之间的耦合，并且ε是HP的某种特性能量标度。在此，
Figure BDA0003771058960000031
和
Figure BDA0003771058960000032
项是“对角线”项的示例。前者是单量子比特项，且后者是双量子比特项。哈密顿量可以在物理上以各种不同的方式实现，例如，通过实施超导量子比特来实现。
量子处理器中的噪声
低噪声是量子装置的期望特性。噪声可能损害或降低各个装置(诸如，超导量子比特)和整体超导处理器的功能。噪声可能对量子比特相干性产生负面影响并降低量子比特隧穿的功效。由于噪声对于量子处理器的操作是严重问题，因此应尽可能采取措施来降低噪声，使得不会由环境诱导从相干隧穿到非相干隧穿的转变。
杂质可能沉积在金属表面上和/或可能由与蚀刻/光刻胶化学物质和金属的相互作用引起。噪声可能由量子处理器上表面上的杂质引起。在一些情况下，易受噪声影响的超导装置被制造在超导集成电路的顶部布线层中，且因此对制造后处理很敏感。存在在制造后处理期间引入引起噪声的杂质的风险。一种降低噪声的方法是使用屏障钝化层(例如，绝缘层)，以覆盖最顶部的布线层。在美国专利申请号2018/02219150A1中描述了使用屏障钝化层来最小化来自量子处理器上表面上的杂质的噪声。
噪声也可能由外部环境或超导处理器中的周围电路系统造成。在量子处理器中，由于随着磁通偏置的扫描量子比特状态之间的陡峭转变，量子比特上的磁通噪声干扰对量子处理器的正确退火。磁通噪声可能是电流流过包括在超导处理器中的其他装置的布线的结果，并且可能对它们各自的简并点处的量子比特产生特别负面的影响。例如，由于设定磁通偏置和耦合强度值的不准确性所致，磁通噪声可能在由超导处理器执行的计算中引入误差。此类值对于将集成电路用作量子处理器的一部分很重要。处理器可以通过精心布局和高精度磁通源以及通过添加电路系统(诸如，片上屏蔽件)设计成没有许多静态控制误差，以调谐任何非理想的磁通量子比特行为。然而，在许多情况下，集成电路制造能力的局限性可能使得难以通过改变处理器布局和添加电路系统来解决噪声。因此，普遍期望用以制造具有降低的磁通噪声的集成电路的系统和方法。
屏蔽件
由外部源产生的磁场可能引起与集成电路中的装置发生不希望的相互作用。因此，可能需要接近填充集成电路的装置的超导屏蔽件，以降低干涉(诸如，磁场和电场)的强度。在WO 96/09654中讨论了这方面的示例。
结合到集成电路中的超导屏蔽件已用于保护超导量子干涉装置(SQUID)封装免受DC和AC噪声(诸如，磁场和电场)的影响，DC和AC噪声否则会干扰集成电路的操作。集成电路的区域可以是非屏蔽的，以允许磁场和电场之间在SQUID封装外部进行通信。在美国专利号5,173,660中讨论了这种方法的示例。
超导屏蔽层可以用于单磁通量子(SFQ)或快速单磁通量子(RSFQ)技术中以将装置与DC电力线分开，否则可能对装置进行不期望的偏置。这些装置填充集成电路，但通过在装置与DC电力线之间放置接地平面而与DC电力线分开。例如，在以下各者中描述了这种类型的方法的示例：Nagasawa等人的“SFQ电路的先进铌工艺的开发(Development of advancedNb process for SFQ circuits)”(Physica C 412-414(2004)1429-1436)(本文称为Nagasawa)；以及Satoh等人的“平面化多层铌集成电路的制造工艺(Fabrication Processof Planarized Multi-Layer Nb Integrated Circuits)”，国际电工电子协会(IEEE)应用超导学术期刊(IEEE Transactions on Applied Superconductivity)，第15卷，第2号(2005年6月)。
在SFQ电路中，接地平面和屏蔽层是可互换地使用的术语。SFQ集成电路中的接地平面是金属层，对于电路内的大多数信号来说，它表现为无限的接地电位。接地平面有助于降低集成电路内的噪声，并且也可以用于确保SFQ集成电路内的所有部件都具有共同的电位以比较电压信号。Nagasawa示出了遍及SFQ电路系统在布线层与接地平面之间使用触点。
在超导导线中流动的超电流具有相关联的磁场，其方式与在普通金属导线中流动的电子相同。磁场可以电感地耦合到超导导线，从而诱导电流流动。使用超导集成电路进行的量子信息处理必然涉及在导线中移动的超电流，且因此涉及相关联的磁场。量子装置的量子性质对噪声非常敏感，并且超导量子装置中的杂散磁场可能对此类电路的量子信息处理性质产生负面影响。
相关技术的上述示例以及与其相关的局限性旨在为展示性的而非排他性的。在阅读本说明书和研究附图之后，相关领域的其他局限性将对本领域的技术人员变得显而易见。
发明内容
根据一个方面，提供了一种用于减轻超导集成电路中的磁通俘获的方法，该方法包括：形成第一装置，该第一装置包括超导集成电路内的第一金属层的至少一部分，该第一金属层包括具有第一临界温度的第一超导材料；以及形成包括第二超导材料的磁通引导层，该第二超导材料具有第二临界温度，其中，选择第一超导材料和第二超导材料，使得当超导集成电路从大于第一临界温度和第二临界温度两者的第一温度冷却至小于第一临界温度和第二临界温度两者的第二温度时，第一临界温度与第二临界温度之间的相对温度差引起磁通引导层背离第一装置并朝向与第一装置间隔开的磁通俘获位置引导磁通，磁通随着超导集成电路被冷却而变成在磁通俘获位置处被俘获并与第一装置隔离。
根据其他方面，形成磁通引导层可以包括形成定位成与磁通俘获位置磁通传输连通的磁通引导层，并且引起磁通引导层背离第一装置并朝向磁通俘获位置引导磁通可以包括引起磁通引导层将磁通引导到磁通俘获位置中，该方法可以进一步包括在磁通俘获位置处形成磁通俘获孔口，在磁通俘获位置处形成磁通俘获孔口可以包括在超导集成电路内在磁通俘获位置处形成平行管(parallel-piped)开口和槽中的一者，该方法可以进一步包括形成屏蔽件以围封磁通俘获位置，形成屏蔽件以围封磁通俘获位置可以包括在超导集成电路内形成多个超导螺柱通孔，形成磁通引导层可以包括沉积超导金属层，该超导金属层包括与磁通俘获孔口对齐的开口，形成第一装置可以包括将第一装置形成为量子比特和耦合器中的一者，形成第一装置可以包括形成第一金属层以覆盖磁通引导层的至少一部分，并且形成磁通引导层可以包括将第二临界温度选择为小于第一临界温度，该方法可以进一步包括形成与第一金属层相邻的第二金属层，该第二金属层可以包括屏蔽第一装置的屏蔽结构，并且该第二金属层可以包括具有第三临界温度的超导材料，形成包括第二超导材料的磁通引导层可以包括提供第二临界温度与第三临界温度之间的相对温度差以背离第一装置引导磁通并在磁通俘获位置中俘获磁通，形成第一装置可以包括形成第一金属层以覆盖磁通引导层的至少一部分，并且形成磁通引导层可以包括将第二临界温度选择为小于第三临界温度，该方法可以进一步包括形成覆盖磁通引导层的至少一部分的一个或多个附加超导金属层，该一个或多个附加超导金属层中的每一个超导金属层的临界温度可以均大于第二临界温度，形成第一金属层、形成一个或多个附加超导金属层、以及形成磁通引导层可以包括将每个层的相应的临界温度选择为从磁通引导层到第一金属层和该一个或多个附加超导金属层中的最上层逐层递增地增加，形成包括第二超导材料的磁通引导层可以包括形成覆盖第一金属层的至少一部分的磁通引导层，该方法可以进一步包括形成第二金属层，第一金属层可以覆盖该第二金属层的至少一部分，该第二金属层可以包括屏蔽第一装置的屏蔽结构，该第二金属层可以包括具有第三临界温度的超导材料，并且该方法可以进一步包括形成基底金属层，第二金属层可以覆盖该基底金属层，第三临界温度可以大于基底金属层的临界温度，并且基底金属层的临界温度可以大于第二临界温度，使用第二超导材料形成磁通引导层可以包括将第二临界温度选择为大于第一临界温度，形成磁通引导层可以包括形成覆盖磁通俘获位置的至少一部分的磁通俘获结构，形成磁通俘获结构可以包括形成至少一个槽沟，该方法可以进一步包括在磁通俘获位置内形成第二装置，在磁通俘获位置内形成第二装置可以包括形成数模转换器，形成包括第二超导材料的磁通引导层可以包括形成包括高动态电感材料的磁通引导层，并且形成包括高动态电感材料的磁通引导层可以进一步包括在磁通引导层中形成至少一个槽沟。
根据一个方面，提供了一种超导集成电路，其包括：第一装置，该第一装置包括超导集成电路内的第一金属层的至少一部分，该第一金属层包括具有第一临界温度的第一超导材料；与第一装置间隔开的磁通俘获位置，该磁通俘获位置定位成使得在磁通俘获位置内被俘获的磁通与第一装置隔离；以及磁通引导层，其包括具有第二临界温度的超导材料，该磁通引导层定位成与磁通俘获位置连通，其中，第一临界温度和第二临界温度具有相对温度差，使得当超导集成电路被冷却至小于第一临界温度和第二临界温度两者的温度时，磁通背离第一装置被引导并进入磁通引导层中，并且磁通引导层引导磁通并在磁通俘获位置内俘获磁通。
根据其他方面，超导集成电路可以进一步包括在磁通俘获位置处的磁通俘获孔口，该磁通俘获孔口可以包括定位在超导集成电路内的平行管开口和槽中的一者，超导集成电路可以进一步包括围封磁通俘获位置的屏蔽件，该屏蔽件可以包括多个超导螺柱通孔，磁通引导层可以包括与磁通俘获孔口对齐的开口，第一装置可以包括量子比特和耦合器中的一者，第一金属层可以覆盖磁通引导层的至少一部分，并且第一临界温度可以大于第二临界温度，超导集成电路可以进一步包括定位成与第一金属层相邻的第二金属层，该第二金属层可以包括屏蔽第一装置的屏蔽结构，并且该第二金属层可以包括具有第三临界温度的超导材料，可以将第二临界温度与第三临界温度之间的相对温度差选择为背离第一装置引导磁通并使其进入磁通俘获位置中，第一金属层可以覆盖磁通引导层的至少一部分，并且第二临界温度可以小于第三临界温度，超导集成电路可以进一步包括覆盖磁通引导层的至少一部分的一个或多个附加金属层，并且每个附加金属层的临界温度可以大于第二临界温度，第一金属层、该一个或多个附加金属层、以及磁通引导层的临界温度可以从磁通引导层到第一金属层和该一个或多个附加金属层中的最上层逐层递增地增加，磁通引导层可以覆盖第一金属层的至少一部分，超导集成电路可以进一步包括第二金属层，第一金属层可以覆盖该第二金属层的至少一部分，该第二金属层可以包括屏蔽第一装置的屏蔽结构，该第二金属层可以包括具有第三临界温度的超导材料，并且可以进一步包括形成基底金属层，第二金属层可以覆盖该基底金属层，第三临界温度可以大于基底金属层的临界温度，并且基底金属层的临界温度可以大于第二临界温度，第一临界温度可以小于第二临界温度，磁通引导层可以包括覆盖磁通俘获位置的至少一部分的磁通俘获结构，这些磁通俘获结构可以包括至少一个槽沟，磁通俘获位置可以包含第二装置，该第二装置可以是数模转换器，磁通引导层可以包括高动态电感材料，并且可以进一步包括至少一个槽沟，存储在高动态电感材料中的能量的至少10％可以被存储为动态电感，并且高动态电感材料的动态电感分数可以是0.1<α≤1。
在其他方面中，上文描述的特征可以以如本领域技术人员将认识到的任何合理组合组合在一起。
附图说明
在附图中，相同的附图标记识别类似的元件或动作。元件在附图中的尺寸和相对位置不一定按比例绘制。例如，各种元件的形状以及角度不一定按比例绘制，并且这些元件中的一些可以被任意地放大和定位以改进附图的易读性。进一步，如所绘制的元件的特定形状不一定旨在传达关于特定元件的实际形状的任何信息，并且可能已被单独选择以易于在附图中辨识。
图1是超导集成电路的一部分的剖视图。
图2A和图2B是具有混合材料的替代性超导集成电路的一部分的剖视图。
图3A和图3B各自是具有上部、单独的磁通引导层的超导集成电路的一部分的相应剖视图。
图4是展示根据本系统和方法的计算系统的示意图，该计算系统包括数字计算机和模拟计算机，该模拟计算机包括超导集成电路。
图5是展示用于减轻超导集成电路中的磁通俘获的方法的流程图。
图6是具有多种超导材料的超导集成电路的一部分的剖视图。
图7A、图7B和图7C各自是分别具有接地平面、屏蔽层和上空屏蔽件的超导集成电路的一部分的剖视图。
图8是具有磁通引导层的代表性超导电路的俯视图。
具体实施方式
在以下描述中，阐述了某些具体细节以便提供对各种所披露的实施方式的透彻理解。然而，相关领域的技术人员将认识到，实施方式可以在没有这些具体细节中的一者或多者的情况下或者利用其他方法、部件、材料等来实践。在其他情况下，未示出或详细描述与计算机系统、服务器计算机和/或通信网络相关联的公知结构以避免不必要地模糊实施方式的描述。
除非上下文另有要求，否则贯穿本说明书和所附权利要求，词语“包括(comprising)”与“包括(including)”同义并且是包括性或开放式的(即，不排除附加的、未列举的元件或方法动作)。
贯穿本说明书对“一个实施方式(one implementation)”或“实施方式(animplementation)”的提及意味着结合该实施方式所描述的特定的特征、结构或特性被包括在至少一个实施方式中。因此，贯穿本说明书在各个地方出现短语“在一个实施方式中”或“在实施方式中”不一定全部指同一实施方式。此外，特定的特征、结构、或特性可以以任何合适的方式组合在一个或多个实施方式中。
如在本说明书和所附权利要求中使用的，除非上下文另有明确规定，否则单数形式“一个(a)”、“一种(an)”和“该”包括复数指示物。还应注意，除非上下文另有明确规定，否则术语“或”通常以其包括“和/或”的含义使用。
本文提供的披露内容的标题和摘要只是为了方便起见，而并不解释实施方式的范围或含义。
超导材料在临界温度Tc下经历向超导行为的转变。在Tc以上，材料是非超导的，而在Tc以下，材料表现为超导体。临界温度在本申请中也称为转变温度。
超导体的性质之一是它们排出内部磁场。如果在超导集成电路被冷却度过组成性超导材料的临界温度时存在外部磁场，则磁通可能变成在超导集成电路内被俘获，因为它不能再穿过超导材料而到达其他位置。
磁通俘获可能例如发生在超导集成电路的组成性超导材料中的缺陷或杂质位置处、以及在超导集成电路或超导集成电路的组成性装置的各种结构特征处。例如，在具有超导区域和非超导区域两者的超导电路上，非超导区域可能成为俘获磁通的优选地点。磁通俘获可能由超导集成电路或超导集成电路的组成性装置的特定结构或实施方式的冷却动态造成。
可能发生磁通俘获是因为在Tc以下，磁通不再能够迁移出或通过超导体，且因而，保持在超导集成电路内被俘获。所俘获的磁通可能促成超导集成电路内的噪声。另外，所俘获的磁通可以移动超导量子干涉装置和其他片上装置的操作点。可能期望减少超导集成电路内所俘获的磁通和/或将磁通引导到安全的钉扎位点。
为了形成具有足够大的数量的操作部件的量子计算机以解决复杂问题，有必要以组合方式采用多个超导部件。在超导集成电路内的不同位置处实施数组名义上相同的装置时，可能有必要实施片上控制架构以调整各个部件。例如，磁性数模转换器可以用于补偿操作点的个体差异。然而，所俘获的磁通可能引起超出数模转换器所能够补偿的磁通偏移的磁通偏移，由此使装置呈现为在电路内不起作用。
可以采用外部和/或片上磁屏蔽以在超导集成电路的冷却期间减少背景磁场(参见例如美国专利号8,441,330)。这进而减少了可用于在超导集成电路内被俘获的磁通的量。然而，由于典型地保留了一些背景磁场(剩余背景磁场在本申请中也称为残余磁场)，并且超导集成电路上的元件可能产生磁通，因此外部和/或片上屏蔽可能无法完全防止集成电路内的磁通俘获。因此，由此产生的所俘获的磁通可能是超导集成电路内的噪声源。进一步，所俘获的磁通可以移动一些超导装置的操作点，从而导致成问题的磁通偏移。如本文所使用的，“磁通敏感部件”将既指代超导集成电路内受由所俘获的磁通产生的噪声影响的部件，以及又指代受使这些部件的操作点移位的所俘获的磁通影响的部件。
因此，可以有益的是，设计包括如下的元件的超导集成电路，即，这些元件用以减少和/或防止磁通俘获对超导集成电路的磁通敏感部件的影响。保护性接地平面孔和槽沟(长形孔或凹部)可以在超导集成电路的设计中使用，以充当所俘获的磁通的安全钉扎位点。参见例如Robertazzi等人的“单磁通量子移位寄存器中的磁通俘获实验(FLUXTRAPPING EXPERIMENTS IN SINGLE FLUX QUANTUM SHIFT REGISTERS)”国际电工电子协会(IEEE)应用超导学术期刊(IEEE Trans.On Appl.Supercond.)，第7卷，第3164-3167页，1997年6月。
如上文所讨论的，当超导集成电路的一个或多个组成性装置、迹线或其他部件中的超导材料被冷却度过其临界温度时，磁通可能变成在超导集成电路内被俘获。例如，在超导集成电路内被俘获的磁通可能是噪声源，它将误差引入到量子退火的计算结果中。在超导集成电路内被俘获的磁通也可以将装置的操作点移动超过控制装置的补偿极限，从而使装置呈现为不能操作。
可以通过屏蔽超导集成电路免受外部磁场影响来限制磁通俘获。然而，残余的外部磁场以及来自超导集成电路的部件的感应磁场仍可能产生磁通。磁通可能引起噪声、误差和不能操作的部件(特别是如果磁通变成在磁通易感超导装置附近被俘获)或引起这些装置的操作点移动。
贯穿本说明书，短语“磁通易感超导装置”用于描述如下的超导装置，即，该超导装置易受噪声影响，并且对于该超导装置而言，无噪声的操作环境对于超导集成电路的性能而言是高度期望的，例如，量子处理器。“磁通易感超导装置”还用于描述如下的超导装置，即，该超导装置易受使其操作点通过所俘获的磁通而移位的影响，诸如，量子比特。将理解，同一装置可能易受噪声和其操作点的移位两者的影响。磁通易感装置的性能不佳可能导致量子处理器对问题产生不准确或次优的解决方案，例如，量子退火的不准确或次优结果。
在一些实施方式中，超导集成电路包括量子处理器，并且该量子处理器包括超导量子比特。量子比特是超导装置的示例，它可以被认为是磁通易感装置。接近超导磁通量子比特的磁通噪声和磁通俘获可能干扰量子处理器的性能，例如，产生不准确或次优结果，和/或产生的结果是对与所编程的问题不同的问题的解决方案。
在一些实施方式中，超导集成电路包括磁力计。磁力计是用于测量磁通的装置。量子处理器中的磁力计可以用于测量来自外部磁场的残余磁通、以及来自量子处理器的部件的感应磁通。磁力计中的磁通噪声可能对量子处理器的性能几乎没有引起降级。因此，在本说明书中，磁力计是可以被描述为不太易受噪声或磁通影响或者不易受噪声或磁通影响的装置的示例。可以被描述为不太易受噪声影响或不易受噪声影响的装置的另一个示例是数模转换器(DAC)。注意，短语“噪声易感(noise-susceptible)”和“易受噪声影响(susceptible to noise)”并不一定表明与未被描述为噪声易感的其他装置相比，该装置本身在物理上或多或少对噪声敏感。相反，“噪声易感”用于指代处理器性能对给定装置内的磁通噪声的敏感性。处理器性能对磁通噪声的敏感性在噪声易感装置中比在被描述为不太易受噪声影响的装置中更高。进一步，不太易受噪声影响的装置也不太易受其操作点由于所俘获的磁通所致而移位的影响。
一种减少所俘获的磁通对超导集成电路的操作的影响的方法是将电路配置成提供可以在其中俘获磁通的位置，这些位置是背离任何磁通易感超导装置的。这些位置在本申请中也称为所俘获的磁通的安全(或更安全)钉扎位点。
磁通的行进路径可以结合到超导集成电路中，该行进路径在冷却期间远离磁通易感超导装置拖曳磁通并使其进入所俘获的磁通的安全钉扎位点中。由于在冷却期间磁通通过超导集成电路的行进路径将取决于每个超导层的临界温度，因此可以选择随着超导集成电路被冷却而提供临界温度的有利进展的超导材料。
流过金属材料的电流将能量存储在该金属的磁场和电荷载流子(例如，电子或库珀对)的动能两者中。在非超导金属中，电荷载流子经常与晶格碰撞并随着焦耳加热而失去其动能。这也称为散射，并快速释放能量。在超导材料中，散射显著减少，因为电荷载流子是受保护以防通过散射而耗散的库珀对。这允许超导材料以动态电感的形式存储能量。这种现象允许动态电感在超导金属内高效地存储能量。动态电感至少部分地由给定材料的电荷载流子的惯性质量确定，并且随着载流子密度的降低而增加。随着载流子密度的降低，较少数量的载流子必须具有成比例地更大的速度以便产生相同的电流。对于给定区域具有高动态电感的材料(如下文所定义)称为“动态电感材料”或“高动态电感材料”。
动态电感材料是如下的材料，即，它们具有高的常态电阻率和/或小的超导能隙，从而导致每单位面积的动态电感更大。一般而言，超导材料的总电感L由L＝LK+LG给出，其中LG是几何电感，且LK是动态电感。超导膜在接近零温度下的动态电感与有效穿透深度λeff成比例。特别地，对于具有给定厚度t的膜，膜的动态电感与膜宽度W和膜长度L之比成比例，其中长度是在电流的方向上且宽度正交于长度(注意，宽度和长度两者都正交于其中测量厚度的维度)。即，对于具有给定厚度的超导膜，
Figure BDA0003771058960000131
材料的动态电感分数被表征为
Figure BDA0003771058960000132
被认为具有高动态电感的材料将典型地具有在0.1<α≤1的范围内的α。具有小于10％的存储为动态电感的能量的材料将被认为是具有小校正的传统磁存储电感器。
超导集成电路可以由制冷机进行冷却。制冷机可以是例如稀释制冷机和/或低温制冷机，诸如脉冲管低温制冷机(在本申请中也称为脉冲管制冷机)。超导集成电路可以被冷却至1K以下的温度。在一些实施方式中，超导集成电路被冷却至20mK以下。在一些实施方式中，超导集成电路和制冷机是超导计算机的元件。在一些实施方式中，超导计算机是超导量子计算机。
图1示出了根据图5的方法500制造的超导集成电路100的示例实施方式的一部分的剖视图。下文参见图5的方法500的描述。
超导集成电路100包括具有第一装置104的第一金属层102，第一金属层102由具有第一临界温度TC1的超导材料形成。第一装置104可以是磁通易感超导装置，如上文所讨论的。例如，第一装置104可以是形成为超导集成电路100的一部分的量子比特或耦合器。将理解，在图1中示并指示为第一装置104的布线部分可以仅形成第一装置104的一部分，其可以在超导集成电路100的其他部分中具有其他部件并且还可以延伸到超导集成电路100的其他层中。术语“装置”将贯穿说明书以这种方式使用，并且将理解，图中可能仅指示装置的一部分。在图1中所示的特定实施方式中，装置104可以是量子比特或耦合器的本体的一部分。
磁通俘获位置(诸如，图1的示例实施方式中的孔口106)被选择为超导集成电路100内的位置，该位置是俘获磁通的有利或“安全”位置。在优选的实施方式中，呈孔口106形式的磁通俘获位置是经有意制造为穿过超导材料的一系列连续开口，使得在每个超导层中均提供开口，并且使得这些开口穿过整个超导集成电路中而对齐或连接。孔口106与第一装置104间隔开。孔口106定位成使得随着超导集成电路100被冷却磁通将优先在孔口106内被俘获，并且使得在孔口106内被俘获的磁通与第一装置104隔离。
在本说明书中，术语“隔离”用于指代防止在孔口内被俘获的磁通对磁通易感装置具有足够影响而引起误差的间距或配置。将理解，误差容限将取决于磁通易感装置的敏感性以及超导集成电路的配置。因而，“隔离”指代一种间距或配置，其中所俘获的磁通与磁通易感装置之间的耦合足够小以至于不会影响电路元件的操作。
在一些实施方式中，孔口106可以是形成在超导集成电路100中的盒形开口或凹部，或者是定位成穿过超导集成电路100的一部分的槽。在一些实施方式中，可以有益的是，提供呈螺旋开口或凹部形式的孔口106以便为孔口106提供大的表面积。
虽然图1的示例实施方式示出了形成在超导集成电路100中以充当磁通俘获位置的孔口106，但将理解，磁通俘获位置也可以是超导集成电路100的非为磁通易感的部件或区域。例如，磁通俘获位置可以是集成电路100内背离磁通易感装置定位的接头或接缝，或者可以是超导集成电路100的与磁通易感装置间隔开的空区域。呈孔口106形式的磁通俘获位置优选地是每个超导层中的一系列对齐的开口，这些开口延伸穿过整个超导集成电路。
在一些情况下，可以提供屏蔽件以围封磁通俘获位置。如图1中所示，可以提供屏蔽件108以围封孔口106。屏蔽件108可以有益地由具有足够厚度的超导材料层形成，使得在孔口106中俘获的磁通不会穿透屏蔽件108而到达第一装置104。在一些实施方式中，屏蔽件108可以由多个超导螺柱通孔形成，这些超导螺柱通孔经形成为穿过集成电路100的各层以便在孔口106周围提供屏障。
超导集成电路100包括磁通引导层110，该磁通引导层由具有第二临界温度TC2的超导材料形成。在一些实施方式中，磁通引导层110定位成与孔口106磁通传输连通。如本文所使用的，磁通传输连通指代足够的物理接近度和布置，使得磁通可以从磁通引导层传输到磁通俘获位置，不过将理解，磁通引导层和磁通俘获位置可能不接触并且可能不紧邻。在图1的示例实施方式中，磁通引导层110是超导集成电路100的基底层。在一些实施方式中，孔口106可以经形成为穿过磁通引导层110的一部分。
在一些实施方式中，选择第一金属层102和磁通引导层110的材料，使得第一临界温度TC1和第二临界温度TC2具有相对温度差。在这些实施方式中，第一金属层102和磁通引导层110在冷却过程(在本申请中也称为冷却(cooldown))期间的不同阶段达到它们的临界温度。
当超导集成电路100被冷却至小于第一临界温度TC1和第二临界温度TC2两者的温度时，磁通背离第一装置104被引导并进入磁通引导层110中，并且磁通引导层110引导磁通并在孔口106内俘获磁通，如下文将进一步讨论的。
在图1中所示的实施方式中，第一金属层102覆盖磁通引导层110的至少一部分。在一个实施方式中，可以选择相对临界温度，其中第一临界温度TC1大于第二临界温度TC2。
在一些实施方式中，超导集成电路100包括定位成与第一金属层104相邻的第二金属层112。在一些实施方式中，第二金属层112提供片上屏蔽结构以屏蔽第一装置104免受磁场影响。在一些实施方式中，片上屏蔽结构可以管控它所屏蔽的装置的磁通行为。即，当第一装置104经历其临界温度时，片上屏蔽件可以背离第一装置104引导磁通，从而允许第一装置的临界温度变得与磁通俘获不太相关。还将理解，虽然在图1的示例实施方式中提供了一个，但并不要求如图所示的那样提供片上屏蔽件。第一布线层102可以包括磁通引导结构，或者第一装置104的性质可以使得第一装置104可以在没有第二金属层112的帮助下引导待受磁通引导层110控制的磁通。
在美国专利号7,687,938和美国专利号8,247,799中进一步描述了片上屏蔽件，例如，由在磁通易感超导装置附近的超导金属层提供的屏蔽件。
第二金属层112可以由具有第三临界温度TC3的超导材料形成。可以将第二临界温度TC2与第三临界温度TC3之间的相对温度差选择为背离第一装置104引导磁通并使其进入磁通引导层110中。
一个或多个附加金属层(例如，金属层114、116和118)可以包括在超导集成电路100中，每个附加金属层覆盖磁通引导层110的至少一部分，并且每个附加金属层(例如，金属层114、116、118中的每一者)的临界温度大于第二临界温度TC2。附加金属层114、116和118也可以包含磁通易感超导装置。
在一些实施方式中，可以将临界温度选择为在超导集成电路100中从下层到上层(即，从基底层(在本申请中也称为磁通引导层110)到最上的金属层114)逐层递增地增加。
在图1中所示的实施方式中，可以选择相应的临界温度，使得首先对附加金属层114进行冷却过程，该附加金属层具有最高临界温度并且第一个转变为超导，从而将磁通推入孔口106和较低金属层(例如，第一金属层102)中。下一个待转变的层是第一金属层102，且然后是屏蔽层112、附加层116和118，最后是基底层110，该基底层也充当磁通引导层110。
磁通引导层110将已被连续向下推入磁通引导层110中的剩余磁通引导到孔口106，在该孔口处，磁通与第一装置104隔离。如上文所讨论的，孔口106可以是磁通引导层110中的如下的位置，即，在该位置处，磁通与第一装置104隔离，并且该位置还可以具有屏蔽件108。
在一些实施方式中，超导集成电路100由单一超导材料形成，在一些实施方式中，该单一超导材料可以例如是铌或铝。作为在超导集成电路100的形成期间(例如，在形成超导集成电路100的多个沉积阶段期间)处理的结果，单一超导材料的不同层可以具有不同的临界温度。临界温度的这种变化的一个原因是处理期间的氧化，氧化可以例如具有降低铌的临界温度的作用。
图1具有形成在衬底层120上的超导集成电路100。将理解，超导集成电路100也可以放置在其他结构(诸如，其他布线层和/或介电层)之上。在一些实施方式中，衬底120可以由硅或蓝宝石形成。
图1还具有超导集成电路100的被介电材料122包围的部件。介电材料可以例如是SiO2、SiN或如本领域中已知的任何其他合适的介电材料。
超导集成电路中的不同布线层在冷却时经历其各自的临界温度的顺序可能影响所俘获的磁通的位置。在一些实施方式中，超导集成电路内的布线层临界温度的有利布置可以有益地导致较少的磁通在磁通易感超导装置附近被俘获。
在图1中所示的实施方式的情况下，磁通移动的一般模式将由层114、112和110驱动。在冷却的第一阶段，层114(具有图1中所示的层的最高临界温度)将第一个排出磁通。在冷却的第二阶段，屏蔽层112是下一个排出磁通的层。屏蔽层112将磁通从第一装置104移开，并使磁通穿过超导集成电路，例如穿过层114与层112之间的壁(例如，壁108)。在冷却的后期阶段，磁通引导层110迫使磁通进入超导集成电路100中的磁通俘获位置中，这可以背离第一装置104和其他磁通易感超导装置俘获磁通。这些位置可以是在非为磁通易感的其他装置(诸如，数模转换器(DAC)和/或磁力计)附近。这些位置可以优选地是孔口106。
在图1中所示的设计的替代性实施方式中，各层的临界温度可以布置成使得TC2大于在超导集成电路100中发现的其他临界温度，并且特别是大于TC1。在该实施方式中，磁通引导层110将在第一金属层102之前转变为超导。磁通引导层将引导磁通进入孔口106中，从而将磁通从磁通敏感装置104移开。当剩余的层转变为超导时，磁通将被引导到孔口106中。在该实施方式中，在包含敏感装置的层变成超导之前，首先允许不包含磁通敏感装置104的层变成超导允许磁通引导层管控磁通俘获行为并且允许将磁通从这些敏感装置移开。通常，可以设计类似的电路，其中包含磁通敏感装置的任何层的TC都低于所提供的磁通引导层的TC。由于磁通引导层对磁通的引导所致，这允许包含磁通敏感装置的层在已经没有磁通的环境中经历其临界温度。
图2A示出了根据图5的方法500的替代性实施方式制造的图1的超导集成电路100的一部分的剖视图。
超导集成电路200包括具有第一装置204的第一金属层202，第一金属层202由具有第一临界温度TC1的超导材料形成。第一装置204可以是磁通易感超导装置，如上文所讨论的。例如，第一装置204可以是形成为超导集成电路200的一部分的量子比特或耦合器。
在集成电路200中提供了由具有第二临界温度TC2的超导材料形成的磁通引导层210。在图2A中的实施方式中，磁通引导层210是超导集成电路200的上层。磁通引导层210设置有磁通俘获结构224，这些磁通俘获结构覆盖孔口206的至少一部分。
在图2的示例实施方式中，磁通俘获结构224是在磁通引导层210中提供的一系列槽沟。槽沟优选地形成为形成在磁通引导层210中的单个扭曲或盘绕(例如，蛇形)槽沟。槽沟也可以由超导金属层中的小间隙或切口提供，并且可以被采用以便俘获磁通。
孔口206被选择为集成电路200内的与第一装置204间隔开的位置，使得在孔口206内被俘获的磁通与第一装置204隔离。磁通俘获结构224布置成覆盖孔口206并随着超导集成电路200被冷却而将磁通引导到该孔口中。在一些实施方式中，孔口206可以呈形成在超导集成电路200中的盒、平行管、槽或螺旋的形式。
磁通引导层210覆盖第一金属层202的至少一部分，并且超导集成电路200设置有定位成与第一金属层202相邻的第二金属层212，其中第二金属层212充当片上屏蔽件以屏蔽第一装置204。屏蔽层212可以至少部分地控制影响第一装置204的磁通行为。第二金属层212可以由具有临界温度TC3的超导材料形成，该临界温度大于磁通引导层210的临界温度。在超导集成电路200的冷却期间，第二金属层212背离第一装置204引导磁通并使其进入磁通引导层210中。当磁通引导层210被冷却度过其临界温度TC2时，磁通俘获结构224可以用于在孔口206内俘获磁通。
基底金属层214也可以包括在超导集成电路200中并且可以具有临界温度TC4，该临界温度大于磁通引导层210的临界温度TC2并且小于第二金属层212的临界温度TC3。在该实施方式中，随着超导集成电路200被冷却，磁通可以第一个被推出第二金属层212。磁通随后可以被推入基底金属层214中，且然后最终被推入磁通引导层210中。在该实施方式中，临界温度的关系将为TC3>TC4>TC2。
可以将超导集成电路200的超导材料选择为产生临界温度之间的期望关系(诸如，上文所描述的关系)。不同材料可以用于形成超导集成电路200的超导部分。例如，可以使用混合堆栈方法，如美国临时专利申请号62/760,253中所描述的。
在一个实施方式中，超导集成电路200的下层214、216和218可以由铌形成，铌具有大约9.3K的临界温度。上层210和202可以由铝形成，铝具有大约1.2K的临界温度。
基底层214也可以由较低临界温度的铌形成，以确保层212在基底层214之前变成超导。这可以例如通过在形成超导集成电路200期间有意氧化铌来实现。
将理解，图2A中所示的示例实施方式可以被修改以在不同层上包含不同数量的材料。在一个实施方式中，可以使用三种不同的材料来形成超导集成电路200。在另一个实施方式中，可以将超导集成电路200的一个或多个层选择为具有允许控制磁通可能被俘获的位置和/或可以减少对周围结构的耦合的动态电感。在一些实施方式中，一个或多个层可以是高动态电感材料，如下文将进一步详细讨论的。
可以提供屏蔽件208以将磁通俘获位置(诸如，孔口206)与第一装置204隔离。屏蔽件208可以有益地由超导材料层形成，该超导材料层具有足够的厚度使得在孔口206中俘获的磁通不穿透屏蔽件208而到达第一装置204。在一些实施方式中，屏蔽件208可以由多个超导螺柱通孔形成，这些超导螺柱通孔经形成为穿过集成电路200的各个层以便在孔口206周围提供屏障。
参考图2A，在一些实施方式中，孔口206可以包含第二装置226，该第二装置不是磁通易感超导装置。这可以是有益的，以增加超导集成电路100的电路密度。第二装置226可以是例如数模转换器(DAC)螺旋或磁力计。
图2A具有形成在衬底层220上的超导集成电路200。将理解，超导集成电路200也可以放置在其他结构(诸如，其他布线层和/或介电层)之上。在一些实施方式中，衬底220可以由硅或蓝宝石形成。
图2A还具有超导集成电路200的被介电材料222包围的部件。介电材料可以例如是SiO2或如本领域中已知的任何其他合适的介电材料。
在一些实施方式(诸如，图2A中所示的实施方式)中，可以通过设计来控制磁通俘获。特别地，磁通俘获机构可以依赖于在冷却期间一连串下降的临界温度，其中屏蔽层212第一个变成超导，基底层214第二个变成超导，且顶层210第三个变成超导(TC3>TC4>TC2)。
在一些实施方式中，可以有益的是，将屏蔽层212形成为连续层以在任何磁通易感超导装置(诸如，量子比特或耦合器)下面形成接地平面。屏蔽层212然后经历临界温度TC3并变成超导，从而将磁通排到超导集成电路200的屏蔽层212中的孔(诸如，孔口206)中。然后，基底层214将转变度过其临界温度，从而在屏蔽层212的孔内俘获磁通。
充当磁通引导层210的上层210然后转变度过其临界温度TC2，从而引起在孔口206内被俘获的磁通变成限制在磁通俘获结构224内。在一些实施方式中，磁通俘获结构224包括至少一个槽沟。如图2A中所示，在孔口206内具有可选的非磁通易感装置226可以是可能的。在图2A中所示的实施方式中，临界温度的层次结构使屏蔽层212的临界温度大于基底层214的临界温度、并且基底层214的临界温度高于磁通引导层210的临界温度(TC3>TC4>TC2)。
在一些实施方式(诸如，图2B中所示的实施方式)中，将第二材料(诸如，铝)引入到图1的超导集成电路100的制造中可以提供更有利的磁通俘获机构，其中在磁通俘获层210中存在或不存在磁通俘获结构224。
在超导集成电路200从T1冷却至T2期间，屏蔽层212将经历临界温度TC3并且第一个变成超导，其中磁通从第一装置204以及可能存在的其他磁通易感超导装置下方的屏蔽件排出。这可能引起磁通被排到诸如DAC饰板或在超导集成电路200中设计的其他磁通俘获位置之类的区域中。通过提供孔口206，磁通优先被排到孔口206并在该孔口内被俘获。
在这些层被冷却之后，较低临界温度的材料(例如，铝层)可以经历它们的临界温度，从而引起磁通变成在屏蔽层212与磁通俘获层210之间的壁中的裂缝中被俘获。这可以提供与针对图1中的实施方式所描述的俘获磁通配置类似的俘获磁通配置，从而将磁通从超导集成电路200中的磁通易感超导装置移开。对于类似的混合材料电路，确保屏蔽层212的临界温度高于下层214的临界温度可能已足够。孔口206有益地设置在某个位置中以在磁通从这些层排出时接收磁通。
在一些实施方式中，可以将具有显著更高的临界温度的单独超导层(在本申请中称为上空屏蔽件)作为磁通引导层引入到超导集成电路中。图3A和图3B示出了根据图5的方法500的替代性实施方式制造的超导集成电路300a和300b的一部分的剖视图。
参考图3A，超导集成电路300a包括具有第一装置304的第一金属层302，第一金属层302由具有第一临界温度的超导材料形成。第一装置304可以是磁通易感超导装置，如上文所讨论的。例如，第一装置304可以是形成为超导集成电路300a的一部分的量子比特或耦合器。
在超导集成电路300a中提供了由具有第二临界温度TC2的超导材料形成的磁通引导层310。磁通引导层310是超导集成电路300a和300b的上层。磁通引导层310可以有益地放置成覆盖至少第一金属层302以及包含磁通易感超导装置的任何其他层。磁通引导层310设置有磁通俘获结构324(诸如，如上文所讨论的槽沟)，这些磁通俘获结构覆盖孔口306的至少一部分。磁通俘获结构324可以定位成覆盖孔口306并且随着超导集成电路300a被冷却而将磁通引导到孔口306中。在孔口306内被俘获的磁通与第一装置304隔离。
在一些实施方式中，孔口306可以呈形成在超导集成电路300a中的盒、平行管、槽或螺旋的形式。磁通引导层310覆盖第一金属层302的至少一部分。超导集成电路300包括定位成与第一金属层302相邻的第二金属层312，其中第二金属层312充当片上屏蔽件以屏蔽第一装置304并控制可能影响第一装置304的磁通行为，如上文所讨论的。
在一些实施方式中，磁通引导层310是上空屏蔽件，其跨越整个超导集成电路300a放置并且由一种材料形成，该材料的临界温度基本上高于形成超导集成电路300a的其他超导材料。例如，磁通引导层310可以由具有大约15K的临界温度的Nb3Sn形成。在其他实施方式中，磁通引导层310可以由具有更高临界温度的高动态电感材料形成，如下文进一步详细讨论的。在这种情况下，磁通俘获结构324(其可以例如是槽沟)可以被图案化到磁通俘获层310中以将在超导集成电路300a中找到的磁通聚集到孔口306中。将磁通聚集到孔口306中可以发生在超导集成电路300a的下层被冷却度过它们的临界温度(TC1,TC3)并变成超导之前。这可以允许剩余层在没有磁通的环境中经历它们的临界温度。
一旦磁通引导层310已经历其临界温度并将磁通排到磁通俘获结构324中，保留在上布线层326中的任何磁通就很可能都将被引导到也形成在上布线层326中的槽沟328中，而与超导集成电路300a的剩余层的临界温度序列无关。采用具有比超导集成电路300a的其他布线层显著更高的临界温度的单独磁通引导层可以用于在冷却超导集成电路300a的下层期间防止磁通俘获。
在一些实施方式中，超导集成电路300a的制造包括混合堆栈方法，如上文所讨论的，不过超导集成电路300a的各个层的临界温度可能对磁通俘获的模式具有较小的影响。超导集成电路300a可以设置有第二金属层312，该第二金属层背离第一装置304引导磁通，如上文所讨论的。基底金属层314可以由与第二金属层312相同的材料形成，或者可以制造成具有较低临界温度。
可以提供屏蔽件308以围封磁通俘获结构324下方的区域。屏蔽件308可以布置成使得在孔口306中俘获的磁通不穿透屏蔽件308而到达第一装置304。在一些实施方式中，屏蔽件308可以由多个超导螺柱通孔形成，这些超导螺柱通孔经形成为穿过集成电路300的各层以便在孔口306周围提供屏障。在一些实施方式中，可以有益的是，将屏蔽件308形成为多个超导螺柱通孔，这些超导螺柱通孔至少与被选择为形成螺柱通孔的超导材料的伦敦穿透深度一样厚或是其三倍厚。
孔口306可以包含第二装置330，该第二装置不是磁通易感超导装置。这可以是有益的，以增加超导集成电路300a的电路密度，不过在一些实施方式中，将孔口306留空是有益的。第二装置330可以是例如数模转换器(DAC)螺旋或磁力计。
图3A具有形成在衬底层320上的超导集成电路300a。将理解，超导集成电路300a也可以放置在其他结构(诸如，其他布线层和/或介电层)之上。在一些实施方式中，衬底320可以由硅或蓝宝石形成。图3A还具有超导集成电路300a的被介电材料322包围的部件。介电材料可以例如是SiO2或如本领域中已知的任何其他合适的介电材料。
在图3B中所示的实施方式中，超导集成电路300b在结构上与图3A的超导集成电路300a相同(TC2>TC3,TC1)(磁通引导层310与上布线层326之间的间距除外)。当磁通引导层310和上布线层326彼此间隔开时，可以在这些层之间提供一层介电材料322。在一些实施方式中，可以有益的是，通过提供介电层来将磁通引导层310与超导集成电路300b的其他元件分开，该介电层具有足够厚度以最小化或至少减少其可能增加量子比特和耦合器电容所达到的量。在一些实施方式中，单独磁通引导层310与超导集成电路300b的其余部分中的最顶部金属层之间的层间介电的厚度可以与磁通俘获结构324的宽度成比例。在磁通俘获结构324采取槽沟形式的实施方式中，介电的厚度可以与1/w3成比例，其中w是磁通引导层中的槽沟的宽度。将理解，所需的厚度也可以取决于用于形成电路的材料、形成在各层中的装置的类型、以及电路内的磁通的量。
在上文所讨论的各种实施方式中，磁通俘获得以最小化或至少是减少，并且受超导集成电路的制造方法控制以包括磁通俘获位置。通过使用具有转变温度的层次结构的材料制造超导集成电路并将磁通引导到超导集成电路的不太可能受所俘获的磁通影响的区域，可以最小化或至少减少超导集成电路中的磁通俘获。
超导集成电路中的每个层的临界温度可以通过材料选择或通过应用于材料的处理来控制。应用于材料的处理可以包括由在制造期间对超导集成电路的后续处理引起的处理。
已发现影响铌层临界温度的处理的一个示例是氧化，氧化可以发生在超导集成电路的制造期间。氧化可以用于影响超导集成电路中的金属层的临界温度，并由此影响磁通俘获的模式。也可以提供特定的结构(诸如，一个槽沟或多个槽沟)，其可以例如由单个扭曲的槽沟结构提供，或由超导体条带之间的窄间隙或在超导体中做出的窄切口提供。在超导集成电路的磁通易感超导装置中，槽沟可以用于在磁通将不引起误差或将引起较少误差的位置处俘获磁通。
材料选择的一个示例包括选择高动态电感超导材料。具有高动态电感的超导材料也可以具有高临界温度(Tc)。高动态电感材料可以定义为其中存储在高动态电感材料中的能量的至少10％被存储为动态电感或其中高动态电感材料的动态电感分数为0.1<α≤1的材料。在一些实施方式中，高动态电感材料可以是WSi、MoN、NbN、NbTiN、TiN和粒状铝中的一者。
图4展示了包括数字计算机402的计算系统400。示例数字计算机402包括可以用于执行经典数字处理任务的一个或多个数字处理器406。数字计算机402可以进一步包括至少一个系统存储器422和至少一条系统总线420，该至少一条系统总线将各种系统部件(包括系统存储器422)耦合到(多个)数字处理器406。系统存储器422可以存储一组模块424。
(多个)数字处理器406可以是任何逻辑处理单元或电路系统(例如，集成电路)，诸如一个或多个中央处理单元(“CPU”)、图形处理单元(“GPU”)、数字信号处理器(“DSP”)、专用集成电路(“ASIC”)、可编程门阵列(“FPGA”)、可编程逻辑控制器(“PLC”)等、和/或它们的组合。
在一些实施方式中，计算系统400包括模拟计算机404，该模拟计算机可以包括一个或多个量子处理器426。量子处理器426可以是至少一个超导集成电路，其包括磁通易感超导装置并且已使用本申请中所描述的系统和方法制造以在冷却期间有利地俘获磁通。量子处理器426可以包括使用如本文更详细描述的方法制造的至少一个集成电路。数字计算机402可以经由例如控制器418与模拟计算机404通信。某些计算可以由模拟计算机404在数字计算机402的指令下执行，如本文更详细描述的。
数字计算机402可以包括用户输入/输出子系统408。在一些实施方式中，用户输入/输出子系统包括一个或多个用户输入/输出部件，诸如显示器410、鼠标412和/或键盘414。
系统总线420可以采用任何已知的总线结构或架构，包括具有存储器控制器的存储器总线、外围总线和本地总线。系统存储器422可以包括：非易失性存储器，诸如只读存储器(“ROM”)、静态随机存取存储器(“SRAM”)、闪存NAND；以及易失性存储器，诸如随机存取存储器(“RAM”)(未示出)。
数字计算机402还可以包括其他非暂态计算机或处理器可读存储介质或非易失性存储器416。非易失性存储器416可以采取各种形式，包括：用于从硬盘(例如，磁盘)读取和写入到硬盘的硬盘驱动器、用于从可移除光盘读取和写入到可移除光盘的光盘驱动器、和/或用于从固态介质(例如，基于NAND的快闪存储器)读取和写入到固态介质的固态驱动器(SSD)。非易失性存储器416可以经由系统总线420与(多个)数字处理器通信，并且可以包括耦合到系统总线420的适当接口或控制器418。非易失性存储器416可以用作用于数字计算机402的处理器或计算机可读指令、数据结构或其他数据(有时称为程序模块)的长期存储装置。
尽管数字计算机402已被描述为采用硬盘、光盘和/或固态存储介质，但相关领域的技术人员将了解，可以采用其他类型的非暂态和非易失性计算机可读介质。相关领域的技术人员将了解，一些计算机架构采用非暂态易失性存储器和非暂态非易失性存储器。例如，易失性存储器中的数据可以缓存到非易失性存储器。或采用集成电路来提供非易失性存储器的固态盘。
各种处理器或计算机可读指令、数据结构或其他数据可以存储在系统存储器422中。例如，系统存储器422可以存储用于与远程客户端通信和调度对资源(包括数字计算机402和模拟计算机404上的资源)的使用的指令。而且，例如，系统存储器422可以存储处理器可执行指令或数据中的至少一者，处理器可执行指令或数据在由至少一个处理器执行时引起该至少一个处理器执行各种算法以执行指令。在一些实施方式中，系统存储器422可以存储处理器或计算机可读的计算指令和/或数据，以对模拟计算机404执行预处理、协处理和后处理。系统存储器422可以存储一组模拟计算机接口指令以与模拟计算机404交互。
模拟计算机404可以包括至少一个模拟处理器，诸如量子处理器426。可以在隔离环境中提供模拟计算机404，例如，在屏蔽量子计算机的内部元件免受热、磁场和其他外部噪声影响的隔离环境中。隔离环境可以包括制冷机(例如，稀释制冷机)，该制冷机可操作以低温地冷却模拟处理器，例如冷却至大约1K以下的温度。
模拟计算机404可以包括可编程元件，诸如量子比特、耦合器和其他装置。可以经由读出系统428来读出量子比特。可以将读出结果发送到数字计算机402的其他计算机或处理器可读指令。量子比特可以经由量子比特控制系统430来控制。量子比特控制系统430可以包括片上DAC和模拟线，片上DAC和模拟线可操作以将偏置施加到目标装置。耦合量子比特的耦合器可以经由耦合器控制系统432来控制。耦合控制系统432可以包括调谐元件，诸如片上DAC和模拟线。量子比特控制系统430和耦合器控制系统432可以用于在模拟处理器404上实施如本文所描述的量子退火调度。可编程元件可以以集成电路的形式包括在量子处理器426中。量子比特和耦合器可以定位在集成电路的包括第一材料的层中。其他装置(诸如，读出控制系统432)可以定位在集成电路的包括第二材料的其他层中。
图5是展示根据本系统和方法的用于制造超导集成电路的一部分(包括减轻磁通俘获)的方法500的流程图。方法500包括动作502-506，不过在其他实施方式中，可以省略某些动作，可以添加附加动作，和/或可以按不同顺序执行这些动作。方法500可以由例如集成电路制造设备响应于制造工艺的启动来执行。
在502处，使用具有第一临界温度TC1的第一超导材料在超导集成电路内形成第一金属层。在第一金属层内形成第一装置。该第一装置可以是磁通易感超导装置，诸如量子比特或耦合器。
可以形成与第一金属层相邻的第二金属层，该第二金属层具有屏蔽结构，该屏蔽结构屏蔽第一金属层中的第一装置并且至少部分地管控第一金属层的磁通俘获行为。第二金属层可以由与第一金属层相同的材料形成，或者由具有第三临界温度TC3的不同材料形成。
在504处，使用具有第二临界温度TC2的超导材料形成磁通引导层。可以将磁通引导层的材料选择为在冷却期间提供有利的磁通俘获行为。
在506处，可以在磁通俘获位置处形成磁通俘获孔口。在一些实施方式中，磁通俘获孔口可以是平行管开口或具有屏蔽壁的槽。磁通引导层定位成与孔口位置磁通传输连通，其中该孔口位置与第一装置间隔开、在所俘获的磁通可以与第一装置隔离的位置处。如本文所使用的，磁通传输连通指代足够的物理接近度和布置，使得磁通可以从磁通引导层传输到磁通俘获位置，不过将理解，磁通引导层和磁通俘获位置可能不接触并且可能相互不紧邻。孔口位置可以形成在磁通引导层的一部分内，或者形成在超导集成电路的单独部件中。磁通引导层可以形成有磁通俘获结构(例如，一个或多个槽沟)，这些磁通俘获结构覆盖孔口位置的至少一部分。
在执行以上的502和504时，选择第一超导材料和第二超导材料，使得当超导集成电路从高于第一临界温度和第二临界温度两者的第一温度(T1>TC1,TC2)冷却至小于第一临界温度和第二临界温度两者的第二温度(T2<TC1,TC2)(例如，通过低温制冷机)时，随着超导集成电路被冷却，第一临界温度与第二临界温度之间的相对温度差引起磁通引导层背离第一装置引导磁通并在磁通俘获位置处俘获磁通。
在提供屏蔽层的情况下，第二超导材料可以设置有第二临界温度与第三临界温度之间的相对温度差，以背离第一装置引导磁通并使其进入磁通引导层中且由此进入磁通俘获位置中。
如上文所讨论的，取决于超导集成电路的结构，以下任一情况可以是有益的：第一金属层第一个冷却度过其临界温度，或者磁通引导层第一个冷却度过其临界温度。
在磁通引导层是集成电路结构的一部分的情况下，可以有益的是，使磁通引导层在超导集成电路内具有最低临界温度，使得它在冷却期间是最后一个转变的。第一金属层可以覆盖磁通引导层的一部分，或者磁通引导层可以覆盖第一金属层。
在磁通引导层作为单独的屏蔽结构提供在第一金属层上方的情况下，可以有益的是，使磁通引导层在超导集成电路内具有最高临界温度，使得它在冷却期间是第一个转变的。
在一些实施方式中，可以有益的是，使不包含磁通敏感装置的层第一个转变，从而充当磁通引导层并引导磁通进入安全孔口中以包含磁通。这可以允许包含磁通敏感装置的层在没有磁通的环境中转变。
形成超导集成电路可以附加地涉及提供一个或多个附加超导金属层，该一个或多个附加超导金属层覆盖磁通引导层或者位于磁通引导层下面。在一些实施方式中，超导金属层可以具有从上层到下层递减的临界温度值，并且磁通引导层可以是下层并且可以与衬底相邻。
可以形成屏蔽件以围封磁通俘获位置，并且该屏蔽件可以通过沉积在超导集成电路内的多个超导螺柱通孔形成。磁通俘获位置可以是孔口，其可以通过在超导集成电路内在孔口位置处形成盒形或平行管形的空腔或槽而产生。可以将孔口位置选择为包含第二装置的位置，第二装置诸如为DAC、磁力计或不太磁通易感的其他装置。
在图6的示例实施方式中，超导集成电路600具有一个或多个磁通易感超导装置602和磁通引导层604。如上文所讨论的，超导集成电路(且特别是磁通引导层604)可以设置有非超导区域606，该非超导区域充当俘获磁通的优选地点(本文称为槽沟)。如上文所讨论的，槽沟可以放置在非为磁通易感的装置(诸如，数模转换器(DAC)和/或磁力计)附近，或者它们可以放置在如下的区域中，即，这些区域充分远离任何磁通易感元件，使得对槽沟606中俘获的磁通的任何耦合都将足够弱以至于不会影响磁通易感装置602的操作，诸如，图6中的区域608。将理解，可以在电路中包括任何数量的槽沟606，以确保背离磁通易感装置602的充分的磁通俘获。
在一些实施方式中，在超导材料中添加槽沟可以降低部件的电路密度，因为槽沟必须与磁通易感装置间隔得足够远以防止它们的操作受到对所俘获的磁通的耦合的负面影响。在高动态电感材料中俘获的磁通可以对周围结构具有较小的耦合，且因此可以放置成更靠近磁通易感装置，而不会对那些装置产生负面影响。如上文所讨论的，高动态电感材料可以定义为其中能量的至少10％被存储为动态电感或其中动态电感分数为0.1<α≤1的材料。磁通量子量化条件由下式给出：
(Lk+Lg)Is-Φa＝nΦ0
其中Lk是槽沟材料的动态电感，Lg是槽沟材料的几何电感，Is是屏蔽电流，Φa是外部磁通(可以应用于磁通易感装置)，n是整数，且Φ0是磁通量子。对于相同的n、Φa和Lg值来说，在较高动态电感材料中形成的槽沟将具有较小的屏蔽电流。这种较小的屏蔽电流可能导致对周围结构的磁通耦合较小。
如上文所定义的，高动态电感材料可以具有比用于超导集成电路600中的超导装置的超导材料(诸如，Nb或Al)更高的临界温度。在一些实施方式中，磁通引导层604由高动态电感材料形成，并且在超导集成电路600的所有其他层之前经历其Tc，从而将磁通引导到槽沟(或多个槽沟)606中，使得环境磁通将在充分远离磁通易感装置602的区域608中被俘获，以便不会影响磁通易感装置602的操作。
图7A、图7B和图7C各自是超导集成电路700a、700b、700c的一部分的剖视图，其中相似的数字指示类似的部件。超导集成电路700a、700b和700c具有定位在不同层上的第一和第二磁通易感装置702。如图所示，磁通易感装置702是三层约瑟夫逊结，其可以形成用于量子比特或耦合器的布线的一部分。将理解，可以包括任何磁通易感装置。超导集成电路700a具有呈接地平面形式的磁通引导层704，而电路700b具有呈堆栈内的屏蔽层形式的磁通引导层704，并且电路700c具有呈上空屏蔽件形式的磁通引导层704。在每种情况下，磁通引导层704在磁通俘获位置708中具有槽沟706。将理解，可以提供多于一个的槽沟706，并且槽沟可以放置在超导集成电路内的各种位置中以控制遍及电路的磁通俘获。选择磁通引导层704的材料，使得磁通引导层704的Tc导致在超导集成电路700a的冷却期间磁通有利地移动通过电路。在一些实施方式中，可以将磁通引导层704选择为具有低Tc的材料，使得磁通引导层704在冷却期间最后一个转变并由此控制从其他层排出的磁通的移动。在其他实施方式中，可以将磁通引导层704选择为具有中间Tc的材料，使得磁通引导层704在电路的一些层之后但在磁通易感装置702之前转变，以便防止在这些装置附近进行磁通俘获。在其他实施方式中，可以将磁通引导层704选择为具有高Tc的材料，使得磁通引导层704在电路的任何其他层之前转变并在磁通易感装置702变成超导之前使磁通背离磁通易感装置702移位到磁通俘获位置708。
对磁通引导层704的Tc的选择可以通过材料选择或通过应用于该材料的处理来完成。在一些实施方式中，可以基于材料的动态电感来选择材料。在许多情况下，具有更高Tc的材料也具有更高的动态电感。更高动态电感的材料可以具有包含在更高动态电感材料中的槽沟内的任何磁通对周围结构的较小磁通耦合。这可以允许增加电路密度，因为槽沟不需要与磁通易感装置间隔开那么远。
图8是代表性超导电路800的俯视图，该超导电路具有一个或多个磁通易感超导装置802a、802b(统称为802)和磁通引导层804。如图所示，磁通易感超导装置802包括量子比特802a和耦合器802b。将理解，这些只是代表性结构，并且磁通易感超导装置802的结构可以变化。超导电路800具有槽沟806，该槽沟与磁通易感超导装置802间隔开、呈长而窄的通道形式。如上文所讨论的，槽沟可以采取其他形式，诸如用以增加表面积的螺旋。为清楚起见，以虚线示出了开口808，并且将理解，虽然磁通引导层804可以具有开口以容纳磁通易感装置802，但磁通引导层804可以在磁通易感装置802上方或下方为连续的。可以有益的是，使磁通引导层804跨越超导电路800为连续的或几乎连续的(槽沟806的位置除外)，因为大面积的超导材料可以允许改进对磁通俘获的控制并有助于确保磁通被引导到槽沟806中。
上文所描述的(多种)方法、(多个)过程、或(多种)技术可以通过存储在一个或多个非暂态处理器可读介质上的一系列处理器可读指令来实施。上文所描述的(多种)方法、(多个)过程、或(多种)技术方法的一些示例部分地由专用装置(诸如，绝热量子计算机或量子退火器、或用以对绝热量子计算机或量子退火器进行编程或以其他方式控制其操作的系统(例如，包括至少一个数字处理器的计算机)来执行。上文所描述的(多种)方法、(多个)过程、或(多种)技术可以包括各种动作，不过本领域技术人员将了解，在替代性示例中，可以省略某些动作和/或可以添加附加动作。本领域技术人员将了解，所展示的动作顺序仅出于示例性目的而示出并且可以在替代性示例中改变。上文所描述的(多种)方法、(多个)过程、或(多种)技术的示例性动作或操作中的一些被迭代地执行。在每个迭代期间、在多个迭代之后、或在所有迭代结束时，可以执行上文所描述的(多种)方法、(多个)过程、或(多种)技术的一些动作。
上文对所展示的实施方式的描述(包括摘要中所描述的内容)并非旨在是穷尽性的或将实施方式限于所披露的精确形式。尽管本文出于展示性目的描述了具体实施方式和示例，但是可以进行各种等效修改而不背离本披露的精神和范围，如相关领域的技术人员将认识到的。可以将本文提供的对各种实施方式的教导应用于量子计算的其他方法，而不一定是上文一般描述的用于量子计算的示例性方法。
可以组合上文所描述的各种实施方式以提供进一步的实施方式。在本说明书中提及的和/或在申请数据表中列出的所有普通转让的美国专利申请出版物、美国专利申请、外国专利和外国专利申请的全部内容通过引用以其全文并入本文中，包括但不限于：美国专利号8,441,330；美国专利号8,247,799；美国专利号7,687,938；美国临时专利申请号62,760,253；美国临时专利申请号62/944,143；以及美国非临时专利申请第16,481,788。
根据以上详细描述，可以对实施方式进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限于说明书和权利要求书中披露的特定实施方式，而是应解释为包括所有可能的实施方式连同此类权利要求所享有的等效物的完整范围。因此，权利要求不受本披露内容的限制。

Claims (47)

1.一种用于减轻超导集成电路中的磁通俘获的方法，该方法包括：
形成第一装置，该第一装置包括该超导集成电路内的第一金属层的至少一部分，该第一金属层包括具有第一临界温度的第一超导材料；以及
形成包括第二超导材料的磁通引导层，该第二超导材料具有第二临界温度；
其中，选择该第一超导材料和该第二超导材料，使得当该超导集成电路从大于该第一临界温度和该第二临界温度两者的第一温度冷却至小于该第一临界温度和该第二临界温度两者的第二温度时，该第一临界温度与该第二临界温度之间的相对温度差引起该磁通引导层背离该第一装置并朝向与该第一装置间隔开的磁通俘获位置引导磁通，该磁通随着该超导集成电路被冷却而变成在该磁通俘获位置处被俘获并与该第一装置隔离。
2.如权利要求1所述的方法，其中，形成磁通引导层包括形成定位成与该磁通俘获位置磁通传输连通的磁通引导层，并且其中，引起该磁通引导层背离该第一装置并朝向磁通俘获位置引导磁通包括引起该磁通引导层将磁通引导到该磁通俘获位置中。
3.如权利要求2所述的方法，进一步包括：在该磁通俘获位置处形成磁通俘获孔口。
4.如权利要求3所述的方法，其中，在该磁通俘获位置处形成磁通俘获孔口包括在该超导集成电路内在该磁通俘获位置处形成平行管开口和槽中的一者。
5.如权利要求2所述的方法，进一步包括：形成屏蔽件以围封该磁通俘获位置。
6.如权利要求5所述的方法，其中，形成屏蔽件以围封该磁通俘获位置包括在该超导集成电路内形成多个超导螺柱通孔。
7.如权利要求3所述的方法，其中，形成磁通引导层包括沉积超导金属层，该超导金属层包括与该磁通俘获孔口对齐的开口。
8.如权利要求1所述的方法，其中，形成第一装置包括将第一装置形成为量子比特和耦合器中的一者。
9.如权利要求1所述的方法，其中，形成第一装置包括形成该第一金属层以覆盖该磁通引导层的至少一部分，并且其中，形成磁通引导层包括将该第二临界温度选择为小于该第一临界温度。
10.如权利要求1所述的方法，进一步包括：形成与该第一金属层相邻的第二金属层，该第二金属层包括屏蔽该第一装置的屏蔽结构，该第二金属层包括具有第三临界温度的超导材料。
11.如权利要求10所述的方法，其中，形成包括第二超导材料的磁通引导层包括提供该第二临界温度与该第三临界温度之间的相对温度差以背离该第一装置引导磁通并在该磁通俘获位置中俘获磁通。
12.如权利要求11所述的方法，其中，形成第一装置包括形成该第一金属层以覆盖该磁通引导层的至少一部分，并且其中，形成磁通引导层包括将该第二临界温度选择为小于该第三临界温度。
13.如权利要求9所述的方法，进一步包括：形成覆盖该磁通引导层的至少一部分的一个或多个附加超导金属层，该一个或多个附加超导金属层中的每一个超导金属层的临界温度均大于该第二临界温度。
14.如权利要求13所述的方法，其中，形成第一金属层、形成一个或多个附加超导金属层、以及形成磁通引导层包括将每个层的相应的临界温度选择为从该磁通引导层到该第一金属层和该一个或多个附加超导金属层中的最上层逐层递增地增加。
15.如权利要求1所述的方法，其中，形成包括第二超导材料的该磁通引导层包括形成覆盖该第一金属层的至少一部分的磁通引导层。
16.如权利要求15所述的方法，进一步包括：形成第二金属层，该第一金属层覆盖该第二金属层的至少一部分，该第二金属层包括屏蔽该第一装置的屏蔽结构，该第二金属层包括具有第三临界温度的超导材料，并且该方法进一步包括形成基底金属层，该第二金属层覆盖该基底金属层，该第三临界温度大于该基底金属层的临界温度，并且该基底金属层的临界温度大于该第二临界温度。
17.如权利要求15所述的方法，其中，使用第二超导材料形成磁通引导层包括将该第二临界温度选择为大于该第一临界温度。
18.如权利要求16或权利要求17中任一项所述的方法，其中，形成磁通引导层包括形成覆盖该磁通俘获位置的至少一部分的磁通俘获结构。
19.如权利要求18所述的方法，其中，形成磁通俘获结构包括形成至少一个槽沟。
20.如权利要求1所述的方法，进一步包括：在该磁通俘获位置内形成第二装置。
21.如权利要求20所述的方法，其中，在该磁通俘获位置内形成第二装置包括形成数模转换器。
22.如权利要求1所述的方法，其中，形成包括第二超导材料的磁通引导层包括形成包括高动态电感材料的磁通引导层。
23.如权利要求22所述的方法，进一步包括：在该磁通引导层中形成至少一个槽沟。
24.一种超导集成电路，包括：
第一装置，该第一装置包括该超导集成电路内的第一金属层的至少一部分，该第一金属层包括具有第一临界温度的第一超导材料；
与该第一装置间隔开的磁通俘获位置，该磁通俘获位置定位成使得在该磁通俘获位置内被俘获的磁通与该第一装置隔离；以及
磁通引导层，其包括具有第二临界温度的超导材料，该磁通引导层定位成与该磁通俘获位置连通；
其中，该第一临界温度和该第二临界温度具有相对温度差，使得当该超导集成电路被冷却至小于该第一临界温度和该第二临界温度两者的温度时，磁通背离该第一装置被引导并进入该磁通引导层中，并且该磁通引导层引导磁通并在该磁通俘获位置内俘获该磁通。
25.如权利要求24所述的超导集成电路，进一步包括：在该磁通俘获位置处的磁通俘获孔口。
26.如权利要求25所述的超导集成电路，其中，该磁通俘获孔口包括定位在该超导集成电路内的平行管开口和槽中的一者。
27.如权利要求24所述的超导集成电路，进一步包括：围封该磁通俘获位置的屏蔽件。
28.如权利要求27所述的超导集成电路，其中，该屏蔽件包括多个超导螺柱通孔。
29.如权利要求25所述的超导集成电路，其中，该磁通引导层包括与该磁通俘获孔口对齐的开口。
30.如权利要求24所述的超导集成电路，其中，该第一装置包括量子比特和耦合器中的一者。
31.如权利要求24所述的超导集成电路，其中，该第一金属层覆盖该磁通引导层的至少一部分，并且其中，该第一临界温度大于该第二临界温度。
32.如权利要求24所述的超导集成电路，进一步包括：定位成与该第一金属层相邻的第二金属层，该第二金属层包括屏蔽该第一装置的屏蔽结构，该第二金属层包括具有第三临界温度的超导材料。
33.如权利要求32所述的超导集成电路，其中，选择该第二临界温度与该第三临界温度之间的相对温度差以背离该第一装置引导磁通并使其进入该磁通俘获位置中。
34.如权利要求32所述的超导集成电路，其中，该第一金属层覆盖该磁通引导层的至少一部分，并且其中，该第二临界温度小于该第三临界温度。
35.如权利要求31所述的超导集成电路，进一步包括：覆盖该磁通引导层的至少一部分的一个或多个附加金属层，每个附加金属层的临界温度大于该第二临界温度。
36.如权利要求35所述的超导集成电路，其中，该第一金属层、该一个或多个附加金属层、以及该磁通引导层的临界温度从该磁通引导层到该第一金属层和该一个或多个附加金属层中的最上层逐层递增地增加。
37.如权利要求24所述的超导集成电路，其中，该磁通引导层覆盖该第一金属层的至少一部分。
38.如权利要求37所述的超导集成电路，进一步包括：第二金属层，该第一金属层覆盖该第二金属层的至少一部分，该第二金属层包括屏蔽该第一装置的屏蔽结构，该第二金属层包括具有第三临界温度的超导材料，并且该超导集成电路进一步包括形成基底金属层，该第二金属层覆盖该基底金属层，该第三临界温度大于该基底金属层的临界温度，并且该基底金属层的临界温度大于该第二临界温度。
39.如权利要求37所述的超导集成电路，其中，该第一临界温度小于该第二临界温度。
40.如权利要求38或39中任一项所述的超导集成电路，其中，该磁通引导层包括覆盖该磁通俘获位置的至少一部分的磁通俘获结构。
41.如权利要求40所述的超导集成电路，其中，这些磁通俘获结构包括至少一个槽沟。
42.如权利要求24所述的超导集成电路，其中，该磁通俘获位置包含第二装置。
43.如权利要求42所述的超导集成电路，其中，该第二装置是数模转换器。
44.如权利要求24所述的超导集成电路，其中，该磁通引导层包括高动态电感材料。
45.如权利要求44所述的超导集成电路，其中，该磁通引导层进一步包括至少一个槽沟。
46.如权利要求44所述的超导集成电路，其中，存储在该高动态电感材料中的能量的至少10％被存储为动态电感。
47.如权利要求44所述的超导集成电路，其中，该高动态电感材料的动态电感分数是0.1<α≤1。
CN202080095035.1A 2019-12-05 2020-12-03 用于制造超导集成电路的系统和方法 Pending CN115004393A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962944143P 2019-12-05 2019-12-05
US62/944,143 2019-12-05
PCT/US2020/063113 WO2021113513A1 (en) 2019-12-05 2020-12-03 Systems and methods for fabricating superconducting integrated circuits

Publications (1)

Publication Number Publication Date
CN115004393A true CN115004393A (zh) 2022-09-02

Family

ID=76222266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080095035.1A Pending CN115004393A (zh) 2019-12-05 2020-12-03 用于制造超导集成电路的系统和方法

Country Status (5)

Country Link
US (1) US20230004851A1 (zh)
EP (1) EP4070392A4 (zh)
JP (1) JP2023503900A (zh)
CN (1) CN115004393A (zh)
WO (1) WO2021113513A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768371B2 (en) 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
WO2018144601A1 (en) 2017-02-01 2018-08-09 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
US20200152851A1 (en) 2018-11-13 2020-05-14 D-Wave Systems Inc. Systems and methods for fabricating superconducting integrated circuits
US20230260679A1 (en) * 2022-02-14 2023-08-17 Northrop Grumman Systems Corporation Flux-trapping magnetic films in superconducting circuits

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03257976A (ja) * 1990-03-08 1991-11-18 Fujitsu Ltd 超伝導装置
JP2838979B2 (ja) * 1995-03-17 1998-12-16 日本電気株式会社 超伝導回路
JP2940503B2 (ja) * 1997-01-14 1999-08-25 日本電気株式会社 超伝導集積回路
JP2012519379A (ja) * 2009-02-27 2012-08-23 ディー−ウェイブ システムズ，インコーポレイテッド 超伝導集積回路を製造するためのシステムおよび方法
JP5771137B2 (ja) * 2011-12-21 2015-08-26 公益財団法人国際超電導産業技術研究センター 高温超電導磁気センサ
US8644898B1 (en) * 2012-05-01 2014-02-04 The United States Of America As Represented By The Secretary Of The Navy Superconductor device having a pattern of engineered defects for controlling magnetic flux
US10312141B2 (en) * 2016-08-16 2019-06-04 Northrop Grumman Systems Corporation Preclean methodology for superconductor interconnect fabrication
WO2018063206A1 (en) * 2016-09-29 2018-04-05 Intel Corporation On-chip control logic for qubits
US11417821B2 (en) * 2019-03-07 2022-08-16 Northrop Grumman Systems Corporation Superconductor ground plane patterning geometries that attract magnetic flux

Also Published As

Publication number Publication date
EP4070392A4 (en) 2024-01-03
JP2023503900A (ja) 2023-02-01
EP4070392A1 (en) 2022-10-12
WO2021113513A1 (en) 2021-06-10
US20230004851A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
CN115004393A (zh) 用于制造超导集成电路的系统和方法
CA2667640C (en) Superconducting shielding for use with an intergrated circuit for quantum computing
Tolpygo et al. Inductance of circuit structures for MIT LL superconductor electronics fabrication process with 8 niobium layers
US7541198B2 (en) Method of forming quantum-mechanical memory and computational devices
JP5152549B2 (ja) ジョセフソン接合及びジョセフソンデバイス
US8003410B2 (en) Method of operating quantum-mechanical memory and computational devices
US20240138268A1 (en) Systems and methods for fabrication of superconducting integrated circuits with improved coherence
US20230189665A1 (en) Kinetic inductance devices, methods for fabricating kinetic inductance devices, and articles employing the same
AU2020385351B2 (en) Majorana fermion quantum computing devices fabricated with ion implant methods
AU2020384653B2 (en) Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
EP4022682B1 (en) Majorana fermion quantum computing devices with charge sensing fabricated with ion implant methods
US20230101616A1 (en) Systems and methods for fabricating superconducting integrated circuits
Krylov et al. Superconductive IC Manufacturing
WO2024102504A2 (en) Systems and methods for fabrication of superconducting integrated circuits having flip-chip arrangements with high coherence devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination