CN114999934B - 一种半导体封装结构及其形成方法 - Google Patents
一种半导体封装结构及其形成方法 Download PDFInfo
- Publication number
- CN114999934B CN114999934B CN202210838527.6A CN202210838527A CN114999934B CN 114999934 B CN114999934 B CN 114999934B CN 202210838527 A CN202210838527 A CN 202210838527A CN 114999934 B CN114999934 B CN 114999934B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- forming
- carrier substrate
- circuit carrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000017525 heat dissipation Effects 0.000 claims abstract description 25
- 150000001875 compounds Chemical class 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 48
- 238000000465 moulding Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 239000003292 glue Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种半导体封装结构及其形成方法，涉及半导体封装领域。该方法包括在电路载体基板上安装多个半导体芯片，相邻所述半导体芯片之间间隔一预定区域，在电路载体基板上沉积一绝缘介质层和一金属导热层，对金属导热层进行图案化处理，以在每个半导体芯片上均形成一散热部件，并在相邻所述半导体芯片之间的所述预定区域中形成一支撑部，接着在散热部件的上表面形成阶梯部和环形沟槽，在所述散热部件和所述支撑部上设置一分离薄膜，向所述分离薄膜与所述电路载体基板之间注入模制化合物，所述模制化合物将所述分离薄膜撑起，使得所述模制化合物填充所述阶梯部。本发明能够提高半导体的散热性。
Description
技术领域
本发明涉及半导体封装领域，特别是涉及一种半导体封装结构及其形成方法。
背景技术
在现有的半导体封装结构中，为了确保半导体芯片的高散热性，通常在封装完成后必须将半导体芯片的非有源面裸露于塑封体外，然后再将散热片安装在半导体芯片的裸露表面上以对半导体芯片进行散热。然而现有的封装过程中容易导致塑封体溢胶，进而影响半导体封装结构。在现有的防止塑封体溢胶的工艺中，通常是直接在半导体芯片的四周设置凹槽或台阶，进而在后续的封装过程中抑止半导体芯片表面溢胶。然而在半导体芯片的四周设置凹槽或台阶时，容易导致半导体芯片产生微裂纹，进而造成半导体芯片损坏。
发明内容
本发明的目的提供一种半导体封装结构及其形成方法，用于提高半导体的散热性。
为实现上述目的，本发明采用的技术方案是：一种半导体封装结构的形成方法，该半导体封装结构的形成方法包括以下步骤：
提供一电路载体基板，在所述电路载体基板上安装多个半导体芯片，相邻所述半导体芯片之间间隔一预定区域。在每个所述半导体芯片与所述电路载体基板之间均设置一底部填充层。在所述电路载体基板上沉积一绝缘介质层，所述绝缘介质层覆盖每个所述半导体芯片的顶面和侧面。在所述电路载体基板上沉积一金属导热层，所述金属导热层包裹每个所述半导体芯片且填充所述预定区域。对所述金属导热层进行图案化处理，以在每个所述半导体芯片上均形成一散热部件，并在相邻所述半导体芯片之间的所述预定区域中形成一支撑部。对所述散热部件进行刻蚀处理，在所述散热部件的上表面形成阶梯部和环形沟槽，所述阶梯部位于所述散热部件的上表面的四周边缘处，所述环形沟槽靠近所述阶梯部且与所述阶梯部间隔设置。在所述散热部件和所述支撑部上设置一分离薄膜，所述分离薄膜直接贴附所述阶梯部的底面和侧面，且所述分离薄膜覆盖所述环形沟槽的顶端。向所述分离薄膜与所述电路载体基板之间注入模制化合物，所述模制化合物将所述分离薄膜撑起，使得所述模制化合物填充所述阶梯部。
在优选的技术方案中，所述预定区域的宽度小于所述半导体芯片的宽度。
在优选的技术方案中，在所述电路载体基板上沉积所述绝缘介质层之后，对所述绝缘介质层进行图案化处理，使得所述预定区域中不设置所述绝缘介质层。
在优选的技术方案中，所述绝缘介质层的材质为氧化硅、氮化硅、氧化锆、氧化铝，氮氧化硅中的一种或多种，所述绝缘介质层包括单层结构或多层结构。
在优选的技术方案中，所述金属导热层的材质为银、铜、铝中的一种，所述金属导热层通过电镀、化学镀、蒸镀或磁控溅射形成。
在优选的技术方案中，所述支撑部的顶面低于所述阶梯部的底面，所述阶梯部的底面高于所述环形沟槽的底面。
在优选的技术方案中，所述模制化合物填满所述阶梯部且覆盖所述支撑部的顶面。
在优选的技术方案中，沿着所述支撑部进行切割处理，以形成多个分离的半导体封装结构。
本发明还提出一种半导体封装结构，其采用上述方法制造形成的。
相较于现有技术，本发明的半导体封装结构及其形成方法有如下的有益效果：在本发明中，通过在在每个所述半导体芯片上均形成一散热部件，并对所述散热部件进行刻蚀处理，在所述散热部件的上表面形成阶梯部和环形沟槽，所述阶梯部位于所述散热部件的上表面的四周边缘处，所述环形沟槽靠近所述阶梯部且与所述阶梯部间隔设置。上述结构的设置，可以有效避免半导体芯片损坏，且可以有效抑止溢胶现象。且在相邻所述半导体芯片之间的所述预定区域中形成一支撑部，可以便于支撑后续设置的分离薄膜，进而便于后续注入模制化合物。沿着所述支撑部进行切割处理，以形成多个分离的半导体封装结构时，该支撑部从所述模制化合物露出，该支撑部的存在可以防止半导体封装结构翘曲的同时提高半导体封装结构的散热性能。
附图说明
图1-图5为本发明的半导体封装结构的形成方法中各工骤的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图5所示，本实施例提供一种半导体封装结构的形成方法，该半导体封装结构的形成方法包括以下步骤：
如图1所示，提供一电路载体基板10，在所述电路载体基板10上安装多个半导体芯片20，相邻所述半导体芯片20之间间隔一预定区域30。在每个所述半导体芯片20与所述电路载体基板10之间均设置一底部填充层40。
在具体的实施例中，所述预定区域30的宽度小于所述半导体芯片20的宽度。
在具体的实施例中，所述电路载体基板10可以为PCB板，还可以为具有电路层的蓝宝石基板、陶瓷基板或塑料基板。
在具体的实施例中，每个所述半导体芯片20的下表面均设置有导电焊盘，具体的可以铜焊盘或铝焊盘，在所述电路载体基板10上安装多个半导体芯片20的过程中，首先在所述电路载体基板10上设置导电焊块101，进而利用导电焊块101电连接所述半导体芯片20的导电焊盘。
在具体的实施例中，在每个所述半导体芯片20与所述电路载体基板10之间均设置一底部填充层40，所述底部填充层40为有机树脂材料，以保护所述半导体芯片20，以便于后续工艺的进行。
如图2所示，在所述电路载体基板10上沉积一绝缘介质层50，所述绝缘介质层50覆盖每个所述半导体芯片20的顶面和侧面。
在具体的实施例中，在所述电路载体基板10上沉积所述绝缘介质层50之后，对所述绝缘介质层50进行图案化处理，使得所述预定区域30中不设置所述绝缘介质层50。
在具体的实施例中，所述绝缘介质层50的材质为氧化硅、氮化硅、氧化锆、氧化铝，氮氧化硅中的一种或多种，所述绝缘介质层50包括单层结构或多层结构。更具体的，通过ALD工艺沉积氧化铝作为绝缘介质层50，所述绝缘介质层50的厚度为10-100微米。在其它实施方式中，所述绝缘介质层50为氮化硅/氧化铝层叠结构，具体的，通过PECVD工艺形成氮化硅，通过ALD工艺形成氧化铝，其中，氮化硅的厚度为5-50微米，氧化铝的厚度为10-30微米。
如图2所示，在所述电路载体基板10上沉积一金属导热层60，所述金属导热层60包裹每个所述半导体芯片20且填充所述预定区域30。
在具体的实施例中，所述金属导热层60的材质为银、铜、铝中的一种，所述金属导热层60通过电镀、化学镀、蒸镀或磁控溅射形成。
在具体的实施例中，通过蒸镀铜以形成所述金属导热层60。
如图3所示，对所述金属导热层60进行图案化处理，以在每个所述半导体芯片20上均形成一散热部件601，并在相邻所述半导体芯片20之间的所述预定区域30中形成一支撑部602。并对所述散热部件601进行刻蚀处理，在所述散热部件601的上表面形成阶梯部603和环形沟槽604，所述阶梯部603位于所述散热部件601的上表面的四周边缘处，所述环形沟槽604靠近所述阶梯部603且与所述阶梯部603间隔设置。
在具体的实施例中，所述支撑部602的顶面低于所述阶梯部603的底面，所述阶梯部603的底面高于所述环形沟槽604的底面。在后续的工艺过程中，所述支撑部602用于支撑后续设置的分离薄膜70，进而便于后续注入模制化合物，而阶梯部的设置可以降低溢胶风险的同时提高模制化合物与散热部件601的接合紧密性，而环形沟槽604的设置，即使有少量的模制化合物溢出，该部分的模制化合物也会被环形沟槽604接收，进而确保半导体封装结构的散热效果。
如图3所示，在所述散热部件601和所述支撑部602上设置一分离薄膜70，所述分离薄膜70直接贴附所述阶梯部603的底面和侧面，且所述分离薄膜70覆盖所述环形沟槽604的顶端。
在具体的实施例中，所述分离薄膜70包括基层和低粘性层，所述基层为PET、PI等合适的材料，所述分离薄膜70的厚度为20-150微米。
如图4所示，向所述分离薄膜70与所述电路载体基板10之间注入模制化合物80，所述模制化合物80将所述分离薄膜70撑起，使得所述模制化合物80填充所述阶梯部603。
在具体的实施例中，所述模制化合物80填满所述阶梯部603且覆盖所述支撑部602的顶面。
在具体的实施例中，所述模制化合物80的上表面与所述散热部件601的上表面齐平。
如图5所示，沿着所述支撑部602进行切割处理，以形成多个分离的半导体封装结构90。
在具体的实施例中，通过激光切割或通过机械切割形成半导体封装结构90，在所述半导体封装结构90中，切割后的支撑部602从所述模制化合物露出，该支撑部602的存在可以防止半导体封装结构翘曲的同时提高半导体封装结构的散热性能。
如图5所示，本发明还提出一种半导体封装结构90，其采用上述方法制造形成的。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种半导体封装结构的形成方法，其特征在于：该半导体封装结构的形成方法包括以下步骤：
提供一电路载体基板，在所述电路载体基板上安装多个半导体芯片，相邻所述半导体芯片之间间隔一预定区域；
在每个所述半导体芯片与所述电路载体基板之间均设置一底部填充层；
在所述电路载体基板上沉积一绝缘介质层，所述绝缘介质层覆盖每个所述半导体芯片的顶面和侧面；
在所述电路载体基板上沉积一金属导热层，所述金属导热层包裹每个所述半导体芯片且填充所述预定区域；
对所述金属导热层进行图案化处理，以在每个所述半导体芯片上均形成一散热部件，并在相邻所述半导体芯片之间的所述预定区域中形成一支撑部；
对所述散热部件进行刻蚀处理，在所述散热部件的上表面形成阶梯部和环形沟槽，所述阶梯部位于所述散热部件的上表面的四周边缘处，所述环形沟槽靠近所述阶梯部且与所述阶梯部间隔设置；
在所述散热部件和所述支撑部上设置一分离薄膜，所述分离薄膜直接贴附所述阶梯部的底面和侧面，且所述分离薄膜覆盖所述环形沟槽的顶端；
向所述分离薄膜与所述电路载体基板之间注入模制化合物，所述模制化合物将所述分离薄膜撑起，使得所述模制化合物填充所述阶梯部。
2.根据权利要求1所述的半导体封装结构的形成方法，其特征在于：所述预定区域的宽度小于所述半导体芯片的宽度。
3.根据权利要求1所述的半导体封装结构的形成方法，其特征在于：在所述电路载体基板上沉积所述绝缘介质层之后，对所述绝缘介质层进行图案化处理，使得所述预定区域中不设置所述绝缘介质层。
4.根据权利要求1所述的半导体封装结构的形成方法，其特征在于：所述绝缘介质层的材质为氧化硅、氮化硅、氧化锆、氧化铝，氮氧化硅中的一种或多种，所述绝缘介质层包括单层结构或多层结构。
5.根据权利要求1所述的半导体封装结构的形成方法，其特征在于：所述金属导热层的材质为银、铜、铝中的一种，所述金属导热层通过电镀、化学镀、蒸镀或磁控溅射形成。
6.根据权利要求1所述的半导体封装结构的形成方法，其特征在于：所述支撑部的顶面低于所述阶梯部的底面，所述阶梯部的底面高于所述环形沟槽的底面。
7.根据权利要求1所述的半导体封装结构的形成方法，其特征在于：所述模制化合物填满所述阶梯部且覆盖所述支撑部的顶面。
8.根据权利要求7所述的半导体封装结构的形成方法，其特征在于：沿着所述支撑部进行切割处理，以形成多个分离的半导体封装结构。
9.一种半导体封装结构，其特征在于，采用权利要求1-8任一项所述的方法制造形成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210838527.6A CN114999934B (zh) | 2022-07-18 | 2022-07-18 | 一种半导体封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210838527.6A CN114999934B (zh) | 2022-07-18 | 2022-07-18 | 一种半导体封装结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114999934A CN114999934A (zh) | 2022-09-02 |
| CN114999934B true CN114999934B (zh) | 2022-10-21 |
Family
ID=83020869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210838527.6A Active CN114999934B (zh) | 2022-07-18 | 2022-07-18 | 一种半导体封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114999934B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1428830A (zh) * | 2001-12-27 | 2003-07-09 | 威宇科技测试封装（上海）有限公司 | 一种具有散热片的半导体封装 |
| CN101752327A (zh) * | 2008-12-01 | 2010-06-23 | 矽品精密工业股份有限公司 | 具有散热结构的半导体封装件 |
| CN108417541A (zh) * | 2017-02-09 | 2018-08-17 | 日月光半导体制造股份有限公司 | 半导体封装 |
| CN114038843A (zh) * | 2020-10-24 | 2022-02-11 | Pep创新私人有限公司 | 芯片封装、芯片结构及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199438B2 (en) * | 2003-09-23 | 2007-04-03 | Advanced Semiconductor Engineering, Inc. | Overmolded optical package |
| TWI246756B (en) * | 2004-06-28 | 2006-01-01 | Siliconware Precision Industries Co Ltd | Semiconductor package having exposed heat sink and heat sink therein |
| US7906850B2 (en) * | 2005-12-20 | 2011-03-15 | Unimicron Technology Corp. | Structure of circuit board and method for fabricating same |
-
2022
- 2022-07-18 CN CN202210838527.6A patent/CN114999934B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1428830A (zh) * | 2001-12-27 | 2003-07-09 | 威宇科技测试封装（上海）有限公司 | 一种具有散热片的半导体封装 |
| CN101752327A (zh) * | 2008-12-01 | 2010-06-23 | 矽品精密工业股份有限公司 | 具有散热结构的半导体封装件 |
| CN108417541A (zh) * | 2017-02-09 | 2018-08-17 | 日月光半导体制造股份有限公司 | 半导体封装 |
| CN114038843A (zh) * | 2020-10-24 | 2022-02-11 | Pep创新私人有限公司 | 芯片封装、芯片结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114999934A (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109256371B (zh) | 半导体封装结构及其形成方法 | |
| US8519526B2 (en) | Semiconductor package and fabrication method thereof | |
| US20150187742A1 (en) | Semiconductor package, fabrication method therefor, and package-on package | |
| KR101368793B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| US9607860B2 (en) | Electronic package structure and fabrication method thereof | |
| US9455159B2 (en) | Fabrication method of packaging substrate | |
| US10424542B2 (en) | Semiconductor device | |
| US11664289B2 (en) | Semiconductor device and a method of manufacturing a semiconductor device | |
| CN114999934B (zh) | 一种半导体封装结构及其形成方法 | |
| CN107946285B (zh) | 电子封装件及其制法 | |
| US11973037B2 (en) | Package structure and manufacturing method thereof | |
| CN115360171A (zh) | 扇入型封装结构及其制备方法 | |
| US11621211B2 (en) | Semiconductor package structure | |
| US11452210B2 (en) | Wiring substrate and electronic device | |
| US20080006933A1 (en) | Heat-dissipating package structure and fabrication method thereof | |
| US11824028B2 (en) | Die with metal pillars | |
| US20230230949A1 (en) | Semiconductor package with exposed electrical contacts | |
| US12009317B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| US11127647B2 (en) | Semiconductor devices and related methods | |
| US20240170473A1 (en) | Chip package structure and manufacturing method thereof | |
| US20240071780A1 (en) | Electronic package and manufacturing method therefor | |
| KR20140137535A (ko) | 집적회로 패키지 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |