CN114999559A - 一种存储芯片的测试方法、系统及存储介质 - Google Patents

Abstract

本发明公开了一种存储芯片的测试方法，至少包括以下步骤：提供一待测芯片，并在待测芯片上配置测试单元；获取待测芯片在写入预设信息和不写入预设信息时的存储信息，并将存储信息设置为对照表信息；向待测芯片写入预设信息，测试单元根据待测芯片的器件地址信息，依次读取待测芯片的存储数据；根据器件地址信息，依次压缩存储数据，获得校验信息；以及压缩对照表信息，并对比校验信息和压缩后的对照表信息，当校验信息与压缩后的对照表信息不同时，将待测芯片作为废片处理。本发明提供了一种存储芯片的测试方法、系统及存储介质，能够低成本且高效率地检测出缺陷芯片。

Description

一种存储芯片的测试方法、系统及存储介质

技术领域

本发明涉及存储技术领域，特别涉及一种存储芯片的测试方法、系统及存储介质。

背景技术

在存储芯片的制造过程中，由于工艺限制会出现残次品。为保证芯片出现的错误在使用时处于可控范围，芯片封装后还需要对芯片进行封装测试，将已制造完成的半导体元件进行结构及电气功能的确认，以保证半导体元件符合客户需求。

在芯片良率要求高的情况下，若是寄存器和随机存取存储器（Random AccessMemory，RAM）的质量达不到标准，会给设备带来随机且不可控的影响。而针对寄存器和随机存取存储器的封装测试依赖于对电路资源的耗用，可能占用宝贵的硬件面积，导致芯片的制造成本难以控制。

发明内容

本发明的目的在于提供一种存储芯片的测试方法、系统及存储介质，能够低成本且高效率地检测出缺陷芯片。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种存储芯片的测试方法，至少包括以下步骤：

提供一待测芯片，并在所述待测芯片上配置测试单元；

获取所述待测芯片在写入预设信息和不写入预设信息时的存储信息，并将所述存储信息设置为对照表信息；

向所述待测芯片写入所述预设信息，所述测试单元根据所述待测芯片的器件地址信息，依次读取所述待测芯片的存储数据；

根据所述器件地址信息，依次压缩所述存储数据，获得校验信息；以及

压缩所述对照表信息，并对比所述校验信息和压缩后的所述对照表信息，当所述校验信息与压缩后的所述对照表信息不同时，将所述待测芯片作为废片处理。

在本发明一实施例中，压缩所述存储数据的步骤包括：

判断所述存储数据中，奇数位的数量是否小于偶数位的数量；

若奇数位的数量小于偶数位的数量，处理所述存储数据，形成偶数型校验数据；以及

若奇数位的数量大于等于偶数位的数量，处理所述存储数据，形成奇数型校验数据。

在本发明一实施例中，形成所述偶数型校验数据的步骤包括：

去除所述存储数据中的偶数位；以及

将处理后的所述存储数据中的首位数设置为偶数标记数据。

在本发明一实施例中，形成所述奇数型校验数据的步骤包括：

置反所述存储数据；

去除置反后的所述存储数据中的偶数位；以及

将处理后的所述存储数据中的首位数设置为奇数标记数据。

在本发明一实施例中，获取校验信息的步骤包括：

判断压缩后的所述存储数据是否为单位数；以及

若压缩后所述存储数据为单位数，则在压缩后的所述存储数据的末位增加末位标记数据。

在本发明一实施例中，在对所述待测芯片写入所述预设信息前，读取所述待测芯片的预存储信息，并获取所述预存储信息的第一校验信息。

在本发明一实施例中，对所述待测芯片写入所述预设信息的步骤包括：

对所述待测芯片写入第一预设信息，并获取第二校验信息；以及

将所述第一预设信息置反，获得第二预设信息，并对所述待测芯片写入所述第二预设信息，获取第二校验信息。

在本发明一实施例中，配置所述测试单元的步骤包括：

在所述待测芯片上设置地址偏移模块、校验模块和数据缓存模块；

将所述待测芯片的寄存器和存储器电性连接于所述地址偏移模块，将所述地址偏移模块电性连接于校验模块；以及

将所述数据缓存模块的输入端电性连接于所述校验模块，将所述数据缓存模块的输出端电性连接于所述地址偏移模块。

在本发明一实施例中，读取所述存储数据的步骤包括：

通过所述校验模块，读出所述存储数据，并获取所述寄存器或所述存储器中存储块的器件地址信息；

通过所述校验模块，将所述校验信息和所述器件地址信息存储在所述数据缓存模块中；以及

所述地址偏移模块根据所述器件地址信息的顺序，依次调用所述寄存器和所述存储块，至遍历所述寄存器和所述存储块。

本发明提供了一种存储芯片的测试系统，包括：

配置模块，用于在待测芯片上配置测试单元；

读写预测试模块，用于获取所述待测芯片的预存储信息，以及写入多种预设信息后的写入存储信息，并将所述预存储信息和所述写入存储信息设置为对照表信息；

校验模块，用于对所述待测芯片写入所述预设信息，所述测试单元根据所述待测芯片的地址信息，依次读取所述待测芯片的存储数据，压缩所述存储数据，获取校验信息；以及

对比模块，用于压缩所述对照表信息，并对比所述校验信息和压缩后的所述对照表信息，当所述校验信息与压缩后的所述对照表信息不同，将所述待测芯片作为废片处理。

本发明公开了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现如本发明所述存储芯片的测试方法。

如上所述，本发明提供了一种存储芯片的测试方法、系统及存储介质，能够快速地排除因寄存器和存储器物理性损坏而产生的不合格芯片，从而提升芯片的出厂良率。并且，根据本发明提供的测试方法及系统，在不增设外部封测电路的基础上，还能保证对芯片资源的低消耗和少占用，测试数据冗余低，从而节约了测试成本。根据本发明提供的测试方法和系统，能够对校验结果进行快速且高效地压缩，不仅能够获知寄存器或存储器是否存在硬件缺陷，还能确定寄存器和存储器出现了什么样的错误，确定出现硬件错误的位置。本发明提供的存储芯片的测试方法及系统，适用于具备不同存储信息和初始状态的芯片，具备极高的通用性，且能够随时启动随时关停，测试效率高。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所述测试芯片的测试方法的流程图。

图2为本发明一实施例中待测芯片的结构示意图。

图3为本发明另一实施例中待测芯片的结构示意图。

图4为获取对照表信息的流程图。

图5为步骤S30的流程示意图。

图6为步骤S33的流程示意图。

图7为步骤S338的流程示意图。

图8为步骤S40的流程示意图。

图9为本发明所述测试系统的结构示意图。

图10为一种电子设备的结构原理框图。

图11为一种计算机可读存储介质的结构原理框图。

图中：1、待测芯片；10、存储单元；20、测试单元；201、地址偏移模块；202、校验模块；203、数据缓存模块；21、第一测试单元；22、第二测试单元；30、寄存器；40、存储器；401、存储块；50、处理器；60、存储设备；70、计算机指令；701、计算机可读存储介质；100、测试系统；101、配置模块；102、读写预测试模块；103、校验模块；104、对比模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

存储芯片是嵌入式系统芯片的概念在存储行业的具体应用，存储芯片产品被大量使用在各种电子设备当中，例如家用电器、手机、智能终端设备、智能家居设备和各种工业工具上。当芯片被应用于航天、车载以及军用领域时，对寄存器和随机存取存储器的要求也具备极高要求。在芯片中，寄存器是可存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果。在芯片运作时，寄存器会直接影响到功能的调取。随机存取存储器（Random Access Memory，RAM）可以与中央处理器（Central Processing Unit，CPU）直接交换数据，并用来存储大量数据信息。在芯片运作时，随机存取存储器会影响到芯片进行数据存储和交换的准确性。在芯片完成封装后，根据本发明所提供的封装测试方法，可用于芯片中的寄存器和随机存取存储器的功能测试，从而筛选出缺陷芯片，从而使芯片能够应用于如航天、车载和军用等高良率要求的领域中。

请参阅图1至图3所示，本发明提供了一种存储芯片的测试方法，所述封装测试方法可对存储芯片中的寄存器和随机存取存储器进行测试，包括步骤S10，提供一待测芯片，并在待测芯片上配置测试单元。

请参阅图1至图3所示，在本发明一实施例中，在步骤S10中，在待测芯片1上配置测试单元20。其中，待测芯片1包括存储单元10，存储单元10包括多个寄存器30和存储器40。其中，寄存器30可以是基本寄存器，也可以是移位寄存器。存储器40可以是随机存取存储器，且存储器40包括多个存储块401。测试单元20包括地址偏移模块201、校验模块202和数据缓存模块203。寄存器30电性连接于地址偏移模块201，存储块401电性连接于地址偏移模块201。地址偏移模块201电性连接于校验模块202，校验模块202电性连接于数据缓存模块203，数据缓存模块203电性连接于地址偏移模块201。其中，寄存器30和存储块401具有地址信息。其中，地址信息包括物理地址和逻辑地址。在待测芯片1上，寄存器30和存储块401具有唯一的物理地址。在本发明中，地址偏移模块201可以根据物理地址的顺序依次调取寄存器30和存储块401内的存储内容，地址偏移模块201也可以根据寄存器30和存储块401的逻辑地址依次调取寄存器30和存储块401。其中，根据寄存器30和存储块401的物理地址建立逻辑地址。

请参阅图1和图2所示，在本发明一实施例中，设置在待测芯片1上的测试单元20为例如2个，具体的，待测芯片1上设置有第一测试单元21和第二测试单元22。寄存器30电性连接至第一测试单元21，存储块401电性连接至第二测试单元22。其中，寄存器30的数量例如为n个，存储块401的数量为例如k个。在本实施例中，可以根据寄存器30的物理地址顺序为寄存器30编号，例如为第一寄存器、第二寄存器、第三寄存器至第n寄存器。也可以根据存储块401的物理地址为存储块401编号，例如为第一存储块、第二存储块、第三存储块至第k单元。根据编号，为不同的寄存器30和不同的存储块401设置不同的逻辑地址，以便于测试的时候对寄存器进行快速调取。在其他实施例中，也可以是在地址偏移模块201中存储寄存器30或存储块401的物理地址对照表，根据物理地址对照表，依次调取寄存器30或存储块401内的存储信息。在本实施例中，寄存器30和存储块401是并行测试关系，相互独立，测试速度更快。而不同的寄存器30之间以及不同的存储块401之间是串行测试关系，以减少占用的电路面积，节省待测芯片1中测试单元20的占用面积。

请参阅图1和图3所示，在本发明一实施例中，设置在待测芯片1上的测试单元20为例如1个。多个寄存器30和多个存储块401电性连接至相同的测试单元20。具体的，多个寄存器30和多个存储块401电性连接于同一个地址偏移模块201。其中，寄存器30的数量例如为n个，存储块401的数量为例如k个。在本发明中，可以在地址偏移模块201内建立寄存器30和存储块401的物理地址对照表，在测试过程中，根据物理地址顺序依次调取寄存器30和存储块401的存储信息。也可以根据寄存器30和存储块401的物理地址建立逻辑地址，在地址偏移模块201中建立寄存器30和存储块401的逻辑地址对照表，在测试过程中，根据逻辑地址顺序依次调取寄存器30和存储块401的存储信息。具体的，为寄存器30和存储块401设置编号，例如第一寄存器、第二寄存器、第三寄存器至第n寄存器，以及第n+1存储块、第n+2存储块至第n+k存储块等等。在设置编号时，本发明不限定编号的顺序，也可以是先为存储块401设置编号，例如第一存储块、第二存储块至第k存储块，再为寄存器30设置编号，例如第k+1寄存器、第k+2寄存器至第k+n寄存器等等。在本实施例中，寄存器30和存储块401是串行测试关系，不同的寄存器30之间和不同的存储块401之间为串行测试关系，占用的电路资源更少，对于测试信息能够进行系统化地追溯。

请参阅图1所示，在本发明一实施例中，待测芯片1在上游出货时，内部已经具有预存储信息。因此在本实施例中，首先获取待测芯片1中的预存储信息，并处理预存储信息。具体的，所述存储芯片的测试方法步骤S20，获取待测芯片的预存储信息，以及写入多种预设信息后的写入存储信息，将预存储信息和写入存储信息设置为对照表信息。且步骤S20包括步骤S21至步骤S23。

S21、读取寄存器和存储器的预存储信息，并获得第一对照数据。

S22、对寄存器和存储器写入第一预设信息并读出，获取第二对照数据。

S23、对寄存器和存储器写入第二预设信息并读出，获取第三对照数据。

请参阅图2至图4所示，在本发明一实施例中，选取同一批次的部分待测芯片1进行读写预测试，获取待测芯片1在写入多种预设信息后的写入存储信息，并对读出的预存储信息写入存储信息进行筛选和判断，将表现次数最多的预存储信息和写入存储信息作为对照数据，以便于对大批量的芯片进行测试。具体的，在步骤S21中，直接读取待测芯片1的预存储信息。同一批次的多个待测芯片1内的预存储信息是一致的，因此以表现次数最多的预存储信息为第一对照数据。若有待测芯片1的预存储信息和其他待测芯片1内的预存储信息不一致，则标记对应的待测芯片1，进行人工复检，以避免出现待测芯片1的批次混杂。在步骤S22中，对寄存器30和存储器40写入第一预设信息，再从寄存器30和存储器40读取第一存储信息。在步骤S23中，重置待测芯片1，并对寄存器30和存储器40写入第二预设信息，再从寄存器30和存储器40读取第二存储信息。在同一批次的待测芯片1，以表现次数最多的第一存储信息作对第二对照数据，以表现次数最多的第二存储信息作对第三对照数据。综合第一对照数据、第二对照数据和第三对照数据，获得对照表信息。通过形成对照表信息，本发明提供的存储芯片的测试方法可应用于多种待测芯片1。其中，读写预测试为多次随机挑选，且每次挑选比例为总量的例如1/10~1/20。读写预测试的测试总量大于芯片总量的例如1/4~1/2，以兼顾读写预测试的准确性和快速性。在完成读写预测试后，将参与测试的待测芯片1复位。其中，读写预测试所使用的预设信息有多种，不限于本发明所述的第一预设信息和第二预设信息。

请参阅图2至图4所示，在本发明一实施例中，通过步骤S20获得的对照表信息被存储在校验模块202中，以便于在后续的测试过程中快速调取。其中，本发明所述存储芯片的测试方法还包括步骤S30，对待测芯片写入预设信息，测试单元根据待测芯片的地址信息，依次读取待测芯片的存储数据，压缩存储数据，获取校验信息。

请参阅图2、图3和图5所示，在本发明一实施例中，在执行步骤S30前，可以对待测芯片1的预存储信息进行校验。具体的，读取待测芯片1的预存储信息，并利用校验模块202获取预存储信息的第一校验数据。在步骤S30中，对待测芯片1写入预设信息。具体的，将预设信息写入寄存器30和存储块401中。其中，预设信息在待测芯片1的读写预测试中设置。在本实施例中，预设信息包括第一预设信息和第二预设信息，且第二预设信息可以是第一预设信息置反后获得，以全面排除寄存器30和存储块401的硬件缺陷。在读取待测芯片1的预存储信息后，首先对待测芯片1写入第一预设信息，并执行步骤S30，获得第一校验数据。再将待测芯片1复位，对待测芯片1写入第二预设信息，并执行步骤S30，获得第三校验数据。综合第一校验数据、第二校验数据和第三校验数据，获得和校验数据。具体的，步骤S30包括步骤S31至步骤S35。

S31、对待测芯片写入预设信息。

S32、地址偏移模块根据寄存器和存储器的地址信息，依次读取寄存器和存储器的存储数据。

S33、通过校验模块校验存储数据，获取并压缩校验数据。

S34、寄存器和存储器内的存储数据是否已遍历，当寄存器和存储器内的存储数据已遍历，则结束校验过程，若寄存器和存储器内的存储数据未遍历，则返回步骤S32。

请参阅图2和图3以及图5和图6所示，在本发明一实施例中，对待测芯片1写入预设信息后，地址偏移模块201按照寄存器30和存储块401的地址顺序依次调取寄存器30和存储块401。当对应的寄存器30或存储块401被调取时，测试单元20从被调取的寄存器30或存储块401中读取存储数据，并将读出的存储数据发送给校验模块202。在步骤S33中，校验模块202对存储数据进行处理，获得校验数据。具体的，步骤S33包括步骤S331至步骤S338。

S331、获取存储数据中奇数位和偶数位的数量。

S332、判断存储数据中奇数位的数量是否小于偶数位的数量，若奇数位的数量小于偶数位的数量，则执行步骤S333至步骤S334，若奇数位的数量大于等于偶数位的数量，则执行步骤S335至步骤S337。

S333、去除存储数据中的偶数位。

S334、将存储数据中的首位数设置为偶数标记数据，获得偶数型校验数据。

S335、置反存储数据。

S336、去除置反后的存储数据中的偶数位。

S337、将存储数据中的首位数设置为奇数标记数据，获得奇数型校验数据。

S338、根据步骤S333和步骤S334或步骤S335至步骤S337，形成压缩后的校验数据，并将压缩后的校验数据和对应的器件地址信息存储在测试单元中。

请参阅图2、图3和图6所示，在本发明一实施例中，在步骤S331中，校验模块202获取存储数据的奇数位和偶数位的数量。其中，存储数据以二进制数据为例，以例如8位存储数据为例。例如，存储数据为01000101，其中奇数位的数量为3，偶数位的数量为5。在步骤S332中，判断奇数位的数量是否小于偶数位的数量。以存储数据01000101为例，偶数位大于奇数位。则在步骤S333中，去除01000101中的偶数位，获得存储数据111。在步骤S334中，将存储数据111的首位数置为偶数标记数据，在本实施例中，偶数标记数据例如为0。在步骤S338中，根据步骤S331和步骤S334获得压缩后的校验数据0111。将压缩后的校验数据0111存储在测试单元20中，具体的，存储在数据缓存模块203中。在步骤S331中，获得的存储数据可以是11110011，其中存储数据11110011中的奇数位为6，偶数位为2。因此，经过步骤S332中的判断后，执行步骤S335至步骤S337。具体的，在步骤S335中，置反存储数据11110011，获得00001100。在步骤S336中，去除置反后的存储数据00001100中的偶数位，获得处理后的存储数据11。在步骤S337中，将处理后的存储数据11的首位数设置为奇数标记数据，获得压缩后的校验数据111。将校验数据111存储在数据缓存模块203中。

请参阅图2和图3以及图6和图7所示，在本发明一实施例中，在步骤S338中，形成压缩后的校验数据具体包括步骤S3381至步骤S3384。

S3381、获取校验数据。

S3382、判断校验数据是否为单位数。

S3383、若校验数据为单位数，则在校验数据的末位增加末位标记数据。

S3384、将校验数据和对应的器件地址信息存储在数据缓冲器中。

请参阅图2至图7所示，在本发明一实施例中，在步骤S30中，可以对待测芯片1写入第一预设信息，获取第二校验数据。具体的，对寄存器30和存储块401写入第一预设信息。其中，第一预设信息例如为全1。以寄存器30为例，若寄存器30的位数为例如16位，则第一预设信息为16位1。若寄存器30的位数为例如32位，则第一预设信息为32位1。对于被调取的寄存器30，若寄存器30的读写正常，则在步骤S3381中，得到的压缩后的校验数据为例如1。在步骤S3382中，判断得到的校验数据为单位数，则在步骤S3383中，在校验数据的末尾增加末位标记数据，其中，末位标记数据为校验数据中奇数位的数量。在本实施例中，全1存储数据在置反后的奇数位数量为0，因此末尾数据标记为例如0，则全1存储数据得到的校验数据为10。

请参阅图2至图7所示，在本发明一实施例中，根据压缩后的校验数据的首位数就能得知获取的存储数据的奇数位和偶数位的数量，若是首位数为奇数标记数据，例如1，则可获知奇数位的数量更多。若是首位为偶数标记数据，例如0，则可获知偶数位的数量更多。根据压缩后校验数据的位数数量，可以得知奇数位和偶数位的具体数量。不论是存在奇数错误还是偶数错误都可以被获知，且检验速率高。以01001111为例说明，若因寄存器30的某一位未正常置起，读出的存储数据为例如01000111。则存储数据压缩后的校验数据为11111。而正常读写的存储数据压缩后的校验数据应当为1111。根据校验数据的不同，就能获知寄存器30存在问题，且例如是某一位未正常置起。若因存储块401的硬件问题出现信息变更，写入的预设信息为例如11001100，而实际写入已经变更为例如00001100，则读出的存储数据压缩后的校验数据为例如011。而正常读写的存储数据压缩后的校验数据应当为1111。因此根据校验数据的不同，就能获知存储块401存在问题，且例如是信息被异常变更。

请参阅图2、图3和图5所示，在本发明一实施例中，在步骤S33中，压缩后的校验数据和器件地址信息被一起存储在缓冲存储单元203中。其中，器件地址信息为调取的寄存器30或存储块401的地址信息。在步骤S34中，地址偏移模块201调取缓冲存储单元203内的存储信息，并根据器件的地址顺序判断器件地址信息是否为最后一个地址，即判断寄存器30和存储块401是否已经调取完。在本实施例中，寄存器30和存储块401连接至不同地址偏移模块201，则当寄存器30和存储块401分别调取完，执行步骤S40。在本发明的另一实施例中，寄存器30和存储块401连接至同一地址偏移模块201，则当寄存器30和存储块401全部调取完，执行步骤S40。

请参阅图2至图7所示，在本发明一实施例中，在步骤S30中，为降低偶发性误差，在获得第二校验数据后，对待测芯片1写入第二预设信息，获取第三校验数据。其中，先重置待测芯片1的存储数据，再对待测芯片1写入第二预设信息。其中，第二预设信息例如为全0。以存储块401为例，若存储块401的位数为例如8位，则第二预设信息为8位0。若存储块401的位数为例如16位，则第一预设信息为16位0。对于被调取的存储块401，若存储块401的读写正常，则在步骤S3381中，得到的压缩后的校验数据为例如0。在步骤S3382中，判断得到的校验数据为单位数，则在步骤S3383中，在校验数据的末尾增加末位标记数据，其中，末位标记数据为校验数据中奇数位的数量。在本实施例中，全0存储数据中的奇数位数量为0，因此其中末尾数据标记为例如0，则全0存储数据得到的校验数据为00。

请参阅图2至图7所示，在本发明一实施例中，根据第一校验数据、第二校验数据和第三校验数据，形成校验信息。具体的，向校验模块202发送启用使能信号，读出寄存器30和存储块401的预存储信息，并获得第一校验数据。其中，启用使能信号例如为使能信号1。再向待测芯片1发送写全1使能信号，写入第一预设信息全1。同时向校验模块202发送启用使能信号，读出寄存器30和存储块401的存储数据，并获取第二校验数据。停止发送启用使能信号和写全1使能信号，以便于写入第二预设信息。具体的，停止发送写全1使能信号，可以是将保持写全1指令，同时给寄存器30或存储块401发送停止信号，以停止写入全1。再向待测芯片1发送写全0使能信号，写入第二预设信息全0。同时向校验模块202发送启用使能信号，读出寄存器30和存储块401的存储数据，并获取第三校验数据。最后将校验模块202复位。其中，根据寄存器30和存储块401的地址信息顺序，依次获取校验数据，直到将寄存器30和存储块401读取完毕。

请参阅图2至图7所示，在本发明一实施例中，根据本发明提供的测试方法，压缩后的校验数据最大位数为例如1+n/2，其中n为寄存器30或存储块401的位数。以例如8位说明，则压缩后的校验数据的最大位数为5。以例如16位说明，则压缩后的校验数据的最大位数为9。以例如32位说明，则压缩后的校验数据的最大位数为17。根据压缩后的校验数据，形成校验信息。而根据步骤S338，本发明得到的校验信息可以压缩至2位，压缩比例极高，能有效节省数据缓存模块203的存储空间，有利于减少测试程序冗余以及电路资源消耗，提升测试的效率。

请参阅图2至图8所示，在本发明一实施例中，获得待测芯片1的校验信息后，根据校验信息和对照表信息是否相同，判断寄存器30和存储器40是否存在硬件缺陷。具体的，本发明所述存储芯片的测试方法包括步骤S40，压缩对照表信息，并对比校验信息和压缩后的对照表信息，当校验信息与对照表信息不同，将待测芯片作为废片处理其中，步骤S40包括步骤S41至步骤S46。

S41、检验模块处理并压缩对照表信息。

S42、根据器件地址信息依次获取寄存器和存储块的校验信息。

S43、判断压缩后的对照表信息和校验信息是否相同。

S44、若校验信息和压缩后的对照表信息不同，将待测芯片作为废片处理。

S45、若校验信息和压缩后的对照表信息相同，判断寄存器和存储块是否已被遍历调取，若寄存器和存储块未被遍历调取，返回步骤S42。

S46、若寄存器和存储块已被遍历调取，将待测芯片入库管理。

请参阅图2、图3和图8所示，在本发明一实施例中，在步骤S41中，通过校验模块202处理并压缩对照表信息。具体的，校验模块202根据步骤S30中的步骤处理并压缩对照表信息。其中，校验信息包括第一校验数据、第二校验数据和第三校验数据。对照表信息包括第一对照数据、第二对照数据和第三对照数据。将第一校验数据和处理压缩后的第一对照数据对比，第二校验数据和处理压缩后第二对照数据对比，第三校验数据和处理压缩后第三对照数据对比。以第一对照数据为00011111为例说明，经校验模块202处理后的第一对照数据为1111，若第一校验数据为1111，则第一校验数据对应的器件正常。根据器件地址信息的顺序依次从缓冲存储单元203中调取第一校验数据，若某一器件的第一校验数据不是1111，则将对应器件的待测芯片1作为废片处理。在本实施例中，若第一预设信息为全1，则第二对照数据和第二校验数据都为10，则对应的器件为正常器件。反之，若第二校验数据不是10，则对应器件为异常器件，并将器件对应的待测芯片1作为废片处理。若第二预设信息为全0，则第三对照数据和第三校验数据都为00，则对应的器件为正常器件，反之则为异常器件。在本发明中，第一预设信息不限于为全1，第二预设信息不限于为全0。对于确定的预设信息，可以在测试单元20中预先存储好经校验模块202处理的对照表信息，以提升校验效率。

请参阅图1至图3以及图9所示，本发明提供了一种存储芯片的测试系统100，存储芯片的测试系统100包括配置模块101、读写预测试模块102、校验模块103和对比模块104。其中，配置模块101用于在待测芯片1内配置测试单元20。读写预测试模块102用于获取待测芯片1的预存储信息，以及写入多种预设信息后的写入存储信息，并将预存储信息和写入存储信息设置为对照表信息。校验模块103用于对待测芯片1写入预设信息，测试单元20根据待测芯片1的器件地址信息，依次读取待测芯片1的存储数据，压缩存储数据，获取校验信息。对比模块104用于压缩对照表信息，并对比校验信息和压缩后的对照表信息，当校验信息与压缩后的对照表信息不同，将待测芯片1作为废片处理。

请参阅图8所示，本发明还提出一种电子设备，所述电子设备包括处理器50和存储设备60，所述存储设备60存储有程序指令，所述处理器50运行程序指令实现上述的存储芯片的测试方法。所述处理器50可以是通用处理器，包括中央处理器（Central ProcessingUnit，简称CPU）、网络处理器（Network Processor，简称NP）等；还可以是数字信号处理器（Digital Signal Processing，简称DSP）、专用集成电路（Application SpecificIntegrated Circuit，简称ASIC）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件；所述存储设备60可能包含随机存取存储器（Random Access Memory，简称RAM），也可能还包括非易失性存储器（Non-Volatile Memory），例如至少一个磁盘存储器。所述存储设备60也可以为随机存取存储器（Random Access Memory，RAM）类型的内部存储器，所述处理器50、存储设备60可以集成为一个或多个独立的电路或硬件，如：专用集成电路（Application SpecificIntegrated Circuit，ASIC）。需要说明的是，上述的存储设备60中的计算机程序可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，电子设备，或者网络设备等）执行本发明各个实施例方法的全部或部分步骤。

请参阅图9所示，本发明还提出一种计算机可读存储介质701，所述计算机可读存储介质701存储有计算机指令70，所述计算机指令70用于使所述计算机执行上述的存储芯片的测试方法。计算机可读存储介质701可以是，电子介质、磁介质、光介质、电磁介质、红外介质或半导体系统或传播介质。计算机可读存储介质701还可以包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器（RAM）、只读存储器（ROM）、硬磁盘和光盘。光盘可以包括光盘-只读存储器（CD-ROM）、光盘-读/写（CD-RW）和DVD。

本发明公开了一种存储芯片的测试方法、系统及存储介质，首先在待测芯片上配置测试单元，再获取待测芯片的预存储信息，以及写入多种预设信息后的写入存储信息，并将预存储信息和写入存储信息设置为对照表信息。在本发明中，对待测芯片写入预设信息，测试单元根据待测芯片的器件地址信息，依次读取待测芯片的存储数据，并压缩存储数据，获取校验信息。再将对照表信息压缩后，与校验信息进行对比，根据对比结果处理待测芯片。

以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种存储芯片的测试方法，其特征在于，至少包括以下步骤：

提供一待测芯片，并在所述待测芯片上配置测试单元；

获取所述待测芯片在写入预设信息和不写入预设信息时的存储信息，并将所述存储信息设置为对照表信息；

向所述待测芯片写入所述预设信息，所述测试单元根据所述待测芯片的器件地址信息，依次读取所述待测芯片的存储数据；

根据所述器件地址信息，依次压缩所述存储数据，获得校验信息；以及

压缩所述对照表信息，并对比所述校验信息和压缩后的所述对照表信息，当所述校验信息与压缩后的所述对照表信息不同时，将所述待测芯片作为废片处理。

2.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，压缩所述存储数据的步骤包括：

判断所述存储数据中，奇数位的数量是否小于偶数位的数量；

若奇数位的数量小于偶数位的数量，处理所述存储数据，形成偶数型校验数据；以及

若奇数位的数量大于等于偶数位的数量，处理所述存储数据，形成奇数型校验数据。

3.根据权利要求2所述的一种存储芯片的测试方法，其特征在于，形成所述偶数型校验数据的步骤包括：

去除所述存储数据中的偶数位；以及

将处理后的所述存储数据中的首位数设置为偶数标记数据。

4.根据权利要求2所述的一种存储芯片的测试方法，其特征在于，形成所述奇数型校验数据的步骤包括：

置反所述存储数据；

去除置反后的所述存储数据中的偶数位；以及

将处理后的所述存储数据中的首位数设置为奇数标记数据。

5.根据权利要求3所述的一种存储芯片的测试方法，其特征在于，获取校验信息的步骤包括：

判断压缩后的所述存储数据是否为单位数；以及

若压缩后所述存储数据为单位数，则在压缩后的所述存储数据的末位增加末位标记数据。

6.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，在对所述待测芯片写入所述预设信息前，读取所述待测芯片的预存储信息，并获取所述预存储信息的第一校验信息。

7.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，对所述待测芯片写入所述预设信息的步骤包括：

对所述待测芯片写入第一预设信息，并获取第二校验信息；以及

将所述第一预设信息置反，获得第二预设信息，并对所述待测芯片写入所述第二预设信息，获取第二校验信息。

8.根据权利要求1所述的一种存储芯片的测试方法，其特征在于，配置所述测试单元的步骤包括：

在所述待测芯片上设置地址偏移模块、校验模块和数据缓存模块；

将所述待测芯片的寄存器和存储器电性连接于所述地址偏移模块，将所述地址偏移模块电性连接于校验模块；以及

将所述数据缓存模块的输入端电性连接于所述校验模块，将所述数据缓存模块的输出端电性连接于所述地址偏移模块。

9.根据权利要求8所述的一种存储芯片的测试方法，其特征在于，读取所述存储数据的步骤包括：

通过所述校验模块，读出所述存储数据，并获取所述寄存器或所述存储器中存储块的器件地址信息；

通过所述校验模块，将所述校验信息和所述器件地址信息存储在所述数据缓存模块中；以及

所述地址偏移模块根据所述器件地址信息的顺序，依次调用所述寄存器和所述存储块，至遍历所述寄存器和所述存储块。

10.一种存储芯片的测试系统，其特征在于，包括：

配置模块，用于在待测芯片上配置测试单元；

读写预测试模块，用于获取所述待测芯片的预存储信息，以及写入多种预设信息后的写入存储信息，并将所述预存储信息和所述写入存储信息设置为对照表信息；

校验模块，用于对所述待测芯片写入所述预设信息，所述测试单元根据所述待测芯片的地址信息，依次读取所述待测芯片的存储数据，压缩所述存储数据，获取校验信息；以及

对比模块，用于压缩所述对照表信息，并对比所述校验信息和压缩后的所述对照表信息，当所述校验信息与压缩后的所述对照表信息不同，将所述待测芯片作为废片处理。

11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令被处理器执行时实现如权利要求1至9任一项所述存储芯片的测试方法。

Images