CN114996189A - 一种电路结构及电子设备 - Google Patents

一种电路结构及电子设备 Download PDF

Info

Publication number
CN114996189A
CN114996189A CN202210586535.6A CN202210586535A CN114996189A CN 114996189 A CN114996189 A CN 114996189A CN 202210586535 A CN202210586535 A CN 202210586535A CN 114996189 A CN114996189 A CN 114996189A
Authority
CN
China
Prior art keywords
data
chip
port
interface
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210586535.6A
Other languages
English (en)
Inventor
姜开永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Information Technology Ltd
Original Assignee
Lenovo Beijing Information Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Information Technology Ltd filed Critical Lenovo Beijing Information Technology Ltd
Priority to CN202210586535.6A priority Critical patent/CN114996189A/zh
Publication of CN114996189A publication Critical patent/CN114996189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请公开了一种电路结构及电子设备,电路结构包括:第一接口,与第一芯片连接,用于获得第一芯片发送的第一数据;第二接口,与第二芯片连接,用于获得第二芯片发送的第二数据;第三接口,与第一端口连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。上述方案可以使多个芯片共用一个端口,在某个芯片具有数据传送需求时,就为其接通共用端口;由于多个芯片可共用一个端口,因此能够节省系统中的端口数量,不仅节省了成本,且降低了系统内部线路布置的复杂度,节省了设备空间。

Description

一种电路结构及电子设备
技术领域
本申请涉及电路技术领域,更具体的说,是涉及一种电路结构及电子设备。
背景技术
在服务器系统中,存在许多芯片需要外连到串口,这些串口可用于在服务器出现故障时,收集日志数据并传回服务器系统。当前,服务器系统中需要外连串口的芯片通常是一个芯片独立连接到一个串口连接器,然而这种方式不仅成本较高,且会占用较多的设备空间。
发明内容
有鉴于此,本申请提供如下技术方案:
一种电路结构,包括:
第一接口,与第一芯片连接,用于获得第一芯片发送的第一数据;
第二接口,与第二芯片连接,用于获得第二芯片发送的第二数据;
第三接口,与第一端口连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。
可选地,所述第一数据和所述第二数据为串口数据,所述第一端口为串口连接器,所述第一接口和所述第二接口为相同类型的接口。
可选地,所述电路结构还包括:
处理装置,用于控制接通所述第一芯片与所述第一端口的第一通信线路,或控制接通所述第二芯片与所述第一端口的第二通信线路。
可选地,所述处理装置还用于:
通过所述第三接口接收所述第一端口发送的第三数据,并基于当前接通的通信线路将所述第三数据发送给所述第一芯片或所述第二芯片。
可选地,还包括;
切换装置,与所述处理装置连接,用于基于获得的操作生成对应的触发信号,所述触发信号用于指示将所述第一数据或所述第二数据传送给所述第一端口。
可选地,所述切换装置发送的触发信号包括不同的类别,所述处理装置包括:
信号识别模块,用于确定接收到的触发信号的信号类别;
线路控制模块,用于控制与所述信号类别对应的通信线路接通。
可选地,所述切换装置为物理按钮,所述触发信号为所述物理按钮被按压触发生成的信号。
可选地,所述物理按钮在不同的按压操作下对应生成的触发信号的类型不同。
可选地,所述切换装置为物理旋钮,所述物理旋钮旋转至第一位置时,生成第一切换信号,所述第一切换信号用于指示控制所述第一通信线路接通;所述物理旋钮旋转至第二位置时,生成第二切换信号,所述第二切换信号用于指示控制所述第二通信线路接通。
一种电子设备,所述电子设备包括一电路结构,所述电路结构包括:
第一接口,与第一芯片连接,用于获得第一芯片发送的第一数据;
第二接口,与第二芯片连接,用于获得第二芯片发送的第二数据;
第三接口,与第一端口连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。
经由上述的技术方案可知,与现有技术相比,本申请实施例公开了一种电路结构及电子设备,电路结构包括:第一接口,与第一芯片连接,用于获得第一芯片发送的第一数据;第二接口,与第二芯片连接,用于获得第二芯片发送的第二数据;第三接口,与第一端口连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。上述方案可以使多个芯片共用一个端口,在某个芯片具有数据传送需求时,就为其接通共用端口;由于多个芯片可共用一个端口,因此能够节省系统中的端口数量,不仅节省了成本,且降低了系统内部线路布置的复杂度,节省了设备空间。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例公开的一种电路结构的结构示意图;
图2为本申请实施例公开的另一种电路结构的结构示意图;
图3为本申请实施例公开的第三种电路结构的示意图;
图4为本申请实施例公开的一种处理装置的结构示意图;
图5为本申请实施例公开的一个实现的连接关系示意图;
图6为本申请实施例公开的一个切换旋钮的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例可以应用于电子设备,本申请对该电子设备的产品形式不做限定,可以包括但并不局限于智能手机、平板电脑、可穿戴设备、个人计算机(personalcomputer,PC)、上网本等,可以依据应用需求选择。
图1为本申请实施例公开的一种电路结构的结构示意图。参见图1所示,所述电路结构可以包括:第一接口10,与第一芯片连接,用于获得第一芯片发送的第一数据;第二接口20,与第二芯片连接,用于获得第二芯片发送的第二数据;第三接口30,与第一端口40连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。
需要说明的是,图1中,为了便于理解,将第一芯片和第二芯片示出,但实际应用中,电路结构可以仅包括能够连接芯片、并从芯片获得数据的接口,而不包括具体的第一芯片和/或第二芯片。
一个实现中,所述第一数据和所述第二数据可以为串口数据,如UART(UniversalAsynchronous Receiver/Transmitter,通用异步收发传输器)信号;相应的,所述第一端口可以是串口连接器,如DB9连接器、2*5连接器、1*4连接器;所述第一接口和所述第二接口可以为相同类型的接口,分别用于接收来自第一芯片和第二芯片的串口数据。所述电路结构则可以基于预设逻辑或开关信号,确定接通哪个芯片与第一端口的连接通路。
其中,第一芯片与第一端口的连接线路接通,或第二芯片与第一端口的连接线路接通的控制切换,也即将第一数据或第二数据传送给所述第一端口的控制切换,可以有多种实现方式。例如,连接第一芯片和第二芯片的两个线路通过一个单刀双掷开关连接到第一端口,单刀双掷开关可以接收控制信号,控制接通其中的某一个线路。再如,第一芯片与第一端口之间,以及第二芯片与第一端口之间均通过三极管连接,通过给三极管不同的输入电压,可以改变三极管的导通状态,实现不同线路的连通。
需要说明的是,所述电路结构可以是单独存在的电路结构,也可以是承载在系统内部某个芯片上的电路结构,或者,所述电路结构可以是系统内部某个芯片上的部分电路结构,只不过是依托于该芯片的部分电路结构实现本申请技术方案。例如,一个实现中,所述电路结构可以是FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)芯片上的部分电路结构,也即本申请方案可以直接基于FPGA芯片来实现;其中的第一接口、第二接口和第三接口均为FPGA芯片上的引脚,如GPIO(General-purpose input/output,通用输入输出)引脚。
一个示例中,第一芯片可以是PCH(Platform Controller Hub,集成南桥),第二芯片可以是BMC(Baseboard Management Controller,基板管理控制器),这两个芯片均有连接串口连接器的需求,可以通过承载有本申请实施例记载的电路结构的FPGA来控制与串口连接器DB9的连接;当PCH具有连接DB9的需求时,FPGA控制将PCH发出的串口数据传送给DB9;当BMC具有连接DB9的需求时,FPGA控制将BMC发出的串口数据传送给DB9。
上述方案可以使多个芯片共用一个端口,在某个芯片具有数据传送需求时,就为其接通共用端口;由于多个芯片可共用一个端口,因此能够节省系统中的端口数量,不仅节省了成本,且降低了系统内部线路布置的复杂度,节省了设备空间。
另一个实现中,电路结构除了前述内容中记载的各结构外,还可以包括处理装置,所述处理装置50,如图2所示。其中,所述处理装置可以用于接通所述第一芯片与所述第一端口的第一通信线路,或控制接通所述第二芯片与所述第一端口的第二通信线路。
此外,由于串口数据可以是双向的,因此,所述处理装置还可以用于:通过所述第三接口接收所述第一端口发送的第三数据,并基于当前接通的通信线路将所述第三数据发送给所述第一芯片或所述第二芯片。
所述处理装置可以基于自身检测到的信号生成对应的控制信号,并控制接通所述第一芯片与所述第一端口的第一通信线路,或控制接通所述第二芯片与所述第一端口的第二通信线路。或者,所述处理装置可以基于接收到的某数据(可以是触发信号,可以是通信数据、通信指令等)来控制接通所述第一芯片与所述第一端口的第一通信线路,或控制接通所述第二芯片与所述第一端口的第二通信线路。
例如,处理装置检测到第一接口或第二接口的电平值发生变化,确认第一接口或第二接口存在数据输入,则可以对应的控制接通对应接口到第一端口的通路。再如,处理装置接收到用于切换连通线路的触发信号,每次接收到该触发信号时,都会控制进行连通线路的切换。再如,处理装置接收到一个通信指令,该通信指令对应的工作内容仅能够由特定的芯片完成,则处理装置可以基于该通信指令,控制对应的芯片的线路连通;具体的一个实现中,如处理装置从第一端口接收到一个命令,该命令指示的工作仅能够由PCH完成,则处理装置可以控制连通PCH与第一端口的线路,并将该命令发送给PCH。
图3为本申请实施例公开的第三种电路结构的示意图。参见图3所示,电路结构还可以包括:切换装置60,所述切换装置与所述处理装置连接,用于基于获得的操作生成对应的触发信号,所述触发信号用于指示将所述第一数据或所述第二数据传送给所述第一端口。
一个实现中,所述切换装置发送的触发信号包括不同的类别,则所述处理装置的结构示意图可参见图4。如图4所示,处理装置50可以包括:
信号识别模块501,用于确定接收到的触发信号的信号类别。
线路控制模块502,用于控制与所述信号类别对应的通信线路接通。
不同的信号类别可以对应不同的连接通路,如当信号为第一类型时,控制接通第一芯片与第一端口的连接通路;当信号为第二类型时,控制接通第二芯片与第一端口的连接通路。
一个具体的实现中,所述切换装置为物理按钮,所述触发信号为所述物理按钮被按压触发生成的信号。所述物理按钮在不同的按压操作下对应生成的触发信号的类型不同。
例如,在单次按压切换按钮时,生成第一类型的触发信号,第一类型的触发信号用于指示处理装置控制连通第一芯片到第一端口的线路连通;在快速连续两次按压切换按钮时,生成第二类型的触发信号,第二类型的触发信号用于指示处理装置控制连通第二芯片到第一端口的线路连通。
图5为本申请实施例公开的一个实现的连接关系示意图,其中第一芯片为PCH,第二芯片为BMC,电路结构承载在FPGA芯片中或属于FPGA芯片中的部分电路结构,第一端口为串口连接器,切换装置为UID(UID是unit identification light的缩写。一般在服务器上机柜时,比较有用,主要是用来定位机柜上的服务器)按键。结合图5所示,实现内容可以包括:
1、PCH和BMC的两组串口信号UART1和UART2硬件信号接到板卡的FPGA,同时FPGA对外输出一组串口UART信号硬件连接到串口连接器;
2、UID按键常规设计硬件信号已经接到板卡的FPGA,该UID按键进行功能复用;
3、FPGA默认将PCH的UART1透传到串口header,即用户接串口时,收集的log信息是PCH的;
4、此时用户若希望收集BMC的串口信息,用户通过按UID按键进行串口切换(例如1S内UID按照按下2次,FPGA侦测到切换指令后,输出的UART信号从UART1切换到UART2,下一次侦测到1S内UID按照按下2次时,再将输出的UART信号从UART2切换到UART1,如此反复。
第一端口,也即图5中所述串口连接器,可以向FPGA发送一些命令,如登录用户名命令、调试命令等,控制相应工作的顺利开展。
上述示例中,UID按键是系统中原有的按键,不同的触发方式对应触发不同的功能。例如,在单次按下UID按键时,系统执行的是UID按键原有默认的功能;而当连续两次按压UID按键时,系统控制进行串口数据连接线路的切换。当然,为了方便控制,也可以在系统上设置新的、仅用于控制串口数据线路连接状态的切换按钮,这样不仅简化了切换不同串口数据线路的操作,而且也能降低误触发概率。
当共用第一端口的芯片数量为3个甚至更多时,相应的切换方式可以是:每触发一次切换装置,就切换一次串口数据线路,其中多个串口数据线路有预设的或默认的顺序,每次切换串口数据线路基于预设的或默认的顺序进行切换。如当存在3个串口数据线路时,默认的是第一个串口数据线路接通,当接收到切换装置的触发信号后,切换至第二个串口数据线路接通,再次接收到触发信号后,切换至第三个数据线路接通,再次接收到触发信号后,切换至第一个串口数据线路接通……
另一个实现中,所述切换装置为物理旋钮,所述物理旋钮旋转至第一位置时,生成第一切换信号,所述第一切换信号用于指示控制所述第一通信线路接通;所述物理旋钮旋转至第二位置时,生成第二切换信号,所述第二切换信号用于指示控制所述第二通信线路接通。其中的第一通信线路和第二通信线路均为串口数据线路。
图6为本申请实施例公开的一个切换旋钮的示意图。结合图6所示,当旋钮旋转至不同角度时,对应芯片的串口数据线路接通。当然,实际应用中,可基于实际情况在旋钮上设置更多的或更少的芯片节点供用户选择使用。在对应芯片节点处,可以增加一个机械结构,使得用户在控制切换旋钮旋转至芯片节点时,存在区别于其他不对应芯片节点处的震动感,以提示用户;或者用户旋转至芯片节点时,可以发出一个提示声音;再或者用户旋转至芯片节点时,对应该芯片节点的指示灯可以点亮。
本申请还公开了一种电子设备,所述电子设备包括一电路结构,所述电路结构可以包括:
第一接口,与第一芯片连接,用于获得第一芯片发送的第一数据;
第二接口,与第二芯片连接,用于获得第二芯片发送的第二数据;
第三接口,与第一端口连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。
上述内容中,包含处理装置的实现中,可以将处理装置的处理过程表述为一系列的动作组合,如处理过程可以包括:处理装置获得触发信号;基于获得的触发信号确定对应的控制指令;基于确定的控制指令控制第一通信线路接通。但是本领域技术人员应该知悉,依据本申请,某些处理步骤可以采用其他顺序或者同时进行。
相应的,处理装置的处理过程也可以采用多种形式的装置实现。如,处理装置可以包括:信号获得模块,用于获得触发信号;指令确定模块,用于基于获得的触发信号确定对应的控制指令;线路控制模块,用于基于确定的控制指令控制第一通信线路接通。
上述实施例中的所述的处理装置可以包括处理器和存储器,上述实施例中的信号获得模块、指令确定模块、信号识别模块、线路控制模块等均可以作为程序模块存储在存储器中,由处理器执行存储在所述存储器中的上述程序模块来实现相应的功能。
处理器中包含内核,由内核去存储器中调取相应的程序模块。内核可以设置一个或多个,通过调整内核参数来实现回访数据的处理。
存储器可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM),存储器包括至少一个存储芯片。
在示例性实施例中,还提供了一种计算机可读存储介质,可直接加载到计算机的内部存储器,其中含有软件代码,该计算机程序经由计算机载入并执行后能够实现上述处理方法任一实施例所示步骤。
在示例性实施例中,还提供一种计算机程序产品,可直接加载到计算机的内部存储器,其中含有软件代码,该计算机程序经由计算机载入并执行后能够实现上述所述的处理方法任一实施例所示步骤。
进一步,本申请实施例提供了一种电子设备。电子设备包括至少一个处理器、以及与处理器连接的至少一个存储器、总线;其中,处理器、存储器通过总线完成相互间的通信;处理器用于调用存储器中的程序指令,以执行上述的处理方法。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种电路结构,包括:
第一接口,与第一芯片连接,用于获得第一芯片发送的第一数据;
第二接口,与第二芯片连接,用于获得第二芯片发送的第二数据;
第三接口,与第一端口连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。
2.根据权利要求1所述的电路结构,所述第一数据和所述第二数据为串口数据,所述第一端口为串口连接器,所述第一接口和所述第二接口为相同类型的接口。
3.根据权利要求1所述的电路结构,所述电路结构还包括:
处理装置,用于控制接通所述第一芯片与所述第一端口的第一通信线路,或控制接通所述第二芯片与所述第一端口的第二通信线路。
4.根据权利要求3所述的电路结构,所述处理装置还用于:
通过所述第三接口接收所述第一端口发送的第三数据,并基于当前接通的通信线路将所述第三数据发送给所述第一芯片或所述第二芯片。
5.根据权利要求3所述的电路结构,还包括;
切换装置,与所述处理装置连接,用于基于获得的操作生成对应的触发信号,所述触发信号用于指示将所述第一数据或所述第二数据传送给所述第一端口。
6.根据权利要求5所述的电路结构,所述切换装置发送的触发信号包括不同的类别,所述处理装置包括:
信号识别模块,用于确定接收到的触发信号的信号类别;
线路控制模块,用于控制与所述信号类别对应的通信线路接通。
7.根据权利要求5所述的电路结构,所述切换装置为物理按钮,所述触发信号为所述物理按钮被按压触发生成的信号。
8.根据权利要求7所述的电路结构,所述物理按钮在不同的按压操作下对应生成的触发信号的类型不同。
9.根据权利要求5所述的电路结构,所述切换装置为物理旋钮,所述物理旋钮旋转至第一位置时,生成第一切换信号,所述第一切换信号用于指示控制所述第一通信线路接通;所述物理旋钮旋转至第二位置时,生成第二切换信号,所述第二切换信号用于指示控制所述第二通信线路接通。
10.一种电子设备,所述电子设备包括一电路结构,所述电路结构包括:
第一接口,与第一芯片连接,用于获得第一芯片发送的第一数据;
第二接口,与第二芯片连接,用于获得第二芯片发送的第二数据;
第三接口,与第一端口连接,用于将所述第一数据或所述第二数据传送给所述第一端口,在同一时间,所述第一数据和所述第二数据仅有一路数据传送给所述第一端口。
CN202210586535.6A 2022-05-27 2022-05-27 一种电路结构及电子设备 Pending CN114996189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210586535.6A CN114996189A (zh) 2022-05-27 2022-05-27 一种电路结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210586535.6A CN114996189A (zh) 2022-05-27 2022-05-27 一种电路结构及电子设备

Publications (1)

Publication Number Publication Date
CN114996189A true CN114996189A (zh) 2022-09-02

Family

ID=83028915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210586535.6A Pending CN114996189A (zh) 2022-05-27 2022-05-27 一种电路结构及电子设备

Country Status (1)

Country Link
CN (1) CN114996189A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201072550Y (zh) * 2007-09-03 2008-06-11 青岛海信电器股份有限公司 适用于多路数据传输接口的选择电路
CN102945219A (zh) * 2012-11-30 2013-02-27 武汉能创技术有限公司 一种微处理器端口复联方法及装置
US20160124881A1 (en) * 2014-11-05 2016-05-05 Stmicoelectronics Asia Pacific Pte Ltd Chip synchronization by a master-slave circuit
CN108701106A (zh) * 2016-12-16 2018-10-23 华为技术有限公司 一种数据传输方法及设备
CN109062099A (zh) * 2018-08-06 2018-12-21 珠海格力电器股份有限公司 Dsp芯片选择电路及相关设备
CN110083560A (zh) * 2019-04-03 2019-08-02 杭州迪普科技股份有限公司 一种多jtag接口切换芯片、方法及单板调试系统
CN112073816A (zh) * 2019-06-10 2020-12-11 海信视像科技股份有限公司 双系统usb升级方法、装置及显示设备
CN112100117A (zh) * 2019-06-18 2020-12-18 北京小米移动软件有限公司 电源复用电路、数据信号的切换方法及装置、电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201072550Y (zh) * 2007-09-03 2008-06-11 青岛海信电器股份有限公司 适用于多路数据传输接口的选择电路
CN102945219A (zh) * 2012-11-30 2013-02-27 武汉能创技术有限公司 一种微处理器端口复联方法及装置
US20160124881A1 (en) * 2014-11-05 2016-05-05 Stmicoelectronics Asia Pacific Pte Ltd Chip synchronization by a master-slave circuit
CN108701106A (zh) * 2016-12-16 2018-10-23 华为技术有限公司 一种数据传输方法及设备
CN109062099A (zh) * 2018-08-06 2018-12-21 珠海格力电器股份有限公司 Dsp芯片选择电路及相关设备
CN110083560A (zh) * 2019-04-03 2019-08-02 杭州迪普科技股份有限公司 一种多jtag接口切换芯片、方法及单板调试系统
CN112073816A (zh) * 2019-06-10 2020-12-11 海信视像科技股份有限公司 双系统usb升级方法、装置及显示设备
CN112100117A (zh) * 2019-06-18 2020-12-18 北京小米移动软件有限公司 电源复用电路、数据信号的切换方法及装置、电子设备

Similar Documents

Publication Publication Date Title
US8386764B2 (en) BIOS architecture
CN112100016A (zh) 一种系统异常场景下的soc诊断方法及系统
US7631129B2 (en) Computer monitoring system and monitoring method
CN117093465B (zh) 服务器日志收集方法、装置、通信设备及存储介质
US20080071934A1 (en) Smart Interconnect For Modular Multi-Component Embedded Devices
CN114996189A (zh) 一种电路结构及电子设备
CN112231251A (zh) 板卡槽位识别方法、装置、通信设备及可读存储介质
CN111758088A (zh) 芯片下载固件的方法和芯片
US8700826B2 (en) Controller, computer system and control method thereof
CN107155359A (zh) 复用外围接口的方法、用户设备和外接设备
CN113760800A (zh) 基于bmc的串口路径选择方法、系统、终端及存储介质
CN111414327B (zh) 网络设备
CN109521863B (zh) 芯片及芯片上电启动方法
AU2021204623A1 (en) Game state detection and configuration updating method and apparatus, device and storage medium
KR100388961B1 (ko) 정보처리시스템의 플래쉬 롬의 데이터 복구 제어장치
CN110908701B (zh) 固件版本切换方法、装置、存储介质及电子设备
CN112732486B (zh) 一种冗余固件切换方法、装置、设备及存储介质
US9977757B2 (en) Prevented inter-integrated circuit address conflict service system and method thereof
CN109918270B (zh) 多服务器系统、侦错方法、系统及电子设备和存储介质
CN110779159B (zh) 设备检测方法、装置、器、系统、操控设备和空调
CN113407470B (zh) 少针脚型接口和通用异步收发器接口复用方法、装置、设备
CN112015689B (zh) 串口输出路径切换方法、系统及装置和交换机
CN114265729B (zh) 压力测试方法、装置、存储介质及电子设备
CN219642230U (zh) 启动装置和电子设备
CN113126541B (zh) 微控制电路及印刷电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination