CN114975549A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN114975549A
CN114975549A CN202210573002.4A CN202210573002A CN114975549A CN 114975549 A CN114975549 A CN 114975549A CN 202210573002 A CN202210573002 A CN 202210573002A CN 114975549 A CN114975549 A CN 114975549A
Authority
CN
China
Prior art keywords
display panel
transistor
gate
conductive layer
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210573002.4A
Other languages
English (en)
Inventor
胡亮
刘斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202210573002.4A priority Critical patent/CN114975549A/zh
Publication of CN114975549A publication Critical patent/CN114975549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示面板及显示装置，其中，所述显示面板包括：第一导电层，包括多条栅极线，多条所述栅极线在所述显示区内沿纵向排列并沿横向延伸；第二导电层，位于所述第一导电层上，包括：同层设置的多条数据线和多条栅极走线，多条所述数据线和多条所述栅极走线在所述显示区内沿所述纵向延伸沿所述横向排列；多条所述栅极走线通过多个转接孔电性连接于多条所述栅极线；以及数据覆晶薄膜和栅极覆晶薄膜，位于所述非显示区内，并分别电性连接于多条所述数据线和多条所述栅极走线；其中，至少一所述数据线上方设置有屏蔽走线，且所述屏蔽走线与所述数据线至少部分重叠。本发明中通过设置屏蔽走线，可有效改善显示面板上的斜纹Mura。

Description

显示面板及显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种显示面板及显示装置。
背景技术
随着显示行业的发展，对面板的尺寸要求越来越高，如图1所示，对于AMLED或AMOLED面板而言，三窄一宽的面板设计，是解决大尺寸拼接的有效方案，在此方案中，由于数据覆晶薄膜和栅极覆晶薄膜位于同侧，必然会使得栅极走线在显示区内由纵向转为横向，从而不可避免的在设计上存在规则的转接孔，而当显示面板正常点亮时，如图2所示，由于数据线与栅极走线之间存在较大的侧向电容，栅极走线信号的跳变会耦合紧邻的数据线信号，导致数据线电压异常，易出现斜纹Mura。
对此斜纹Mura，常规的改善方法有：(1)加大栅极走线与数据线之间的间距，但此方案易受到排布空间的限制；(2)减小栅极走线电压的跳变幅值，或者对栅极走线信号进行削角来减小通过侧向电容对数据线信号的耦合，其中，降低栅极走线电压会造成TFT器件开关状态不佳，导致充电不足，从而降低面板亮度，而削角动作会对面板的IC功能提出更高的要求且效果欠佳。
因此，现有的斜纹Mura的改善方法均存在对应的问题，无法在避免其他显示问题的前提下，提升所述显示面板的显示效果。
发明内容
本发明实施例提供一种显示面板及显示装置，以改善因数据线与栅极走线之间存在的侧向电容，导致栅极走线的电压在跳动过程中，易引起数据线电压异常，从而出现斜纹Mura的问题。
本发明提供一种显示面板，所述显示面板包括显示区和位于所述显示区至少一侧的非显示区，所述显示面板包括：
第一导电层，包括多条栅极线，多条所述栅极线在所述显示区内沿纵向排列并沿横向延伸；
第二导电层，位于所述第一导电层上，包括：同层设置的多条数据线和多条栅极走线，多条所述数据线和多条所述栅极走线在所述显示区内沿所述纵向延伸沿所述横向排列；多条所述栅极走线通过多个转接孔电性连接于多条所述栅极线；以及数据覆晶薄膜和栅极覆晶薄膜，位于所述非显示区内，并分别电性连接于多条所述数据线和多条所述栅极走线；
其中，至少一所述数据线上方设置有屏蔽走线，且所述屏蔽走线与所述数据线至少部分重叠。
在本发明的一些实施例中，所述第二导电层上设置有第一钝化层，所述屏蔽走线设置于所述第一钝化层上。
在本发明的一些实施例中，所述屏蔽走线的宽度大于所述数据线的宽度。
在本发明的一些实施例中，还包括有位于所述第一导电层之下的衬底基板，所述数据线在所述衬底基板上的正投影位于所述屏蔽走线在所述衬底基板上的正投影的边界内。
在本发明的一些实施例中，所述栅极走线在所述衬底基板上的正投影位于所述屏蔽走线在所述衬底基板上的正投影的边界外。
在本发明的一些实施例中，还包括有衬底基板和层间绝缘层，所述第一导电层位于所述衬底基板上，所述层间绝缘层位于所述第一导电层和所述第二导电层之间，所述第一导电层还包括多个晶体管的多个栅极，所述第二导电层包括有多个所述晶体管的多个源极和多个漏极，多个晶体管包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管与发光元件串联在第一电源线和第二电源线之间，所述第二晶体管串联在对应的所述数据线和所述第一晶体管的所述栅极之间，所述第二晶体管的所述栅极电性连接于对应的所述栅极线，所述第三晶体管串联在所述第一晶体管的与所述发光元件电性连接的所述源极和所述参考电源线之间，所述第三晶体管的所述栅极用于加载感测控制信号，所述第一晶体管的所述栅极和所述源极之间还电性连接有电容。
在本发明的一些实施例中，所述屏蔽走线上方设置有第二钝化层，所述第二钝化层上方设置有具有多个遮光部的遮光层，每一所述发光元件位于相邻的所述遮光部之间。
在本发明的一些实施例中，所述屏蔽走线位于所述显示区内，所述屏蔽走线包括氧化铟锡材料。
在本发明的一些实施例中，还包括有像素电极，所述像素电极通过薄膜晶体管电性连接于对应的所述数据线，所述像素电极与所述屏蔽走线同层设置。
本发明还包括有一种显示装置，包括任一上述的显示面板。
在本发明实施例提供的显示面板及显示装置中，显示面板通过在数据线上方设置有屏蔽走线，通过在所述数据线与所述屏蔽走线之间形成新的电容，可以有效地增加所述数据线在像素内的总电容量Ctotal，使得所述数据线受所述栅极走线信号的跳变耦合的变化量减小，从而减弱所述显示面板出现的斜纹Mura的问题，提升所述显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的现有技术中显示面板的三窄一宽的设计结构示意图；
图2是本发明提供的现有的3T1C电路中栅极走线与数据线耦合的电路结构示意图；
图3是本发明实施例提供的显示面板的俯视结构示意图；
图4是本发明实施例提供的显示面板的截面结构示意图；
图5是本发明实施例提供的显示面板的另一截面结构示意图；
图6是本发明实施例提供的显示面板所对应的3T1C电路的结构示意图；
图7是本发明实施例提供的显示面板的另一截面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
具体地，请参考图3和图4，所述显示面板包括显示区10和位于所述显示区10至少一侧的非显示区20，所述显示面板包括：第一导电层100，包括多条栅极线110，多条所述栅极线110在所述显示区10内沿纵向排列并沿横向延伸；第二导电层200，位于所述第一导电层100上，包括：同层设置的多条数据线210和多条栅极走线220，多条所述数据线210和多条所述栅极走线220在所述显示区10内沿所述纵向延伸沿所述横向排列；多条所述栅极走线220通过多个转接孔电性连接于多条所述栅极线110；以及数据覆晶薄膜和栅极覆晶薄膜，位于所述非显示区10内，并分别电性连接于多条所述数据线210和多条所述栅极走线220；其中，至少一所述数据线210上方设置有屏蔽走线230，且所述屏蔽走线230与所述数据线210至少部分重叠。
如图3所示，在所述显示面板内，具有多条横向排列的所述数据线210和所述栅极走线220，以及多条纵向排列的所述栅极线110，本实施例中，由于所述数据覆晶薄膜(D-COF)和所述栅极覆晶薄膜(G-COF)位于所述显示面板的同侧，从而导致在所述显示面板上沿纵向排列并沿横向延伸的多条所述栅极线110无法直接与所述栅极覆晶薄膜连接，因此，在本实施例中，通过设置多个转接孔将多条所述栅极线110电性连接于多条所述栅极走线220，所述栅极走线220与所述数据线210位于同层，且多条所述栅极走线220与所述数据线210交替设置，进而可通过多条所述栅极走线220与位于所述显示面板一侧的所述栅极覆晶薄膜电性连接。
可理解的是，在本实施例中，位于所述显示面板同侧的所述数据覆晶薄膜和所述栅极覆晶薄膜的数量并不限于图3中所示，在实际应用过程中，所述数据覆晶薄膜和所述栅极覆晶薄膜的数量与实际需求相对应。
进一步地，由于在所述显示面板上分布有多条所述栅极走线220，所述栅极走线220与相邻的所述数据线210位于同层，导致了所述数据线210与所述栅极走线220之间存在有侧向电容，根据本发明背景技术部分所述的内容，侧向电容的存在会影响所述数据线210的电压，进而导致所述显示面板易出现斜纹Mura的问题。
为了解决显示面板中出现的斜纹Mura，本实施例中，在所述数据线210上方设置有所述屏蔽走线230，所述屏蔽走线230与所述数据线210至少部分重叠，所述数据线210与所述屏蔽走线230之间会形成新的电容，而所述数据线210受所述栅极走线220信号的跳变耦合的变化量为ΔV*C/Ctotal，其中，ΔV为所述栅极走线220的电压的变化量，C为所述数据线210与所述栅极走线220所形成的侧向电容的电容量，Ctotal为所述数据线210在像素内的总电容量，通过在所述数据线210与所述屏蔽走线230之间形成新的电容，可以有效地增加Ctotal，使得所述数据线210受所述栅极走线220信号的跳变耦合的变化量减小，从而减弱所述显示面板出现的斜纹Mura的问题，进而提升所述显示面板的显示效果。
需注意的是，在本实施例中，如图3所示，所述显示面板的一侧设置有两所述栅极覆晶薄膜，所述栅极覆晶薄膜分设于所述数据覆晶薄膜两侧，由于有两所述栅极覆晶薄膜，单条所述栅极线110通过转接孔对应转接有两条所述栅极走线220，可理解的是，单条所述栅极线110对应转接两条所述栅极走线220，两条所述栅极走线220转接于所述栅极线110的不同位置，有利于所述栅极覆晶薄膜的信号在所述栅极线110上的传递。
更进一步地，根据相关的仿真试验，结果显示本实施例所采用的方案可使所述Ctotal增加至原来的2倍及以上，因此，所述数据线210受所述栅极走线220信号的跳变耦合的变化量可由未改善前的10％，达到改善后的2.6％，使得所述数据线210受所述栅极走线220信号的跳变耦合的变化量明显降低，进而所述显示面板的斜纹Mura的问题得以明显改善。
可选地，所述第二导电层200上设置有第一钝化层300，所述屏蔽走线230设置于所述第一钝化层300上。
在本实施例中，在所述第二导电层200上设置所述第一钝化层300能够有效地对所述第二导电层200进行保护，从而防止所述第二导电层200的材料受到空气中的水或氧气的侵蚀。
可选地，所述屏蔽走线230的宽度大于所述数据线210的宽度。
在本实施例中，根据电容公式C＝εS/d，其中，ε为极板间介质的介电常数，S为电容极板的正对面积，d为电容极板的距离，因此，所述屏蔽走线230与所述数据线210的正对面积越大，则所形成的电容的电容量越大，通过将所述屏蔽走线230的宽度设置为大于所述数据线210的宽度，在所述数据线210的宽度不变的条件下，可使所形成的电容具有较大的电容量。
可选地，如图4所示，还包括有位于所述第一导电层100之下的衬底基板400，所述数据线210在所述衬底基板400上的正投影位于所述屏蔽走线230在所述衬底基板400上的正投影的边界内。
可理解的是，当所述数据线210在所述衬底基板400上的正投影位于所述屏蔽走线230在所述衬底基板400上的正投影的边界内，则所述数据线210与所述屏蔽走线230形成的电容的电容基板的正对面积的即为所述数据线210的面积，因此，所述数据线210在像素内的总电容量Ctotal得到有效的增加。
进一步地，所述栅极走线220在所述衬底基板400上的正投影位于所述屏蔽走线230在所述衬底基板400上的正投影的边界外。
在本实施例中，所述屏蔽走线230仅用于与所述数据线210形成新的电容，因此，所述屏蔽走线230与所述栅极走线220之间并无相关联的位置关系，通过将所述栅极走线220在所述衬底基板400上的正投影设置为位于所述屏蔽走线230在所述衬底基板400上的正投影的边界外，以避免产生新的显示问题。
进一步地，如图5所示，所述显示面板还包括有层间绝缘层500，所述层间绝缘层500位于所述第一导电层100和所述第二导电层200之间，所述第一导电层100还包括多个晶体管的多个栅极，所述第二导电层200包括有多个所述晶体管的多个源极和多个漏极，如图6所示，图6为本发明实施例提供的显示面板所对应的3T1C电路的结构示意图，多个晶体管包括第一晶体管(T1)、第二晶体管(T2)和第三晶体管(T3)，所述第一晶体管与发光元件串联在第一电源线(VDD)和第二电源线(VSS)之间，所述第二晶体管串联在对应的所述数据线(Data)和所述第一晶体管的所述栅极之间，所述第二晶体管的所述栅极电性连接于对应的所述栅极线(Scan)，所述第三晶体管串联在所述第一晶体管的与所述发光元件(LED)电性连接的所述源极和所述参考电源线(Vref)之间，所述第三晶体管的所述栅极用于加载感测控制信号(Sensegate)，所述第一晶体管的所述栅极和所述源极之间还电性连接有电容(C1)。
可选地，如图7所示，所述屏蔽走线230上方设置有第二钝化层600，所述第二钝化层600上方设置有具有多个遮光部710的遮光层700，每一所述发光元件位于相邻的所述遮光部710之间。
在本实施例中，所述第二钝化层600能够对所述屏蔽走线230进行保护，避免所述屏蔽走线230受到空气中的水份以及氧气的侵蚀，此外，在所述第二钝化层600的上方设置所述遮光层700，所述遮光层700具有多个所述遮光部710，所述发光元件位于相邻的所述遮光部710之间，所述遮光部710能够避免相邻的所述发光元件所发出的光互相进行干扰，从而提升所述显示面板的显示效果。
可选地，所述屏蔽走线230位于所述显示区10内，所述屏蔽走线230包括氧化铟锡材料。
可理解的，氧化铟锡材料作为显示面板的金属层的常用材料，通过采用氧化铟锡材料用于所述屏蔽走线230，有利于所述显示面板的制备。
进一步地，还包括有像素电极，所述像素电极通过薄膜晶体管电性连接于对应的所述数据线210，所述像素电极与所述屏蔽走线230同层设置。
本实施例中，考虑在LCD中应用时，LCD的结构除了与所述栅极线110相连的栅极，与所述数据线210相连的漏极，还包括有所述像素电极，所述像素电极与薄膜晶体管的源极相连，通常在制备所述像素电极层时，需要将除像素电极层之外的其他部位的金属刻蚀掉，本实施例中，通过将所述像素电极与所述屏蔽走线230同层设置，一方面，使得原本被刻蚀掉的多余的金属材料得以充分利用，被用于制备所述屏蔽走线230，从而改善显示面板的斜纹Mura，提升显示面板的显示效果，另一方面，在制备过程中，一次完成所述像素电极与所述屏蔽走线230的制备，节省了工序，不需要额外的制作掩膜版，有利于降低制备成本。
本发明还包括有一种显示装置，所述显示装置包括任一上述的显示面板。
可以理解地，所述显示装置包括可移动显示装置(如笔记本电脑、手机等)、固定终端(如台式电脑、电视等)、测量装置(如运动手环、测温仪等)等。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种显示面板，所述显示面板包括显示区和位于所述显示区至少一侧的非显示区，其特征在于，所述显示面板包括：
第一导电层，包括多条栅极线，多条所述栅极线在所述显示区内沿纵向排列并沿横向延伸；
第二导电层，位于所述第一导电层上，包括：同层设置的多条数据线和多条栅极走线，多条所述数据线和多条所述栅极走线在所述显示区内沿所述纵向延伸沿所述横向排列；多条所述栅极走线通过多个转接孔电性连接于多条所述栅极线；以及数据覆晶薄膜和栅极覆晶薄膜，位于所述非显示区内，并分别电性连接于多条所述数据线和多条所述栅极走线；
其中，至少一所述数据线上方设置有屏蔽走线，且所述屏蔽走线与所述数据线至少部分重叠。
2.根据权利要求1所述的显示面板，其特征在于，所述第二导电层上设置有第一钝化层，所述屏蔽走线设置于所述第一钝化层上。
3.根据权利要求2所述的显示面板，其特征在于，所述屏蔽走线的宽度大于所述数据线的宽度。
4.根据权利要求3所述的显示面板，其特征在于，还包括有位于所述第一导电层之下的衬底基板，所述数据线在所述衬底基板上的正投影位于所述屏蔽走线在所述衬底基板上的正投影的边界内。
5.根据权利要求4所述的显示面板，其特征在于，所述栅极走线在所述衬底基板上的正投影位于所述屏蔽走线在所述衬底基板上的正投影的边界外。
6.根据权利要求5所述的显示面板，其特征在于，还包括有层间绝缘层，所述层间绝缘层位于所述第一导电层和所述第二导电层之间，所述第一导电层还包括多个晶体管的多个栅极，所述第二导电层包括有多个所述晶体管的多个源极和多个漏极，多个晶体管包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管与发光元件串联在第一电源线和第二电源线之间，所述第二晶体管串联在对应的所述数据线和所述第一晶体管的所述栅极之间，所述第二晶体管的所述栅极电性连接于对应的所述栅极线，所述第三晶体管串联在所述第一晶体管的与所述发光元件电性连接的所述源极和所述参考电源线之间，所述第三晶体管的所述栅极用于加载感测控制信号，所述第一晶体管的所述栅极和所述源极之间还电性连接有电容。
7.根据权利要求6所述的显示面板，其特征在于，所述屏蔽走线上方设置有第二钝化层，所述第二钝化层上方设置有具有多个遮光部的遮光层，每一所述发光元件位于相邻的所述遮光部之间。
8.根据权利要求1所述的显示面板，其特征在于，所述屏蔽走线位于所述显示区内，所述屏蔽走线包括氧化铟锡材料。
9.根据权利要求8所述的显示面板，其特征在于，还包括有像素电极，所述像素电极通过薄膜晶体管电性连接于对应的所述数据线，所述像素电极与所述屏蔽走线同层设置。
10.一种显示装置，其特征在于，包括如权利要求1～9任一所述的显示面板。
CN202210573002.4A 2022-05-24 2022-05-24 显示面板及显示装置 Pending CN114975549A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210573002.4A CN114975549A (zh) 2022-05-24 2022-05-24 显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210573002.4A CN114975549A (zh) 2022-05-24 2022-05-24 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN114975549A true CN114975549A (zh) 2022-08-30

Family

ID=82955730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210573002.4A Pending CN114975549A (zh) 2022-05-24 2022-05-24 显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114975549A (zh)

Similar Documents

Publication Publication Date Title
CN106950772B (zh) 阵列基板、显示面板和显示装置
WO2021190163A1 (zh) 显示面板及显示装置
KR102579383B1 (ko) 비대칭 블랙 매트릭스 패턴을 갖는 터치 인식 가능 표시 패널
CN113629039B (zh) 柔性显示面板及显示装置
US11842019B2 (en) Touch substrate and display panel
CN112466209A (zh) 显示面板和显示装置
WO2022078016A1 (zh) 模组结构、触控模组、显示模组及显示装置
US20220376003A1 (en) Display panel and display apparatus
CN116047820B (zh) 阵列基板、显示面板及显示装置
US11663944B2 (en) Display device
KR20200009746A (ko) 터치 디스플레이 패널, 터치 디스플레이 장치 및 그 구동 방법
US12041814B2 (en) Display substrate and display device
KR20210058528A (ko) 디스플레이 장치
US20230367160A1 (en) Display panel and preparing method thereof
US20240072223A1 (en) Display panel and electronic device
CN109148485B (zh) 阵列基板及其制作方法和显示装置
US11177295B2 (en) Array substrate, manufacturing method thereof and display device
CN115064108A (zh) 显示面板及显示装置
CN113380144A (zh) 一种显示面板及显示装置
US20230186843A1 (en) Display panel and display device
KR20210050252A (ko) 터치 디스플레이 장치
CN114975549A (zh) 显示面板及显示装置
CN114973993B (zh) 显示面板及显示装置
CN111338136B (zh) 一种阵列基板及显示装置
CN218825077U (zh) 像素结构及电子纸屏幕

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination