CN114975314A - 一种氮化镓功率芯片散热结构 - Google Patents

一种氮化镓功率芯片散热结构 Download PDF

Info

Publication number
CN114975314A
CN114975314A CN202210781961.5A CN202210781961A CN114975314A CN 114975314 A CN114975314 A CN 114975314A CN 202210781961 A CN202210781961 A CN 202210781961A CN 114975314 A CN114975314 A CN 114975314A
Authority
CN
China
Prior art keywords
gallium nitride
copper layer
copper
sintered
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210781961.5A
Other languages
English (en)
Other versions
CN114975314B (zh
Inventor
庄伟东
李鑫杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING SILVERMICRO ELECTRONICS Ltd
Original Assignee
NANJING SILVERMICRO ELECTRONICS Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING SILVERMICRO ELECTRONICS Ltd filed Critical NANJING SILVERMICRO ELECTRONICS Ltd
Priority to CN202210781961.5A priority Critical patent/CN114975314B/zh
Publication of CN114975314A publication Critical patent/CN114975314A/zh
Application granted granted Critical
Publication of CN114975314B publication Critical patent/CN114975314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明涉及半导体技术领域，具体涉及一种氮化镓功率芯片散热结构，包括多个氮化镓芯片、多个氮化镓芯片上均设置有的芯片栅极、芯片源极、芯片漏极和芯片衬底，位于多个氮化镓芯片的两侧的散热模块，位于散热模块内的多个母线驱动电容，利用散热模块实现多个氮化镓芯片的双面散热，相比于氮化镓的单面散热，在正常工作与散热条件下，氮化镓芯片内部最高温度可以减小，同时，利用散热模块之间的电气连接来优化功率回路以及采用双绝缘三导体结构的结构设计，使得回路进行互感磁通相消，相对于常规的引线键合，功率回路电感可以降低。

Description

一种氮化镓功率芯片散热结构
技术领域
本发明涉及半导体技术领域，具体涉及一种氮化镓功率芯片散热结构。
背景技术
功率半导体器件又被称为电力电子器件，是电力电子技术的基础，也是构成电力电子变换装置的核心器件，主要用于电力设备的电能变换和控制电路方面大功率的电子器件，对装置的尺寸、重量、动态性能，过载能力，耐用性及可靠性，起着重要的作用；
随着电力电子技术的发展，对高效率、高功率密度设计的不断需求，使得功率半导体的性能达到了Si基（硅基）材料的极限，因此，人们在使用功率半导体器件时，大多数采用具有低导通电阻、低寄生电容、高开关速度以及高功率密度的宽禁带半导体材料 GaN(氮化镓)，进而来提高功率半导体的性能；
然而，因为GaN（氮化镓）器件的高功率密度特性，所以GaN（氮化镓）器件在工作时，一方面会因功率损耗引起器件发热、升温，而器件温度过高，不仅会限制器件电流、电压容量，还会缩短器件寿命，另一方面随着开关速度和工作频率的增加，氮化镓芯片周围的寄生参数也越来越大，大的寄生电感会导致功率半导体器件的过电压，造成较高的开关损耗，也会引起高频振荡等电磁干扰问题。
由此，为改善上述技术问题，本发明提供了一种氮化镓功率芯片散热结构，改善了上述技术问题。
发明内容
本发明所要改善的技术问题：由于GaN（氮化镓）器件的高功率密度特性，所以GaN（氮化镓）器件在工作时，一方面会因功率损耗引起器件发热、升温，而器件温度过高，不仅会限制器件电流、电压容量，还会缩短器件寿命，另一方面随着开关速度和工作频率的增加，氮化镓芯片周围的寄生参数也越来越大，大的寄生电感会导致功率半导体器件的过电压，造成较高的开关损耗，也会引起高频振荡等电磁干扰问题。
本发明提供一种氮化镓功率芯片散热结构，包括多个氮化镓芯片、多个氮化镓芯片上均设置有的芯片栅极、芯片源极、芯片漏极和芯片衬底，还包括：
散热模块，所述散热模块位于多个氮化镓芯片的两侧，用于对多个氮化镓芯片进行散热和降低多个氮化镓芯片散热时周围的寄生电感；
多个母线驱动电容，所述多个母线驱动电容位于散热模块内，用于进一步降低多个氮化镓芯片散热时周围的寄生电感。
优选的，所述散热模块包括：
绝缘层，所述绝缘层位于氮化镓芯片上方；
铜层，所述铜层位于绝缘层上方；
所述绝缘层和铜层组成了上IMS基板；
第一绝缘层，所述第一绝缘层位于氮化镓芯片下方，所述第一绝缘层表面以中心为基准分隔A区与B区；
第二铜层，所述第二铜层位于第一绝缘层下方；
第二绝缘层，所述第二绝缘层位于第二铜层下方；
第三铜层，所述第三铜层位于第二绝缘层下方；
所述第一绝缘层、第二铜层、第二绝缘层、第三铜层组成了下DBC基板。
优选的，所述绝缘层下表面设置有铜层A3-1、铜层A3-2、铜层A3-3和铜层A3-4；
所述铜层A3-1表面烧结有正极功率端子；
所述铜层A3-2表面烧结有输出功率端子。
优选的，所述第一绝缘层上表面设置有铜层B1-1、铜层B1-2、铜层B1-3、铜层B1-4、铜层B1-5、铜层B1-6、铜层B1-7—铜层B1-14、多个信号端子；
所述铜层B1-2与铜层B1-3表面均烧结有负极功率端子；
多个所述信号端子分别烧结在铜层B1-7—铜层B1-14表面。
优选的，述A区从左到右分别设有一号铜桥、一号氮化镓芯片、二号铜桥、二号氮化镓芯片以及三号铜桥；
所述一号氮化镓芯片的衬底烧结在铜层B1-6表面；
所述二号氮化镓芯片的衬底烧结在铜层B1-5表面；
所述一号铜桥、二号铜桥和三号铜桥均设置为n字形结构；
所述一号铜桥上表面与铜层A3-1表面烧结，且下方远离一号氮化镓芯片的一端与铜层B1-1表面烧结，另一端与一号氮化镓芯片漏极烧结；
所述二号铜桥上表面与铜层A3-2表面烧结，且下方靠近一号氮化镓芯片的一端与一号氮化镓芯片源极烧结，另一端均与二号氮化镓芯片漏极烧结；
所述三号铜桥上表面与铜层A3-3表面烧结，且下方靠近二号氮化镓芯片的一端与二号氮化镓芯片漏极烧结，另一端均与铜层B1-5表面烧结。
优选的，所述B区从左到右分别设有四号铜桥、三号氮化镓芯片、五号铜桥、四号氮化镓芯片以及六号铜桥；
所述三号氮化镓芯片的衬底烧结在铜层B1-6表面；
所述四号氮化镓芯片的衬底烧结在铜层B1-4表面；
所述四号铜桥、五号铜桥和六号铜桥均设置为n字形结构；
所述四号铜桥上表面与铜层A3-1表面烧结，且下方远离三号氮化镓芯片的一端与铜层B1-1表面烧结，另一端与三号氮化镓芯片漏极烧结；
所述五号铜桥上表面与铜层A3-2表面烧结，且下方靠近三号氮化镓芯片的一端与一号氮化镓芯片源极烧结，另一端均与四号氮化镓芯片漏极烧结；
所述六号铜桥上表面与铜层A3-4表面烧结，且下方靠近四号氮化镓芯片的一端与四号氮化镓芯片漏极烧结，另一端均与铜层B1-4表面烧结。
优选的，所述第一绝缘层两侧均开设有通孔，所述通孔内部均烧结有铜柱。
优选的，多个所述信号端子一端均键合有键合线，多个所述键合线远离信号端子的一端分别与多个氮化镓芯片源极或栅极键合。
优选的，所述铜层B1-6中心位置烧结有垫块，所述垫块另一端与铜层A3-2烧结。
优选的，所述铜层B1-3表面与铜层B1-1烧结有多个母线驱动电容，所述铜层B1-2表面与铜层B1-1烧结有多个母线驱动电容。
本发明的有益效果如下：
1、本发明提供一种氮化镓功率芯片散热结构，利用多个铜桥结构实现多个氮化镓芯片的双面散热，相比于单面散热，在正常工作与散热条件下，提高散热效率。
2、本发明提供一种氮化镓功率芯片散热结构，利用多个铜桥对多个氮化镓芯片进行电气连接，优化功率回路以及采用一种双绝缘三导体结构的下DBC基板，使得回路进行互感磁通相消，对比于常规引线键合，功率回路电感降低，增强设计模块的输出能力。
3、本发明提供一种氮化镓功率芯片散热结构，利用铜桥、垫块实现多个氮化镓芯片的源极与衬底互连，降低器件开通损耗，以及利用铜桥与垫块抬高上IMS基板与芯片之间距离，满足现有注胶工艺标准易于生产，另外垫块和铜桥也起到支撑上IMS基板的作用，增强了机械可靠性。
4、本发明提供一种氮化镓功率芯片散热结构，利用上IMS基板的布线精度高，价格有优势，另外对比于采用DBC作为上基板减小了芯片所受到的热应力，增强了模块可靠性。
5、本发明提供一种氮化镓功率芯片散热结构，散热模块采用两并结构，电流等级达到工业应用标准，实用性强。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的电路原理图；
图2为本发明的正视图；
图3为本发明下DBC基板的俯视图；
图4为本发明的局部俯视图；
图5为本发明上IMS基板的俯视图；
图6为本发明ANSYS仿真电感的俯视图；
图中：铜层A1、绝缘层A2、铜层A3-1、铜层A3-2、铜层A3-3、铜层A3-4、第一绝缘层B2、铜层B1-1、铜层B1-2、铜层B1-3、铜层B1-4、铜层B1-5、铜层B1-6、铜层B1-7—铜层B1-14、第二铜层B3、第二绝缘层B4、第三铜层B5、正极功率端子1、母线驱动电容2—5、负极功率端子6—7、输出功率端子8、一号氮化镓芯片11、二号氮化镓芯片12、三号氮化镓芯片9、四号氮化镓芯片10、多个信号端子13—20、一号铜桥24、二号铜桥25、三号铜桥26、四号铜桥21、五号铜桥22、六号铜桥23、垫块27、键合线L1—L8、铜柱28—31。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“纵向”、“横向”、“上”、“下”、
“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相
连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是 两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明；
本发明提供一种氮化镓功率芯片散热结构，包括多个氮化镓芯片9—12、多个氮化镓芯片9—12上均设置有的芯片栅极、芯片源极、芯片漏极和芯片衬底，还包括：
散热模块，所述散热模块位于多个氮化镓芯片9—12的两侧，用于对多个氮化镓芯片9—12进行散热和降低多个氮化镓芯片9—12散热时周围的寄生电感；
多个母线驱动电容2—5，所述多个母线驱动电容2—5位于散热模块内，用于进一步降低多个氮化镓芯片9—12散热时周围的寄生电感；
当多个氮化镓芯片9—12工作时，通过位于多个氮化镓芯片9—12两侧的散热模块，对多个氮化镓芯片9—12同时进行双面散热，提高对氮化镓芯片的散热效果，保证氮化镓芯片正常工作；
随着开关速度和工作频率的增加，多个氮化镓芯片9—12周围的寄生参数也会逐渐增大，因此利用散热模块之间的电气连接来优化功率回路，同时，对散热模块采用双绝缘三导体结构的结构设计，使得散热模块在散热的过程中，也可以使回路进行互感磁通相消，实现功率回路可以降低40％-69％电感；当功率回路实现电感的降低时，就可以达到降低多个氮化镓芯片9—12周围的寄生电感；
此外，多个母线驱动电容2—5位于散热模块内工作，可以进一步减小回路寄生电感，减低多个氮化镓芯片9—12的过电压，增强多个氮化镓芯片9—12的输出能力；
相较于现有的氮化镓功率芯片散热结构：
其一，本发明利用散热模块实现多个氮化镓芯片9—12的双面散热，相比于氮化镓的单面散热，在正常工作与散热条件下，氮化镓芯片内部最高温度可以减小15％-40％；
其二，本发明利用散热模块之间的电气连接来优化功率回路以及采用双绝缘三导体结构的结构设计，使得回路进行互感磁通相消，相对于常规的引线键合，功率回路电感可以降低40％-69％；
其三，本发明通过多个母线驱动电容2—5，可以进一步减小回路寄生电感，减低多个氮化镓芯片9—12的过电压，实现较低的开关损耗，减少高频振荡等电磁干扰问题，增强多个氮化镓芯片9—12的输出能力。
作为本发明的一种实施方式，所述散热模块包括：
绝缘层A2，所述绝缘层A2位于氮化镓芯片上方；
铜片A1，所述铜片A1位于绝缘层A2上方；
所述绝缘层A2和铜片A1组成了上IMS基板；
第一绝缘层B2，所述第一绝缘层B2位于氮化镓芯片下方，所述第一绝缘层B2表面以中心为基准分隔A区与B区；
第二铜层B3，所述第二铜层B3位于第一绝缘层B2下方；
第二绝缘层B4，所述第二绝缘层B4位于第二铜层B3下方；
第三铜层B5，所述第三铜层B5位于第二绝缘层B4下方；
所述第一绝缘层B2、第二铜层B3、第二绝缘层B4、第三铜层B5组成了下DBC基板；
作为本发明的一种实施方式，所述绝缘层A2下表面设置有铜层A3-1、铜层A3-2、铜层A3-3和铜层A3-4；
所述铜层A3-1表面烧结有正极功率端子氮化镓芯片1；
所述铜层A3-2表面烧结有输出功率端子氮化镓芯片8；
作为本发明的一种实施方式，所述第一绝缘层B2上表面设置有铜层B1-1、铜层B1-2、铜层B1-3、铜层B1-4、铜层B1-5、铜层B1-6、铜层B1-7—铜层B1-14、多个信号端子13—20；
所述铜层B1-2与铜层B1-3表面均烧结有负极功率端子6—7；
多个所述信号端子13—20分别烧结在铜层B1-7—铜层B1-14表面；
作为本发明的一种实施方式，所述A区从左到右分别设有一号铜桥24、一号氮化镓芯片11、二号铜桥25、二号氮化镓芯片12以及三号铜桥26；
所述一号氮化镓芯片11的衬底烧结在铜层B1-6表面；
所述二号氮化镓芯片12的衬底烧结在铜层B1-5表面；
所述一号铜桥24、二号铜桥25和三号铜桥26均设置为n字形结构；
所述一号铜桥24上表面与铜层A3-1表面烧结，且下方远离一号氮化镓芯片11的一端与铜层B1-1表面烧结，另一端与一号氮化镓芯片11漏极烧结；
所述二号铜桥25上表面与铜层A3-2表面烧结，且下方靠近一号氮化镓芯片11的一端与一号氮化镓芯片11源极烧结，另一端均与二号氮化镓芯片12漏极烧结；
所述三号铜桥26上表面与铜层A3-3表面烧结，且下方靠近二号氮化镓芯片12的一端与二号氮化镓芯片12漏极烧结，另一端均与铜层B1-5表面烧结；
作为本发明的一种实施方式，所述B区从左到右分别设有四号铜桥21、三号氮化镓芯片9、五号铜桥22、四号氮化镓芯片10以及六号铜桥23；
所述三号氮化镓芯片9的衬底烧结在铜层B1-6表面；
所述四号氮化镓芯片10的衬底烧结在铜层B1-4表面；
所述四号铜桥21、五号铜桥22和六号铜桥23均设置为n字形结构；
所述四号铜桥21上表面与铜层A3-1表面烧结，且下方远离三号氮化镓芯片9的一端与铜层B1-1表面烧结，另一端与三号氮化镓芯片9漏极烧结；
所述五号铜桥22上表面与铜层A3-2表面烧结，且下方靠近三号氮化镓芯片9的一端与一号氮化镓芯片11源极烧结，另一端均与四号氮化镓芯片10漏极烧结；
所述六号铜桥23上表面与铜层A3-4表面烧结，且下方靠近四号氮化镓芯片10的一端与四号氮化镓芯片10漏极烧结，另一端均与铜层B1-4表面烧结；
作为本发明的一种实施方式，所述第一绝缘层B2两侧均开设有通孔，所述通孔内部均烧结有铜柱28—31；
如图2所示，利用通孔内部烧结有的铜柱28—31，一方面使得第一绝缘层B2上表面设置有铜层B1-1、铜层B1-2、铜层B1-3、铜层B1-4、铜层B1-5、铜层B1-6、多个信号端子13—20能够与第二铜层B3进行电气互联，另一方面使得第二铜层B3能够与第三铜层B5进行电气互联，由于第一绝缘层B2位于铜层B1-1、铜层B1-2、铜层B1-3、铜层B1-4、铜层B1-5、铜层B1-6、多个信号端子13—20与第二铜层B3之间，且第二绝缘层B3位于第二铜层B3与第三铜层B5之间，进而使得组成的下DBC基板为双绝缘三导体基板；
通过将第二绝缘层B4和第三铜层B5设计为常规DBC，使多个氮化镓芯片9—12在进行散热器时为绝缘状态，满足应用的绝缘要求；
由于一号氮化镓芯片11和二号氮化镓芯片12的衬底分别烧结在铜层B1-6表面和铜层B1-5表面，且三号氮化镓芯片9和四号氮化镓芯片10的衬底分别烧结在铜层B1-6表面和铜层B1-4表面，因此，当多个氮化镓芯片9—12工作时，所产生的热量均会通过衬底分别传递到铜层B1-4表面、B1-5表面和铜层B1-6表面，然后铜层B1-4表面，B1-5表面和铜层B1-6表面的热量会依次向下传递到第一绝缘层B2、第二铜层B3、第二绝缘层B4和第三铜层B5表面，在热量传递的过程中，热量会逐渐损耗，从而可以对多个氮化镓芯片9—12进行散热；
如图1所示，当多个氮化镓芯片9—12工作时，分为两条完整的功率回路，分别是：
回路1：正极功率端子1→三号氮化镓芯片9→四号氮化镓芯片10→负极功率端子6；
回路2：正极功率端子1→一号氮化镓芯片11→二号氮化镓芯片12→负极功率端子7；
如图2和图3所示，回路1的电流回路：正极功率端子1→铜层A3-1→四号铜桥21上表面→四号铜桥21右下方底端→三号氮化镓芯片9漏极→三号氮化镓芯片9源极→五号铜桥22左下方底端→五号铜桥22右下方底端→四号氮化镓芯片10漏极→四号氮化镓芯片10源极→六号铜桥23左下方底端→六号铜桥22右下方底端→铜层B1-4→铜柱28，29→第二铜层B3→铜柱30，31→铜层B1-2→负极功率端子6；
回路2的电流回路：正极功率端子1→铜层A3-1→一号铜桥24上表面→一号铜桥24右下方底端→一号氮化镓芯片11漏极→一号氮化镓芯片11源极→二号铜桥25左下方底端→二号铜桥25右下方底端→二号氮化镓芯片12漏极→二号氮化镓芯片12源极→三号铜桥26左下方底端→三号铜桥26右下方底端→铜层B1-5→铜柱28，29→铜层B3→铜柱30，31→铜层B1-2→负极功率端子6；
通过两段回路的电流变化率相同但电流方向相反，从而可以优化功率回路，使回路进行互感磁通相消，降低功率回路电感；
如图6所示，因为优化布局磁通相消，该功率回路电感在100MHz时仅为4.5nH，相比于常规模块的20nH，该模块功率回路寄生电感大幅减小；
如图2所示，利用多个铜桥21—26结构一方面使下DBC基板和上IMS基板之间进行电气连接，一方面可以在下DBC基板和上IMS基板之间起到支撑作用；另外，当多个氮化镓芯片9—12工作时，上表面会产生热量，因此利用多个铜桥21—26可以将多个氮化镓芯片9—12上表面的热量分别传递到铜层A3-1、铜层A3-2、铜层A3-3和铜层A3-4表面，然后再依次向上传递到绝缘层A2和铜层A1表面，在热量传递的过程中，热量会逐渐损耗，从而进一步对氮化镓芯片进行散热，同时多个铜桥21—26还抬升了上IMS基板和氮化镓芯片之间的距离，以便于后期的绝缘注胶。
作为本发明的一种实施方式，多个所述信号端子13—20一端均键合有键合线L1—L8，多个所述键合线L1—L8远离信号端子13—20的一端分别与多个氮化镓芯片源极或栅极键合；
作为本发明的一种实施方式，所述铜层B1-6中心位置烧结有垫块27，所述垫块27另一端与铜层A3-2烧结；
如图2所示，通过二号铜桥25和五号铜桥22分别将一号氮化镓芯片11和三号氮化镓芯片9的源极连接在铜层A3-2下表面，垫块27一端与铜层A3-2烧结，且一号氮化镓芯片11和三号氮化镓芯片9的衬底与铜层B1-6上表面连接，使得垫块27将一号氮化镓芯片9和三号氮化镓芯片9的衬底与源极连通；同时，利用三号铜桥26和六号铜桥23分别将二号氮化镓芯片12和四号氮化镓10的衬底与源极连通，通过键合线L1—L8远离信号端子13—20的一端分别与多个氮化镓芯片源极或栅极键合，实现芯片的源极栅极与信号铜层连接，实现降低芯片的开通动态功耗，工作速度更快的效果；
此外，通过垫块27烧结在一号氮化镓芯片11和二号氮化镓芯片9之间，可以把一部分热量通过垫块27传导到上IMS基板上进行散热，减小一号氮化镓芯片11和二号氮化镓芯片9部分区域温度过高的现象。
作为本发明的一种实施方式，所述铜层B1-3表面与铜层B1-1烧结有多个母线驱动电容2—5，所述铜层B1-2表面与铜层B1-1烧结有多个母线驱动电容2—5；通过母线驱动电容2—5，可以进一步减小多个氮化镓芯片9—12过电压，降低多个氮化镓芯片9—12散热时周围的寄生电感。
工作原理：
当多个氮化镓芯片9—12工作时，通过位于多个氮化镓芯片9—12两侧的散热模块，对多个氮化镓芯片9—12同时进行双面散热，提高对氮化镓芯片的散热效果，保证氮化镓芯片正常工作；
随着开关速度和工作频率的增加，多个氮化镓芯片9—12周围的寄生参数也会逐渐增大，因此利用散热模块之间的电气连接来优化功率回路，同时，对散热模块采用双绝缘三导体结构的结构设计，使得散热模块在散热的过程中，也可以使回路进行互感磁通相消，实现功率回路可以降低40％-69％电感；当功率回路实现电感的降低时，就可以达到降低多个氮化镓芯片9—12周围的寄生电感；
此外，多个母线驱动电容2—5位于散热模块内工作，可以进一步减小回路寄生电感，减低多个氮化镓芯片9—12的过电压，增强多个氮化镓芯片9—12的输出能力。
以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.一种氮化镓功率芯片散热结构，包括多个氮化镓芯片（9）—（12）、多个氮化镓芯片（9）—（12）上均设置有的芯片栅极、芯片源极、芯片漏极和芯片衬底，其特征在于：还包括：
散热模块，所述散热模块位于多个氮化镓芯片（9）—（12）的两侧，用于对多个氮化镓芯片（9）—（12）进行散热和降低多个氮化镓芯片（9）—（12）散热时周围的寄生电感；
多个母线驱动电容（2）—（5），所述多个母线驱动电容（2）—（5）位于散热模块内，用于进一步降低多个氮化镓芯片（9）—（12）散热时周围的寄生电感。
2.根据权利要求1所述的一种氮化镓功率芯片散热结构，其特征在于：所述散热模块包括：
绝缘层（A2），所述绝缘层（A2）位于氮化镓芯片上方；
铜层（A1），所述铜层（A1）位于绝缘层（A2）上方；
所述绝缘层（A2）和铜层（A1）组成了上IMS基板；
第一绝缘层（B2），所述第一绝缘层（B2）位于氮化镓芯片下方，所述第一绝缘层（B2）表面以中心为基准分隔A区与B区；
第二铜层（B3），所述第二铜层（B3）位于第一绝缘层（B2）下方；
第二绝缘层（B4），所述第二绝缘层（B4）位于第二铜层（B3）下方；
第三铜层（B5），所述第三铜层（B5）位于第二绝缘层（B4）下方；
所述第一绝缘层（B2）、第二铜层（B3）、第二绝缘层（B4）、第三铜层（B5）组成了下DBC基板。
3.根据权利要求2所述的一种氮化镓功率芯片散热结构，其特征在于：所述绝缘层（A2）下表面设置有铜层（A3-1）、铜层（A3-2）、铜层（A3-3）和铜层（A3-4）；
所述铜层（A3-1）表面烧结有正极功率端子（1）；
所述铜层（A3-2）表面烧结有输出功率端子（8）。
4.根据权利要求2所述的一种氮化镓功率芯片散热结构，其特征在于：所述第一绝缘层（B2）上表面设置有铜层（B1-1）、铜层（B1-2）、铜层（B1-3）、铜层（B1-4）、铜层（B1-5）、铜层（B1-6）、铜层（B1-7）—铜层（B1-14）、多个信号端子（13）—（20）；
所述铜层（B1-2）与铜层（B1-3）表面均烧结有负极功率端子（6）—（7）；
多个所述信号端子（13）—（20）分别烧结在铜层（B1-7）—铜层（B1-14）表面。
5.根据权利要求2所述的一种氮化镓功率芯片散热结构，其特征在于：
所述A区从左到右分别设有一号铜桥（24）、一号氮化镓芯片（11）、二号铜桥（25）、二号氮化镓芯片（12）以及三号铜桥（26）；
所述一号氮化镓芯片（11）的衬底烧结在铜层（B1-6）表面；
所述二号氮化镓芯片（12）的衬底烧结在铜层（B1-5）表面；
所述一号铜桥（24）、二号铜桥（25）和三号铜桥（26）均设置为n字形结构；
所述一号铜桥（24）上表面与铜层（A3-1）表面烧结，且下方远离一号氮化镓芯片（11）的一端与铜层（B1-1）表面烧结，另一端与一号氮化镓芯片（11）漏极烧结；
所述二号铜桥（25）上表面与铜层（A3-2）表面烧结，且下方靠近一号氮化镓芯片（11）的一端与一号氮化镓芯片（11）源极烧结，另一端均与二号氮化镓芯片（12）漏极烧结；
所述三号铜桥（26）上表面与铜层（A3-3）表面烧结，且下方靠近二号氮化镓芯片（12）的一端与二号氮化镓芯片（12）漏极烧结，另一端均与铜层（B1-5）表面烧结。
6.根据权利要求2所述的一种氮化镓功率芯片散热结构，其特征在于：
所述B区从左到右分别设有四号铜桥（21）、三号氮化镓芯片（9）、五号铜桥（22）、四号氮化镓芯片（10）以及六号铜桥（23）；
所述三号氮化镓芯片（9）的衬底烧结在铜层（B1-6）表面；
所述四号氮化镓芯片（10）的衬底烧结在铜层（B1-4）表面；
所述四号铜桥（21）、五号铜桥（22）和六号铜桥（23）均设置为n字形结构；
所述四号铜桥（21）上表面与铜层（A3-1）表面烧结，且下方远离三号氮化镓芯片（9）的一端与铜层（B1-1）表面烧结，另一端与三号氮化镓芯片（9）漏极烧结；
所述五号铜桥（22）上表面与铜层（A3-2）表面烧结，且下方靠近三号氮化镓芯片（9）的一端与一号氮化镓芯片（11）源极烧结，另一端均与四号氮化镓芯片（10）漏极烧结；
所述六号铜桥（23）上表面与铜层（A3-4）表面烧结，且下方靠近四号氮化镓芯片（10）的一端与四号氮化镓芯片（10）漏极烧结，另一端均与铜层（B1-4）表面烧结。
7.根据权利要求2所述的一种氮化镓功率芯片散热结构，其特征在于：所述第一绝缘层（B2）两侧均开设有通孔，所述通孔内部均烧结有铜柱（28）—（31）。
8.根据权利要求4所述的一种氮化镓功率芯片散热结构，其特征在于：多个所述信号端子（13）—（20）一端均键合有键合线（L1）—（L8），多个所述键合线（L1）—（L8）远离信号端子（13）—（20）的一端分别与多个氮化镓芯片源极或栅极键合。
9.根据权利要求4所述的一种氮化镓功率芯片散热结构，其特征在于：所述铜层（B1-6）中心位置烧结有垫块（27），所述垫块（27）另一端与铜层（A3-2）烧结。
10.根据权利要求1所述的一种氮化镓功率芯片散热结构，其特征在于：所述铜层（B1-3）表面与铜层（B1-1）烧结有多个母线驱动电容（2）—（5），所述铜层（B1-2）表面与铜层（B1-1）烧结有多个母线驱动电容（2）—（5）。
CN202210781961.5A 2022-07-05 2022-07-05 一种氮化镓功率芯片散热结构 Active CN114975314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210781961.5A CN114975314B (zh) 2022-07-05 2022-07-05 一种氮化镓功率芯片散热结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210781961.5A CN114975314B (zh) 2022-07-05 2022-07-05 一种氮化镓功率芯片散热结构

Publications (2)

Publication Number Publication Date
CN114975314A true CN114975314A (zh) 2022-08-30
CN114975314B CN114975314B (zh) 2023-11-24

Family

ID=82967212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210781961.5A Active CN114975314B (zh) 2022-07-05 2022-07-05 一种氮化镓功率芯片散热结构

Country Status (1)

Country Link
CN (1) CN114975314B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093244A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 多層窒化けい素回路基板
US5926369A (en) * 1998-01-22 1999-07-20 International Business Machines Corporation Vertically integrated multi-chip circuit package with heat-sink support
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法
EP3598490A1 (en) * 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module
CN111244047A (zh) * 2020-02-06 2020-06-05 西安交通大学 一种基于GaN器件的双面散热全桥功率模块
CN112992836A (zh) * 2019-12-12 2021-06-18 珠海格力电器股份有限公司 一种铜桥双面散热的芯片及其制备方法
CN114649279A (zh) * 2022-03-18 2022-06-21 西安交通大学 基于导电金属带的宽禁带半导体双面散热模块封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1093244A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 多層窒化けい素回路基板
US5926369A (en) * 1998-01-22 1999-07-20 International Business Machines Corporation Vertically integrated multi-chip circuit package with heat-sink support
JP2013004943A (ja) * 2011-06-22 2013-01-07 Renesas Electronics Corp 半導体装置及びその製造方法
EP3598490A1 (en) * 2018-07-18 2020-01-22 Delta Electronics (Shanghai) Co., Ltd. Power module
CN112992836A (zh) * 2019-12-12 2021-06-18 珠海格力电器股份有限公司 一种铜桥双面散热的芯片及其制备方法
CN111244047A (zh) * 2020-02-06 2020-06-05 西安交通大学 一种基于GaN器件的双面散热全桥功率模块
CN114649279A (zh) * 2022-03-18 2022-06-21 西安交通大学 基于导电金属带的宽禁带半导体双面散热模块封装结构

Also Published As

Publication number Publication date
CN114975314B (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
CN107195623B (zh) 一种双面散热高可靠功率模块
CN104716128A (zh) 功率模块、电源变换器以及功率模块的制造方法
CN110120736B (zh) 水冷电源模块
CN110246835B (zh) 一种三维集成高压碳化硅模块封装结构
CN113823625A (zh) 功率模块及电机控制器
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
CN112701111A (zh) 一种三电平电路碳化硅功率模块
CN112466819A (zh) 一种带辅助绝缘衬底的功率半导体模块及制造方法
CN114975314B (zh) 一种氮化镓功率芯片散热结构
CN110012590B (zh) 一种基于pcb嵌入工艺的全桥集成模块
CN116387251A (zh) 一种氮化镓功率模块的双面散热封装结构
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN110911395A (zh) 双面散热igbt模块
CN114121915A (zh) 氮化镓宽禁带功率模块封装结构及封装方法
CN219696441U (zh) 大电流低电感功率半导体模块
CN220672562U (zh) 一种氮化镓半桥模块
CN114121923A (zh) 一种功率半导体模块封装结构
CN110071098A (zh) 一种功率模组电容布局的方法
CN212161800U (zh) 一种桥式igbt模块
CN211879386U (zh) 一种igbt模块用的dbc结构
CN218867108U (zh) 一种超低寄生电感SiC半桥功率模块
CN220087140U (zh) 一种三电平功率模块
CN115050703B (zh) 功率器件封装结构及功率变换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant