CN114975133A - 异质电介质键合方案 - Google Patents

异质电介质键合方案 Download PDF

Info

Publication number
CN114975133A
CN114975133A CN202210116113.2A CN202210116113A CN114975133A CN 114975133 A CN114975133 A CN 114975133A CN 202210116113 A CN202210116113 A CN 202210116113A CN 114975133 A CN114975133 A CN 114975133A
Authority
CN
China
Prior art keywords
dielectric layer
dielectric
package
dielectric material
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210116113.2A
Other languages
English (en)
Inventor
余振华
邱文智
杨固峰
钟明慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN114975133A publication Critical patent/CN114975133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/80048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80096—Transient conditions
    • H01L2224/80097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Packages (AREA)

Abstract

本公开涉及异质电介质键合方案。一种方法包括：将第一封装组件置为与第二封装组件接触。第一封装组件包括第一电介质层，该第一电介质层包括第一电介质材料，并且第一电介质材料是基于氧化硅的电介质材料。第二封装组件包括第二电介质层，该第二电介质层包括第二电介质材料，该第二电介质材料不同于第一电介质材料。第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合。执行退火工艺以将第一电介质层与第二电介质层进行键合。

Description

异质电介质键合方案
技术领域
本公开总体涉及半导体技术领域，更具体地涉及异质电介质键合方案。
背景技术
熔合键合和混合键合是用于将两个封装组件(例如，晶圆和管芯)相互键合的常见键合方案。最好是，键合工艺在低温下执行，但键合强度高，并且键合界面区域薄。
发明内容
根据本申请的一方面，提供一种形成封装件的方法，包括：将第一封装组件置为与第二封装组件接触，其中：所述第一封装组件包括第一电介质层，所述第一电介质层包括第一电介质材料，其中，所述第一电介质材料是基于氧化硅的电介质材料；所述第二封装组件包括第二电介质层，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料，其中，所述第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合；以及执行退火工艺以将所述第一电介质层与所述第二电介质层进行键合。
根据本申请的另一方面，提供一种封装件，包括：第一封装组件，所述第一封装组件包括：第一电介质层，所述第一电介质层包括第一电介质材料，其中，所述第一电介质材料是基于氧化硅的电介质材料；以及第二封装组件，所述第二封装组件包括：第二电介质层，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料，其中，所述第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合，并且其中，所述第一电介质层被键合到所述第二电介质层。
根据本申请的又一方面，提供一种封装件，包括：第一管芯，所述第一管芯包括：第一半导体衬底；第一集成电路，位于所述第一半导体衬底的表面处；以及第一电介质层，位于所述第一集成电路之上，其中，所述第一电介质层包括第一电介质材料；以及第二管芯，所述第二管芯键合到所述第一管芯，其中，所述第二管芯包括：第二半导体衬底；第二集成电路，位于所述第二半导体衬底的表面处；以及第二电介质层，位于所述第二集成电路之下，其中，所述第一电介质层被实体地键合到所述第二电介质层，并且其中，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料。
附图说明
在结合附图阅读时，可以通过下面的具体描述来最佳地理解本公开的各方面。应当注意，根据该行业的标准惯例，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或减小了。
图1至图5示出了根据一些实施例的熔合键合工艺中的中间阶段的截面图。
图6至图10示出了根据一些实施例的混合键合工艺中的中间阶段的截面图。
图11和图12示出了根据一些实施例的一些键合结构中的一些元素的分布。
图13至图18示出了根据一些实施例的具有封装组件的不同组合的一些键合结构。
图19示出了根据一些实施例的键合工艺的工艺流程。
具体实施方式
下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。例如，下面的说明中，在第二特征之上或在第二特征上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可不直接接触的实施例。此外，本公开在各个示例中可以重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。除了图中所示的方向之外，空间相关术语还旨在涵盖器件在使用或操作中的不同方向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符可类似地进行相应解释。
提供了异质键合结构及其形成方法。根据本公开的一些实施例，第一封装组件包括第一表面电介质层，并且第二封装组件包括第二表面电介质层。第一表面电介质层与第二表面电介质层包括不同的含硅电介质材料。例如，第一表面电介质层是基于氧化硅的电介质材料(其可以不含碳和氮)，并且第二表面电介质层包括硅和另外的(一种或多种)元素，包括氮和/或碳。第二表面电介质层可以包括氮氧化硅(SiON)、氮化硅(SiN)、碳氮氧化硅(SiOCN)、碳氮化硅(SiCN)、碳氧化硅(SiOC)、碳化硅(SiC)等。第一表面电介质层被键合到第二表面电介质层，以形成异质键合结构。随着异质键合结构的形成，键合强度提高，并且键合良率提高。本文讨论的实施例用于提供使得能够制作或使用本公开的主题的示例，并且本领域普通技术人员将容易地理解能够进行各种修改，这些修改也落入不同实施例的预期范围内。在各种视图和说明性实施例中，类似的附图标记用于表示类似的元素。虽然方法实施例可以被讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。
图1至图5示出了根据本公开的一些实施例的通过熔合键合来形成封装件的中间阶段的截面图。相应的工艺也示例性地体现在图19中所示的工艺流程中。
图1示出了封装组件20的截面图。根据本公开的一些实施例，封装组件20是或包括器件晶圆，该器件晶圆包括有源器件和可能的无源器件，它们被表示为集成电路器件26。封装组件20可以在其中包括多个芯片22，其中示出了芯片22之一。根据本公开的替代实施例，封装组件20是或包括中介层晶圆，该中介层晶圆没有有源器件并且可以包括或不包括无源器件。根据本公开的又一替代实施例，封装组件20是或包括封装衬底条带，其包括无芯封装衬底或其中具有芯的带芯封装衬底。根据又一替代实施例，封装组件20包括诸如集成扇出(InFO)封装件之类的封装件。封装组件20也可以处于管芯级，并且可以是器件管芯、中介层管芯、封装衬底、分立封装件(已经被从重建的晶圆锯下)等，而不是处于晶圆级。在随后的讨论中，器件晶圆被用作封装组件20的示例，并且封装组件20也可以被称为晶圆20。本公开的实施例还可以应用于中介层晶圆、封装衬底、重构晶圆、分立封装件、分立器件管芯、分立中介层管芯等。
根据本公开的一些实施例，晶圆20包括半导体衬底24和形成在半导体衬底24的顶表面处的特征。半导体衬底24可以由以下项形成或者包括以下项：晶体硅、晶体锗、硅锗、碳掺杂的硅、或诸如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等之类的III-V族化合物半导体。根据替代实施例，晶圆20用于形成中介层(其没有有源器件)，并且衬底24可以是半导体衬底或电介质衬底。半导体衬底24也可以是块体半导体衬底或绝缘体上半导体(SOI)衬底。可以在半导体衬底24中形成浅沟槽隔离(STI)区域(未示出)以隔离半导体衬底24中的有源区域。尽管未示出，但是可以形成通孔以延伸到半导体衬底24中，其中通孔用于将衬底24的相反侧上的导电特征电性地相互耦合(或可以不形成这样的通孔)。
根据本公开的一些实施例，晶圆20包括集成电路器件26，其形成在半导体衬底24的顶表面处。根据一些实施例，集成电路器件26可以包括互补金属氧化物半导体(CMOS)晶体管、电阻器、电容器、二极管等。集成电路器件26的细节未在本文中示出。
层间电介质(ILD)28形成在半导体衬底24之上并填充集成电路器件26中晶体管的栅极堆叠(未示出)之间的空间。根据一些实施例，ILD 28由磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)、掺杂氟的硅酸盐玻璃(FSG)、氧化硅、氮氧化硅、氮化硅、低k电介质材料等形成。ILD 28可以使用旋涂、流动化学气相沉积(FCVD)等形成。根据本公开的一些实施例，使用诸如等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等之类的沉积方法来形成ILD 28。
接触插塞30形成在ILD 28中，并且用于将集成电路器件26电连接到上覆的金属线和过孔。根据本公开的一些实施例，接触插塞30由选自以下项的导电材料形成或者包括选自以下项的导电材料：钨、铝、铜、钛、钽、氮化钛、氮化钽、其合金、和/或其多层。接触插塞30的形成可以包括：在ILD 28中形成接触开口，将(一种或多种)导电材料填充到接触开口中，以及执行平坦化工艺(例如，化学机械抛光(CMP)工艺或机械研磨工艺)以使接触插塞30的顶表面与ILD 28的顶表面齐平。
在ILD 28和接触插塞30之上存在互连结构32。互连结构32可以包括金属线34和过孔36，它们形成在电介质层38(也称为金属间电介质(IMD))中。以下将处于同一层级的金属线统称为金属层。根据本公开的一些实施例，互连结构32包括多个金属层，每个金属层包括通过过孔36互连的金属线34。金属线34和过孔36可以由铜或铜合金形成，也可以由其他金属形成。根据本公开的一些实施例，电介质层38由低k电介质材料形成。例如，低k电介质材料的介电常数(k值)可以低于约3.0。电介质层38可以包括含碳的低k电介质材料、氢倍半硅氧烷(HSQ)、甲基倍半硅氧烷(MSQ)等。
在电介质层38中形成金属线34和过孔36可以包括单镶嵌工艺和/或双镶嵌工艺。在用于形成金属线或过孔的单镶嵌工艺中，首先在电介质层38之一中形成沟槽或过孔开口，然后用导电材料来填充沟槽或过孔开口。然后执行诸如CMP工艺之类的平坦化工艺以去除导电材料的高于电介质层的顶表面的多余部分，从而在相应的沟槽或过孔开口中留下金属线或过孔。在双镶嵌工艺中，沟槽和过孔开口都形成在电介质层中，其中过孔开口位于沟槽下方并连接到沟槽。然后将导电材料填充到沟槽和过孔开口中，以分别形成金属线和过孔。导电材料可以包括扩散阻挡层和在扩散阻挡层之上的含铜金属材料。扩散阻挡层可以包括钛、氮化钛、钽、氮化钽等。
互连结构32还可以包括钝化层，其可以由低k电介质层之上的非低k电介质材料形成。钝化层可以由以下项形成或者包括以下项：未掺杂的硅酸盐玻璃、氮化硅、氧化硅等。还可以有金属焊盘(例如，铝铜焊盘)、钝化后互连(PPI)、金属焊盘等，它们由导电特征表示。
进一步参考图1，将电介质层42沉积在互连结构32之上。相应的工艺在图19所示的工艺流程200中被示为工艺202。电介质层42的顶表面是共面的。电介质层42可以是其中没有导电特征(例如，导电线和导电焊盘)的毯式电介质层。根据一些实施例，电介质层42是从电介质层42的顶表面到底表面具有均匀成分的同质层。在整个说明书中，当两个部分(例如，两层)被称为具有相同成分时，是指这两个部分具有相同类型的元素，并且相应元素在这两个部分中的百分比彼此相同。相反，当两个部分被称为具有不同的成分时，是指要么这两个部分之一至少有一种元素不在另一个部分中，要么这两个部分具有相同的元素但元素在这两个部分中的百分比彼此不同。
根据一些实施例，电介质层42可以由基于氧化硅的电介质材料形成或包括基于氧化硅的电介质材料(其可以不含或基本上不含碳和氮，例如，碳和氮的总原子百分比低于约5％)。基于氧化硅的电介质材料可以包括氧化硅(SiO2)、氟硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)等。例如，可以通过沉积硅层，然后执行热氧化工艺来形成氧化硅。或者，可以例如使用原硅酸四乙酯(TEOS)作为前体来沉积氧化硅。根据替代实施例，电介质层42可以由包括碳和氮中的一者或两者的硅基电介质材料形成。相应的电介质层42也被称为含碳或氮的电介质材料。电介质层42可以表示为SiOxNyCz，其中x在约0至约2之间的范围内，y在约0至约1.4之间的范围内，z在约0至约1之间的范围内，并且x、y和z将不会全部等于零。例如，电介质层42可以由以下项形成或者包括以下项：SiON、SiN、SiOCN、SiCN、SiOC、SiC等。电介质层42也可以掺杂有诸如B、Ga、In等之类的III族元素或诸如p、As、Sb等之类的IV族元素，或不被掺杂。
根据替代实施例，电介质层42是其中包括两个或更多个子层的复合层。例如，在所示示例中，电介质层42包括电介质(子)层42A和在电介质(子)层42A之上的电介质(子)层42B。这些实施例可以用于以下情况，即当电介质层42A和封装组件120中的电介质层142(图3)由相同的电介质材料或基本上相同的电介质材料形成时(此时，如果电介质层42A被直接键合到电介质层142，则将形成同质键合结构)。根据这些实施例，电介质层42B可被形成为使得电介质层42B可以不同于对应的电介质层142，从而形成异质结构。在电介质层42A和42B之间绘制了虚线，以指示电介质层42可以是同质层，或者可以在其中包括子层。
电介质层42A和42B包括不同的材料，这意味着电介质层42A和42B中的至少一者或两者包括了某元素(O、C或N)，而在电介质层42A和42B中的另一者中没有此元素。例如，电介质层42A和42B中的一者可以由选自以上讨论的候选的基于氧化硅的材料(例如，SiO2、FSG、USG、BSG、PSG、BPSG等)的材料形成，而电介质层42A和42B中的另一者可以由选自候选的含碳或氮的电介质材料(其可包括碳和/或氮)的材料形成，所述含碳或氮的电介质材料例如是SiON、SiN、SiOCN、SiCN、SiOC、SiC等。含碳或氮的电介质材料也可以表示为SiOxNyCz，其中x在约0至约2之间的范围内，y在约0至约1.4之间的范围内，并且z在约0至约1之间的范围内。根据替代实施例，电介质层42A和42B可以包括相同的元素，但是具有不同的元素原子百分比。例如，电介质层42A和42B都可以包括SiON，其中电介质层42A和42B中的第一层中的第一氧原子百分比大于电介质层42A和42B中的第二层中的第二氧原子百分比，和/或第一层的第一氮原子百分比低于第二层中的第二氮原子百分比。
如随后将讨论的，由于根据本公开的一些实施例的高键合强度，因此可以不对电介质层42执行表面处理(例如，使用氮气(N2)和/或氧气(O2)的等离子体)。根据替代实施例，封装组件20和封装组件120(图3)已经形成，并且电介质层42和142由相同的电介质材料形成。因此，如图2所示，还可以执行表面处理工艺44以改变电介质层42和142之一的成分。示例改变过程如图2所示。相应的工艺在图19所示的工艺流程200中被示为工艺204。表面处理工艺44使用虚线示出以指示其可以被执行或可以不被执行。表面处理工艺44可以用于改变电介质层42中的氮和/或氧的原子百分比，使得电介质层42的成分可以相比电介质层142(图3)的成分具有更大的差异，以便形成更加异质的结构。例如，当电介质层42具有比电介质层142(图3)更高(或相等)的氮原子百分比(以及可能更低的氧原子百分比)时，可以使用N2(但不是O2)对电介质层42执行等离子体处理和/或热处理，以添加氮并扩大电介质层42和142中的氮原子百分比之间的差异。根据其中电介质层42具有比电介质层142(图3)更高(或相等)的氧原子百分比的替代实施例，可以使用O2(但不是N2)对电介质层42执行处理，以添加氧并扩大电介质层42和142中的氧原子百分比之间的差异。根据一些实施例，通过处理工艺44，电介质层42中的氧或氮原子百分比增加例如超过约10个百分点。
参考图3，封装组件120被形成，并且与封装组件20对齐。相应的工艺在图19所示的工艺流程200中被示为工艺206。根据一些实施例，封装组件120是器件晶圆、中介层晶圆、封装衬底条带、封装件等。封装组件120可以是与封装组件20相同类型的封装组件，或者可以是与封装组件20不同类型的封装组件。例如，当封装组件20是器件晶圆时，封装组件120可以是中介层晶圆或封装件。根据替代实施例，封装组件120可以是管芯级封装组件，例如器件管芯、中介层、封装衬底、分立封装件(已经被从重建的晶圆锯下)等，而不是晶圆级封装组件。在随后的讨论中，器件晶圆被用作示例封装组件120，并且封装组件120也可以被称为器件晶圆120。本公开的实施例还可以应用于中介层晶圆、封装衬底、封装件等。
封装组件120中的特征的材料可以参考封装组件20中的相似特征，其中封装组件120中的相似特征通过在封装组件20中的对应特征的附图标记前加数字“1”来表示。例如，封装组件20中的衬底表示为24，因此封装组件120中的衬底表示为124。封装组件120可以包括集成电路器件126、ILD 128、接触插塞130、互连结构132、电介质层138、金属线134和过孔136。这些特征的细节可以与封装组件20中的相应特征类似，在此不再赘述。
封装组件120还包括位于表面的电介质层142。电介质层142可以是由同质电介质材料形成的单层，或者可以是包括由具有不同成分的不同电介质材料形成的多个电介质层(例如，142A和142B)的复合层。电介质层142的材料可以选自用于形成电介质层42(例如，电介质层42A和42B)的相同候选材料。此外，电介质层142A和142B的材料彼此不同，并且其形成、结构和特性可以参考对应电介质层42A和42B的论述，在此不再赘述。
电介质层142(或142B，如果电介质层142是复合层的话)的材料不同于电介质层42(或42B，如果电介质层42是复合层的话)的材料。如果电介质层42和142的基体电介质材料彼此相同，则可以在电介质层42和142之一的顶表面上形成不同于电介质层42和142的材料的电介质材料，使得要键合的材料彼此不同。
根据一些实施例，不对电介质层142执行氮处理工艺，并且不对电介质层142执行氧处理工艺。或者，可以使用N2或O2来执行等离子体或热处理工艺(类似于图2中的处理工艺44)以(通过改变电介质层142的成分)改变电介质层142的材料，使得电介质层42和142的键合材料彼此更加不同。根据一些实施例，对电介质层42和142中的一者(而非两者)进行处理以改变其成分。根据替代实施例，使用N2来处理电介质层42和142中的第一者，并且使用O2来处理电介质层42和142中的第二者，使得它们的成分差异增大。
在键合时，电介质层42和142包括不同的材料，这意味着电介质层42和142中的至少一者(或两者)包括了某元素(O、C或N)，而在电介质层42和142中的另一者中没有此元素。根据一些实施例，电介质层42具有第一氧原子百分比，电介质层142具有第二氧原子百分比，并且第一氧原子百分比和第二氧原子百分比之间的差异大于约10个百分点或20个百分点。例如，电介质层42和142中的一者可以由选自以上讨论的候选的基于氧化硅的材料(例如，SiO2、FSG、USG、BSG、PSG、BPSG等)的材料形成，而电介质层42和142中的另一者可以由选自候选的含碳或氮的电介质材料的材料形成，所述含碳或氮的电介质材料例如是SiON、SiN、SiOCN、SiCN、SiOC、SiC等。电介质层142的材料也可以表示为SiOxNyCz，其中x在约0至约2之间的范围内，y在约0至约1.4之间的范围内，并且z在约0至约1之间的范围内。根据替代实施例，电介质层42和142可以包括相同的元素，但是具有不同的元素原子百分比。例如，电介质层42和142都可以包括SiON，其中电介质层42和142中的第一层中的第一氧原子百分比大于电介质层42和142中的第二层中的第二氧原子百分比，和/或第一层的第一氮原子百分比低于第二层中的第二氮原子百分比。
图4示出了预键合工艺和预键合工艺之后的退火工艺。相应的工艺在图19所示的工艺流程200中被示为工艺208和210。根据一些实施例，在预键合期间，封装组件120被置为与封装组件20接触，并且施加压力以将封装组件20和120压向彼此。根据一些示例实施例，每个管芯的压力可以低于约5牛顿，然而也可以使用更大或更小的力。预键合可以在室温下(在约20℃至约25℃之间)执行，也可以使用更高的温度。
预键合可以开始于将封装组件120的中心放置到封装组件20的中心。接触从封装组件20和120的中心传播到边缘，该传播生成了从中心到边缘的键合波。随着键合波从中心传播到边缘，封装组件20和120之间的空气可以被挤出，使得没有气泡被滞留在封装组件20和120之间。气泡如果被滞留，将导致封装组件20和120的相应部分无法相互键合，从而导致良率损失。键合波从中心传播到边缘的时间间隔(直到实现封装组件120与封装组件20的完全接合)在下文中被称为接合时间间隔。接合时间间隔最好在一定范围内，既不太长也不太短。如果接合时间间隔太长，则制造良率会降低。如果接合时间间隔太短，则可能会滞留气泡。接合时间间隔也与晶圆的尺寸有关。根据一些实施例，键合两个300mm晶圆的接合时间间隔可以在约0.1秒至约2秒之间的范围内。
接合时间间隔可能与电介质层42和142的材料有关。电介质层42和142的材料被相应地调整以调整接合时间间隔。例如，当电介质层42和142均由氧化硅形成时，接合时间间隔可能较短。当电介质层42和142均由氮化硅形成时，接合时间间隔可能较长。通过将电介质层42和142的成分调整为介于氧化硅和氮化硅的成分之间，也可以调整接合时间间隔，并且接合时间间隔可以被改变为期望的值。此外，如将在后续段落中讨论的，当在电介质层42和142之间形成异质键合时，键合强度可以增加得大于同质键合的强度。因此，为了获得更大的键合强度并提高键合良率，电介质层42和142的材料彼此不同，并且被调整为具有期望的成分。
由于电介质层42和142在预键合之前可能会暴露在空气中，因此每个电介质层42和142的表面层可能会被氧化并具有天然氧化物，其厚度可能小于约
Figure BDA0003496404410000111
并且可能小于约
Figure BDA0003496404410000112
与下面的未氧化部分相比，天然氧化物层具有增加的氧原子百分比。
在预键合之后，执行退火工艺，例如，在键合电介质层42和142之间形成Si-O-Si键，使得电介质层42和142以高键合强度彼此键合。相应的工艺在图19所示的工艺流程200中被示为工艺210。复合晶圆60由此形成，如图5所示。根据一些实施例，退火工艺在低于250℃的温度下执行，并且可以在低于约200℃的温度下执行。例如，退火可以在约150℃至约200℃之间的范围内的温度下执行。该退火温度低于在传统的键合工艺中形成同质键合结构所需的250℃或更高的退火温度。根据一些实施例，退火持续时间可以在约5分钟至约30分钟之间的范围内。
图5进一步示出了一个示例实施例，其中接触插塞56被形成为穿透封装组件120，并且将封装组件120中的金属焊盘134A电连接到封装组件20中的金属焊盘34A。相应的工艺在图19所示的工艺流程200中被示为工艺212。接触插塞56落在封装组件20的金属焊盘34A上。接触插塞56也穿透电介质层42和142，并且可以与电介质层42和142接触。电介质层58可被形成以覆盖接触插塞56和衬底124。然后可以执行分割工艺以锯切复合晶圆60，从而形成封装件60’。每个封装件60’可以包括键合到封装组件122(例如，器件管芯)的封装组件22(例如，器件管芯)。
图6至图10示出了一些实施例，其中使用混合键合方案将封装组件20键合到封装组件120。这些实施例类似于图1至图5中的实施例，不同之处在于使用混合键合而不是熔合键合。除非另有说明，否则这些实施例中的组件的材料和形成工艺与在图1至图5所示的先前实施例中由相同的附图标记表示的相同的组件基本上相同。因此，关于图6至图10中所示的组件的形成工艺和材料的细节可在前述实施例的论述中找到。
参考图6，形成封装组件20，其中电介质层42形成在封装组件20的表面处。金属焊盘50形成在电介质层42的表面处。过孔48可以形成在金属焊盘50的下面，并且将金属焊盘50电连接到下面的金属线34。根据一些实施例，金属焊盘50和过孔48通过双镶嵌工艺形成，该工艺可以包括：对电介质层42进行蚀刻以形成过孔开口和覆盖沟槽，用扩散阻挡层和金属材料来填充过孔开口和沟槽，并执行平坦化工艺，以形成金属焊盘50和过孔48。金属焊盘50的顶表面与电介质层42的顶表面是共面的。扩散阻挡层可以由Ti、TiN、Ta、TaN等形成。金属材料可以由铜、铜合金、镍、钨等形成或包括铜、铜合金、镍、钨等。
根据一些实施例，电介质层42包括由同质材料形成的单层。根据替代实施例，电介质层42是包括由不同材料形成的两个或更多个层的复合层。单层的或多层的电介质层42的材料已在前述实施例中讨论过。此外，根据一些实施例，可以形成蚀刻停止层42C以将电介质层42A与电介质层42B分开，该蚀刻停止层42C由与电介质层42B的材料不同的材料形成。
根据一些实施例，电介质层42的表面材料不同于电介质层142(图9)的表面材料。因此，可以执行异质键合工艺。跳过图7和图8所示的过程，并执行图9所示的过程。根据替代实施例，电介质层42的表面材料与电介质层142(图9)的表面材料相同，或者电介质层42的表面材料不同于电介质层142(图9)的表面材料，但它们的成分差异不足以保证在低退火温度的情况下仍能实现高键合强度和高良率。因此，电介质层42的表面材料可以用另一种电介质材料代替，使其与电介质层142的材料区别开来，以便实现更异质的键合。图7和图8中示出了一个示例实施例。
参考图7，通过蚀刻来去除电介质层42的顶部。例如，可以去除图6中所示的层42B。根据形成蚀刻停止层42C的一些实施例，蚀刻可以在蚀刻停止层42C上停止。根据不形成蚀刻停止层的替代实施例，使用时间模式来执行蚀刻，并且剩余电介质层42的顶表面可以处于与过孔48的顶端齐平或高于其顶端的任何位置。
图8示出了电介质层42B’的形成。根据一些实施例，形成工艺包括：将电介质层沉积到高于键合焊盘50的顶表面的水平，并执行诸如CMP工艺或机械研磨工艺之类的平坦化工艺，直到所得电介质层42B’的顶表面与键合焊盘50的顶表面共面为止。电介质层42B’的材料与电介质层142(图9)的表面材料不同，也与所去除的电介质层42B(图6)的材料不同。根据形成蚀刻停止层42C的一些实施例，电介质层42B’位于蚀刻停止层42C之上并与蚀刻停止层42C接触。根据没有形成蚀刻停止层的替代实施例，电介质层42B’位于剩余的电介质层42(参考42A)之上并与剩余的电介质层42接触，并且电介质层42B’和电介质层42A之间的界面可以处于与过孔48的顶端齐平或高于其顶端的任何位置。
图9示出了封装组件120与封装组件20的对齐，其中键合焊盘150与对应的键合焊盘50对齐。然后例如通过以下方式来执行预键合工艺：使封装组件120的中心部分与封装组件20的中心部分接触，并允许接合的传播，直到整个封装组件120与整个封装组件20接触为止。电介质层42和电介质层142的候选表面材料可以根据图1至图5所示实施例中已经讨论的内容进行选择，在此不再赘述。由于电介质层42和142的表面材料之间的理想差异，可以实现最佳的接合时间间隔，使得在电介质层42和142之间没有气泡被滞留，而预键合的吞吐量仍然很高。
在预键合之后，执行退火工艺以形成复合晶圆60，如图10所示。例如，通过键合电介质层42和142之间的Si-O-Si键合，使得电介质层42和142以高键合强度彼此键合。在退火工艺中，键合焊盘50和150的金属(例如，铜)也相互扩散，从而实现金属对金属直接键合，以将键合焊盘50连接到相应的键合焊盘150。根据一些实施例，退火工艺在低于250℃的温度下执行，并且可以在低于约200℃的温度下执行。退火可以在约125℃至约200℃之间的范围内的温度下执行。退火持续时间可以在约30分钟至约180分钟之间的范围内。同样，通过异质键合，键合强度得到提高。然后可以执行分割工艺以锯切复合晶圆60，从而形成封装件60’。每个封装件60’可以包括键合到封装组件122(例如，器件管芯)的封装组件22(例如，器件管芯)。
根据一些实施例，进行实验以寻找能够实现高键合强度、适当接合时间间隔和低退火温度的电介质层42和142的最佳材料和最佳成分。例如，当电介质层42具有成分SiOxNyCz时，可以为电介质层142找到相应的成分SiOx’Ny’Cz’，以实现可使用低退火温度实现的最佳接合时间间隔、高键合强度。由于值x、y和z具有许多组合，因此最佳值x’，y’和z’也具有与值x、y和z相对应的许多对应组合。因此，电介质层42和142由最佳材料SiOxNyCz和SiOx’Ny’Cz’形成。
图11示出了样品晶圆的能量色散X射线分析(EDX)线扫描结果，其中SiON层与氧化硅层键合。X轴代表原子百分比，并且Y轴代表键合结构中的位置。示出了Si、O和N的原子百分比。SiON层位于氧化硅层的顶部上，中间形成有界面层。SiON层、氧化硅层和界面层的位置可以通过确定Si、O和N的原子百分比的变化来找到。EDX线扫描结果显示界面层的厚度有利地小于约
Figure BDA0003496404410000141
其小于优选的厚度
Figure BDA0003496404410000142
并且也明显小于使用常规同质键合方案形成的界面层的厚度范围，即，在约
Figure BDA0003496404410000143
至约
Figure BDA0003496404410000144
之间。
图12示出了样品晶圆的EDX线扫描结果，其中SiN层与氧化硅层键合。X轴代表原子百分比，Y轴代表键合结构中的位置。示出了Si、O和N的原子百分比。SiN层位于氧化硅层的顶部上，中间形成有界面层。SiN层、氧化硅层和界面层的位置可以通过确定Si、O和N的原子百分比的变化来找到。EDX线扫描结果显示界面层的厚度小于约
Figure BDA0003496404410000145
该结果结合图11的结果表明，电介质层42和142的材料对界面层的厚度有显著影响，可以通过选择电介质层42和142的材料的适当组合来减小界面层的厚度。
本公开的实施例可以应用于晶圆对晶圆键合、管芯对晶圆键合、管芯对管芯键合、熔合键合和混合键合。例如，图13示意性地示出了晶圆对晶圆的熔合键合方案。图14示意性地示出了晶圆对晶圆的混合键合方案。图15示意性地示出了管芯对晶圆的熔合键合方案。图16示意性地示出了管芯对晶圆的混合键合方案。图17示意性地示出了管芯对管芯的熔合键合方案。图18示意性地示出了管芯对管芯的混合键合方案。
在上述实施例中，根据本公开的一些实施例讨论了用以形成三维(3D)封装件的一些工艺和特征。还可以包括其他特征和工艺。例如，可以包括测试结构以帮助对3D封装件或3DIC器件进行验证测试。测试结构可以包括例如形成在重新分布层中或在衬底上的测试焊盘，其允许对3D封装或3DIC进行测试、使用探针和/或探针卡等。验证测试可以对中间结构以及最终结构执行。此外，本文公开的结构和方法可以与结合了对已知良好管芯的中间验证的测试方法结合使用以增加良率并降低成本。
本公开的实施例具有一些有利特征。通过选择键合电介质层的材料和成分的适当组合，可以执行异质键合，以实现比常规同质键合方案更高的键合强度、更高的良率和更低的所需退火温度。例如，根据本公开的一些实施例，在退火温度低至200℃(未执行处理)的情况下，键合强度可以达到2J/m2或更高。即使在低至170℃的退火温度下，键合强度仍可以达到1.5J/m2或更高。界面层的厚度可以在约
Figure BDA0003496404410000151
至约
Figure BDA0003496404410000152
之间的范围内。当选择适当的成分组合时，界面层的厚度可以小于
Figure BDA0003496404410000153
小于约
Figure BDA0003496404410000154
或在约
Figure BDA0003496404410000155
至约
Figure BDA0003496404410000156
之间的范围内。作为比较，当使用常规同质键合方案时，键合强度可以达到2J/m2或更高(针对SiO2对SiO2键合)，代价是250℃的高温退火温度和使用N2或O2来执行处理。如果在常规同质键合方案中未执行这种处理，则键合强度低于1.5J/m2。当使用同质键合方案时，界面厚度通常在约
Figure BDA0003496404410000157
至约
Figure BDA0003496404410000158
之间。
根据本公开的一些实施例，一种方法包括：将第一封装组件置为与第二封装组件接触，其中第一封装组件包括第一电介质层，该第一电介质层包括第一电介质材料，其中第一电介质材料是基于氧化硅的电介质材料；第二封装组件包括第二电介质层，该第二电介质层包括第二电介质材料，该第二电介质材料不同于第一电介质材料，其中第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合；以及执行退火工艺以将第一电介质层与第二电介质层进行键合。在一个实施例中，在将第一封装组件置为与第二封装组件接触之前，没有执行使用氮气(N2)的处理工艺，也没有执行使用氧气(O2)的处理工艺。在一个实施例中，第一电介质层具有第一氧原子百分比，第二电介质层具有第二氧原子百分比，并且第一氧原子百分比与第二氧原子百分比之间的第一差异大于约10个百分点。在一个实施例中，第一电介质层具有第一氧原子百分比，并且第二电介质层具有第二氧原子百分比，其中第一氧原子百分比比第二氧原子百分比大第一差异，并且其中，该方法还包括：对第一电介质层执行处理工艺，使得第一电介质层与第二电介质层就氧原子百分比而言具有第二差异，并且第二差异大于第一差异。在一个实施例中，第二电介质层未被处理。在一个实施例中，第一电介质层包括选自由以下项组成的组的材料：氧化硅(SiO2)、氟硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)和硼磷硅酸盐玻璃(BPSG)。在一个实施例中第一封装组件与第二封装组件通过熔合键合而被键合。在一个实施例中，第一封装组件与第二封装组件通过混合键合而被键合，第一电介质层与第二电介质层通过熔合键合而被键合，并且第一电介质层中的第一金属焊盘与第二电介质层中的第二金属焊盘通过金属对金属直接键合而被键合。在一个实施例中，在将第一封装组件置为与第二封装组件接触之前，第二封装组件具有第三电介质材料，该第三电介质材料与第一电介质材料相同，并且该方法还包括用第二电介质材料代替第三电介质材料。在一个实施例中，第一封装组件和第二封装组件通过晶圆对晶圆键合而被彼此键合。在一个实施例中，第一封装组件和第二封装组件通过管芯对晶圆键合而被彼此键合。
根据本公开的一些实施例，一种封装件包括：第一封装组件，该第一封装组件包括第一电介质层，该第一电介质层包括第一电介质材料，其中第一电介质材料是基于氧化硅的电介质材料；以及第二封装组件，该第二封装组件包括第二电介质层，该第二电介质层包括第二电介质材料，该第二电介质材料不同于第一电介质材料，其中第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合，并且其中，第一电介质层被键合到第二电介质层。在一个实施例中，第一电介质层与第二电介质层形成键合界面层，并且其中，键合界面层的厚度小于
Figure BDA0003496404410000171
Figure BDA0003496404410000172
在一个实施例中，键合界面层的厚度小于约
Figure BDA0003496404410000173
在一个实施例中，第二封装组件还包括覆盖并接触第二电介质层的第三电介质层，其中，第三电介质层包括第三电介质材料，该第三电介质材料不同于第二电介质材料；以及位于第二电介质层和第三电介质层中的键合焊盘。在一个实施例中，第一电介质层具有第一氧原子百分比，第二电介质层具有第二氧原子百分比，并且第一氧原子百分比与第二氧原子百分比之间的第一差异大于约10个百分点。
根据本公开的一些实施例，一种封装件包括：第一管芯，该第一管芯包括第一半导体衬底；第一集成电路，位于第一半导体衬底的表面处；以及第一电介质层，位于第一集成电路之上，其中第一电介质层包括第一电介质材料；以及第二管芯，键合到第一管芯，其中第二管芯包括第二半导体衬底；第二集成电路，位于第二半导体衬底的表面处；以及第二电介质层，位于第二集成电路之下，其中第一电介质层物理地键合到第二电介质层，并且其中，第二电介质层包括第二电介质材料，该第二电介质材料不同于第一电介质材料。在一个实施例中，第一电介质材料和第二电介质材料各自包括硅和另外的元素，该元素选自包括以下项的组的材料：氧、碳、氮、及其组合。在一个实施例中，第一电介质层与第二电介质层形成界面层，并且界面层的厚度小于约
Figure BDA0003496404410000174
在一个实施例中，该封装件还包括位于第一管芯中的第一键合焊盘；以及位于第二管芯中的第二键合焊盘，其中第一键合焊盘通过金属对金属直接键合而键合至第二键合焊盘。
下面提供一些示例。示例1.一种形成封装件的方法，包括：
将第一封装组件置为与第二封装组件接触，其中：
所述第一封装组件包括第一电介质层，所述第一电介质层包括第一电介质材料，其中，所述第一电介质材料是基于氧化硅的电介质材料；
所述第二封装组件包括第二电介质层，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料，其中，所述第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合；以及
执行退火工艺以将所述第一电介质层与所述第二电介质层进行键合。
示例2.根据示例1所述的方法，其中，在将所述第一封装组件置为与所述第二封装组件接触之前，没有执行使用氮气N2的处理工艺，也没有执行使用氧气O2的处理工艺。
示例3.根据示例1所述的方法，其中，所述第一电介质层具有第一氧原子百分比，所述第二电介质层具有第二氧原子百分比，并且所述第一氧原子百分比与所述第二氧原子百分比之间的第一差异大于约10个百分点。
示例4.根据示例1所述的方法，其中，所述第一电介质层具有第一氧原子百分比，并且所述第二电介质层具有第二氧原子百分比，其中，所述第一氧原子百分比比所述第二氧原子百分比大第一差异，并且其中，该方法还包括：对所述第一电介质层执行处理工艺，使得所述第一电介质层与所述第二电介质层就氧原子百分比而言具有第二差异，并且所述第二差异大于所述第一差异。
示例5.根据示例4所述的方法，其中，所述第二电介质层未被处理。
示例6.根据示例1所述方法，其中，所述第一电介质层包括选自由以下项组成的组的材料：氧化硅(SiO2)、氟硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)和硼磷硅酸盐玻璃(BPSG)。
示例7.根据示例1所述的方法，其中，所述第一封装组件通过熔合键合而被与所述第二封装组件键合。
示例8.根据示例1所述的方法，其中，所述第一封装组件通过混合键合而被与所述第二封装组件键合，所述第一电介质层通过熔合键合而被与所述第二电介质层键合，并且所述第一电介质层中的第一金属焊盘通过金属对金属直接键合而被与所述第二电介质层中的第二金属焊盘键合。
示例9.根据示例8所述的方法，其中，在将所述第一封装组件置为与所述第二封装组件接触之前，所述第二封装组件具有第三电介质材料，所述第三电介质材料与所述第一电介质材料相同，并且所述方法还包括：用所述第二电介质材料代替所述第三电介质材料。
示例10.根据示例1所述的方法，其中，所述第一封装组件和所述第二封装组件通过晶圆对晶圆键合而被彼此键合。
示例11.根据示例1所述的方法，其中，所述第一封装组件和所述第二封装组件通过管芯对晶圆键合而被彼此键合。
示例12.一种封装件，包括：
第一封装组件，所述第一封装组件包括：
第一电介质层，所述第一电介质层包括第一电介质材料，其中，所述第一电介质材料是基于氧化硅的电介质材料；以及
第二封装组件，所述第二封装组件包括：
第二电介质层，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料，其中，所述第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合，并且其中，所述第一电介质层被键合到所述第二电介质层。
示例13.根据示例12所述的封装件，其中，所述第一电介质层与所述第二电介质层形成键合界面层，并且其中，所述键合界面层的厚度小于
Figure BDA0003496404410000191
示例14.根据权示例13所述的封装件，其中，所述键合界面层的厚度小于约
Figure BDA0003496404410000192
示例15.根据示例12所述的封装件，其中，所述第二封装组件还包括：
第三电介质层，所述第三电介质层覆盖并接触所述第二电介质层，其中，所述第三电介质层包括第三电介质材料，所述第三电介质材料不同于所述第二电介质材料；以及
位于所述第二电介质层和所述第三电介质层中的键合焊盘。
示例16.根据示例12所述的封装件，其中，所述第一电介质层具有第一氧原子百分比，所述第二电介质层具有第二氧原子百分比，并且所述第一氧原子百分比与所述第二氧原子百分比之间的第一差异大于约10个百分点。
示例17.一种封装件，包括：
第一管芯，所述第一管芯包括：
第一半导体衬底；
第一集成电路，位于所述第一半导体衬底的表面处；以及
第一电介质层，位于所述第一集成电路之上，其中，所述第一电介质层包括第一电介质材料；以及
第二管芯，所述第二管芯键合到所述第一管芯，其中，所述第二管芯包括：
第二半导体衬底；
第二集成电路，位于所述第二半导体衬底的表面处；以及
第二电介质层，位于所述第二集成电路之下，其中，所述第一电介质层被实体地键合到所述第二电介质层，并且其中，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料。
示例18.根据示例17所述的封装件，其中，所述第一电介质材料和所述第二电介质材料各自包括硅和另外的元素，该元素选自包括以下项的组的材料：氧、碳、氮、及其组合。
示例19.根据示例17所述的封装件，其中，所述第一电介质层与所述第二电介质层形成界面层，并且所述界面层的厚度小于约
Figure BDA0003496404410000201
示例20.根据示例17所述的封装件，还包括：
第一键合焊盘，位于所述第一管芯中；以及
第二键合焊盘，位于所述第二管芯中，其中，所述第一键合焊盘通过金属对金属直接键合而被键合至所述第二键合焊盘。
上文概述了若干实施例的特征，以使本领域技术人员可以更好地理解本公开的各方面。本领域的技术人员应该领会的是，他们可以容易地使用本公开作为基础，用于设计或者修改其他工艺和结构，以实现与本文引入的实施例相同的目的和/或达到与本文引入的实施例相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。

Claims (10)

1.一种形成封装件的方法，包括：
将第一封装组件置为与第二封装组件接触，其中：
所述第一封装组件包括第一电介质层，所述第一电介质层包括第一电介质材料，其中，所述第一电介质材料是基于氧化硅的电介质材料；
所述第二封装组件包括第二电介质层，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料，其中，所述第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合；以及
执行退火工艺以将所述第一电介质层与所述第二电介质层进行键合。
2.根据权利要求1所述的方法，其中，在将所述第一封装组件置为与所述第二封装组件接触之前，没有执行使用氮气N2的处理工艺，也没有执行使用氧气O2的处理工艺。
3.根据权利要求1所述的方法，其中，所述第一电介质层具有第一氧原子百分比，所述第二电介质层具有第二氧原子百分比，并且所述第一氧原子百分比与所述第二氧原子百分比之间的第一差异大于约10个百分点。
4.根据权利要求1所述的方法，其中，所述第一电介质层具有第一氧原子百分比，并且所述第二电介质层具有第二氧原子百分比，其中，所述第一氧原子百分比比所述第二氧原子百分比大第一差异，并且其中，该方法还包括：对所述第一电介质层执行处理工艺，使得所述第一电介质层与所述第二电介质层就氧原子百分比而言具有第二差异，并且所述第二差异大于所述第一差异。
5.根据权利要求4所述的方法，其中，所述第二电介质层未被处理。
6.根据权利要求1所述方法，其中，所述第一电介质层包括选自由以下项组成的组的材料：氧化硅(SiO2)、氟硅酸盐玻璃(FSG)、未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)和硼磷硅酸盐玻璃(BPSG)。
7.根据权利要求1所述的方法，其中，所述第一封装组件通过熔合键合而被与所述第二封装组件键合。
8.根据权利要求1所述的方法，其中，所述第一封装组件通过混合键合而被与所述第二封装组件键合，所述第一电介质层通过熔合键合而被与所述第二电介质层键合，并且所述第一电介质层中的第一金属焊盘通过金属对金属直接键合而被与所述第二电介质层中的第二金属焊盘键合。
9.一种封装件，包括：
第一封装组件，所述第一封装组件包括：
第一电介质层，所述第一电介质层包括第一电介质材料，其中，所述第一电介质材料是基于氧化硅的电介质材料；以及
第二封装组件，所述第二封装组件包括：
第二电介质层，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料，其中，所述第二电介质材料包括硅和另外的元素，该元素选自由以下项组成的组：碳、氮、及其组合，并且其中，所述第一电介质层被键合到所述第二电介质层。
10.一种封装件，包括：
第一管芯，所述第一管芯包括：
第一半导体衬底；
第一集成电路，位于所述第一半导体衬底的表面处；以及
第一电介质层，位于所述第一集成电路之上，其中，所述第一电介质层包括第一电介质材料；以及
第二管芯，所述第二管芯键合到所述第一管芯，其中，所述第二管芯包括：
第二半导体衬底；
第二集成电路，位于所述第二半导体衬底的表面处；以及
第二电介质层，位于所述第二集成电路之下，其中，所述第一电介质层被实体地键合到所述第二电介质层，并且其中，所述第二电介质层包括第二电介质材料，所述第二电介质材料不同于所述第一电介质材料。
CN202210116113.2A 2021-04-22 2022-02-07 异质电介质键合方案 Pending CN114975133A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163178081P 2021-04-22 2021-04-22
US63/178,081 2021-04-22
US17/457,704 US11869869B2 (en) 2021-04-22 2021-12-06 Heterogeneous dielectric bonding scheme
US17/457,704 2021-12-06

Publications (1)

Publication Number Publication Date
CN114975133A true CN114975133A (zh) 2022-08-30

Family

ID=82974559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210116113.2A Pending CN114975133A (zh) 2021-04-22 2022-02-07 异质电介质键合方案

Country Status (5)

Country Link
US (2) US11869869B2 (zh)
KR (1) KR20220145762A (zh)
CN (1) CN114975133A (zh)
DE (1) DE102022100083A1 (zh)
TW (1) TWI807638B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015010B2 (en) * 2021-03-31 2024-06-18 Taiwan Semiconductor Manufacturing Company Limited Vertically stacked semiconductor device including a hybrid bond contact junction circuit and methods of forming the same
EP4391020A1 (en) * 2022-12-22 2024-06-26 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425155B2 (en) 2014-02-25 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding process and structure
KR102198858B1 (ko) * 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
KR102423813B1 (ko) * 2015-11-27 2022-07-22 삼성전자주식회사 반도체 소자
EP4009361A1 (en) 2016-12-05 2022-06-08 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator structure
TWI703673B (zh) 2018-09-27 2020-09-01 台灣積體電路製造股份有限公司 半導體裝置的製造方法以及半導體裝置
US11557581B2 (en) 2019-09-23 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11183477B2 (en) 2019-09-26 2021-11-23 Intel Corporation Mixed hybrid bonding structures and methods of forming the same

Also Published As

Publication number Publication date
TW202243055A (zh) 2022-11-01
US20220344301A1 (en) 2022-10-27
KR20220145762A (ko) 2022-10-31
TWI807638B (zh) 2023-07-01
US20240096847A1 (en) 2024-03-21
US11869869B2 (en) 2024-01-09
DE102022100083A1 (de) 2022-10-27

Similar Documents

Publication Publication Date Title
US10510699B2 (en) Bond structures and the methods of forming the same
US11587922B2 (en) Process control for package formation
US20120267788A1 (en) Hybrid TSV and Method for Forming the Same
US20240096847A1 (en) Heterogeneous Dielectric Bonding Scheme
US11756933B2 (en) Inactive structure on SoIC
US9576929B1 (en) Multi-strike process for bonding
US20220359292A1 (en) TSV Structure and Method Forming Same
US7855438B2 (en) Deep via construction for a semiconductor device
US20240021509A1 (en) Multi-Liner TSV Structure and Method Forming Same
US11222859B2 (en) Semiconductor device structure with bonding pad and method for forming the same
US20240006352A1 (en) Bonding Structure with Stress Buffer Zone and Method of Forming Same
CN112687643A (zh) 半导体装置
TWI832175B (zh) 半導體結構及其形成方法
TWI752643B (zh) 半導體元件、半導體封裝體及形成半導體元件的方法
US20240096830A1 (en) Adding Sealing Material to Wafer edge for Wafer Bonding
US20230275031A1 (en) Method of Bonding Active Dies and Dummy Dies and Structures Thereof
CN114823495A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination