CN114974164A - 阵列基板和显示面板 - Google Patents

Abstract

本申请实施例公开一种阵列基板，包括扫描驱动电路、沿第一方向延伸并沿第二方向排布的多条扫描线以及呈阵列排布的多个像素单元。扫描驱动电路包括时钟信号输入端和自时钟信号输入端沿第二方向依次排布并级联的多个扫描驱动单元。当多个扫描驱动单元沿第二方向与时钟信号输入端的距离逐渐增大时，多个扫描驱动单元的尺寸逐渐增大，以控制不同的扫描驱动单元中接收的时钟信号的电流大小，通过控制扫描驱动单元接收的时钟信号的电流大小，有效降低邻近时钟信号输入端的线路密集区域的电流密度，改善扫描驱动电路散热。本申请实施例还公开一种包括前述阵列基板的显示面板。

Description

阵列基板和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及应用于阵列基板和显示面板。

背景技术

较少的栅极驱动器技术（Gate Driver Less，GDL）是运用液晶显示面板的原有阵列制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接集成电路板（Integrated Circuit，IC）来完成水平扫描线的驱动。GDL技术能减少外接IC的焊接工序，可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

扫描驱动电路通过接收时序控制器提供的时钟信号对应输出扫描信号至像素单元，以驱动像素单元开启并接收图像显示用的数据信号。目前，由于时序控制器与扫描驱动电路中的多个用于输出扫描信号的扫描驱动单元的距离不同，传输时钟信号的导电走线长度也相应不同，从而导致邻近时序控制器的区域导电走线数量较多且流过的电流抽载较大，使得排布密集的时钟信号线在进行时钟信号传输时容易引起发热现象，进而影响扫描信号的准确输出以及其他功能电路与显示元件的正常工作。

发明内容

鉴于上述现有技术的不足，本申请提供一种时钟信号的抽载电流可调整的阵列基板与显示面板。

本申请一实施例公开一种阵列基板，包括扫描驱动电路、沿第一方向延伸并沿第二方向排布的多条扫描线以及呈阵列排布的多个像素单元，扫描驱动电路包括时钟信号输入端和自时钟信号输入端沿第二方向依次排布并级联的多个扫描驱动单元，多个扫描驱动单元分别自时钟信号输入端接收时钟信号，并依据时钟信号输出扫描信号经扫描线传输至像素单元，以控制像素单元接收用于图像显示的数据信号。当多个扫描驱动单元沿第二方向与时钟信号输入端的距离逐渐增大时，多个扫描驱动单元的尺寸逐渐增大，以控制不同的扫描驱动单元中接收的时钟信号的电流大小。

可选地，时钟信号输入端通过多条沿着第二方向延伸的时钟信号线与多个扫描驱动单元连接，多条时钟信号线用于传输时钟信号至多个扫描驱动单元，其中，与不同位置的扫描驱动单元连接的时钟信号线的长度不同，多条时钟信号线沿第一方向并列排布，多条时钟信号线的横截面积自时钟信号输出端开始沿第二方向逐渐减小。

可选地，多个扫描驱动单元分别构成第一组扫描驱动单元和第二组扫描驱动单元，第一组扫描驱动单元邻近时钟信号输入端，沿第二方向与时钟信号输入端的距离逐渐增大时，第一组扫描驱动单元中的多个扫描驱动单元的尺寸逐渐增大。第二组扫描驱动单元中的多个扫描驱动单元尺寸相同，其中所述第二组扫描驱动单元中所述扫描驱动单元的数量大于或等于零。

可选地，在第一组扫描驱动单元中邻近第二组扫描驱动单元的扫描驱动单元的尺寸小于或等于第二组扫描驱动单元中的扫描驱动单元的尺寸。

可选地，每一个扫描驱动单元还包括输出模块，输出模块用于接收时钟信号并依据时钟信号输出扫描信号，在第一组扫描驱动单元中，沿第二方向与时钟信号输入端的距离逐渐增大时，设置于多个扫描驱动单元内的输出模块的尺寸也逐渐增大。在第二组扫描驱动单元中，每个扫描驱动单元中的输出模块的尺寸相同。

可选地，输出模块包括至少一个用于输出扫描信号的开关管和存储电容，在第一组扫描驱动单元中，沿第二方向与时钟信号输入端的距离逐渐增大时，开关管和/或存储电容的尺寸逐渐增大。

可选地，扫描驱动单元还包括控制节点和扫描信号输出端，开关管为晶体管，晶体管的源极连接时钟信号线，晶体管的栅极连接控制节点，晶体管的漏接连接扫描信号输出端，当控制节点的电位为第一电位时，晶体管导通且源极与漏极电性导通，时钟信号经时钟信号线、晶体管传输至扫描信号输出端并作为扫描信号输出。当控制节点的电位为第二电位时，晶体管截止，源极与漏极电性断开，扫描信号输出端停止输出扫描信号。

可选地，存储电容电性连接于控制节点与扫描信号输出端之间，存储电容用于钳位晶体管的栅极与源极的电压以维持控制晶体管处于导通状态，当晶体管导通时，时钟信号的电流自时钟信号线、晶体管传输至扫描信号输出端为存储电容充电。其中，晶体管与存储电容接收的时钟信号的电流和输出的扫描信号的电流大小，与开关管和/或存储电容的尺寸大小呈正相关。

可选地，扫描驱动电路和输出模块的尺寸为扫描驱动电路和输出模块在阵列基板上的面积。

可选地，扫描驱动单元还包括上拉控制模块和下拉控制模块，上拉控制模块用于接收级联的扫描驱动单元输出的扫描信号，并依据扫描信号上拉控制节点的电位至第一电位；下拉控制模块用于接收另一级联的扫描驱动单元输出的扫描信号，并依据扫描信号下拉控制节点的电位至第二电位。

本实施例还公开一种显示面板，包括显示控制电路、数据驱动电路与前述的阵列基板，显示控制电路用于输出栅极输出控制信号至设置于阵列基板的扫描驱动电路，输出源极输出控制信号至数据驱动电路，以控制扫描驱动电路输出扫描信号至像素单元、控制数据驱动电路输出数据信号至像素单元，像素单元依据扫描信号和数据信号执行图像显示。

相较于现有技术，通过控制多个扫描驱动单元距离时钟信号输入端越远，使扫描驱动单元的面积越大，以控制不同的扫描驱动单元中接收的时钟信号的电流大小不同，通过控制扫描驱动单元接收的时钟信号的电流大小，有效降低邻近时钟信号输入端的线路密集区域的电流密度，改善扫描驱动电路散热，并且随着扫描驱动单元面积的增大，扫描驱动单元的驱动能力逐渐增大同时随着扫描驱动单元距离时钟信号输入端越远，扫描驱动单元对应连接的时钟信号线的阻抗也逐渐增大，通过逐渐增大的驱动能力抵消时钟信号线逐渐阻抗对显示效果的影响，使得显示面板在显示图像时，图像显示更加均匀。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请第一实施例提供的显示装置的侧面结构示意图；

图2为本申请第二实施例提供的显示面板的平面布局示意图；

图3为本申请第三实施例提供的一种阵列基板的布局示意图；

图4为图3中GDL单元的等效电路图；

图5为图4中时钟信号与扫描信号波形对比示意图；

图6为图4中时钟信号线的排布示意图。

附图标记说明：显示装置-1、显示面板-10、背光模组-20、阵列基板-11、液晶层-12、彩膜基板-13、数据驱动电路-14、像素单元-15、显示控制电路-16、扫描驱动电路-17、第一方向-F1、第二方向-F2、扫描线-G1~Gn、数据线-S1～Sm、水平同步信号-Hsyn、垂直同步信号-Vsyn、栅极输出控制信号-Cg、源极输出控制信号-Cs、时钟信号-CLK、扫描驱动单元-170、扫描信号-G(1)~G(n)、时钟信号输入端-171、时钟信号线-172、上拉控制模块-1701、输出模块-1702、下拉控制模块-1703、下拉模块-1704、控制节点-Q(K)、存储电容-C(K) 、扫描信号输出端-GOUT、第一晶体管-T1、第二晶体管-T2、第三晶体管-T3、第四晶体管-T4、低压电位-VSS。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。需要说明的是，本申请的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

此外，本申请中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请参阅图1，图1为本申请第一实施例提供的显示装置1的侧面结构示意图。如图1所示，显示装置1包括显示面板10和背光模组20（Back light Module, BM），其中，背光模组20用于提供显示用的光线至显示面板10的显示区域10a。非显示区域10b用于设置控制图像显示的相关驱动模块。

在示例性实施例中，显示面板10可以为液晶显示面板，也可以为其他类型的显示面板，本申请不做限制。

以液晶显示面板为例，显示面板10包括有阵列基板 (Array substrate, AS)11与彩膜基板 (Color film substrate, CF) 13，以及夹设于阵列基板11与彩膜基板13之间的液晶层12。阵列基板11与彩膜基板13上设置驱动元件依据数据信号Data产生相应的电场，从而驱动液晶层12中液晶分子旋转的角度以出射相应亮度的光线，以执行图像显示。

请一并参阅图1-图2，图2为本申请第二实施例提供的显示面板10的平面布局示意图。

如图2所示，显示面板10还包括数据驱动电路14、显示控制电路16以及设置于阵列基板11的扫描驱动电路17。数据驱动电路14和显示控制电路16设置于显示面板10的非显示区域10b（图1）。

显示控制电路16从外部信号源接收表示图像信息的图像信号、取得同步用的时钟信号CLK、水平同步信号Hsyn及垂直同步信号Vsyn，并输出供控制扫描驱动电路17使用的栅极输出控制信号Cg和时钟信号CLK、供控制数据驱动电路14使用的源极输出控制信号Cs及表示图像信息的数据信号Data。本实施例中，显示控制电路16对原数据信号进行数据调整处理后获得数据信号Data，并且将数据信号Data传输至数据驱动电路14。

扫描驱动电路17接收显示控制电路16输出的栅极输出控制信号Cg和时钟信号CLK，向各扫描线G1～Gn输出扫描信号。数据驱动电路14接收显示控制电路16输出的源极输出控制信号Cs，并向各数据线S1～Sm输出在显示区域10a中各个像素单元15中驱动元件执行图像显示用的数据信号Data。其中，提供到显示面板10中数据信号Data为模拟形式的灰阶电压。扫描驱动电路17输出扫描信号控制像素单元15接收数据驱动电路14输出数据信号Data，以控制像素单元15显示对应图像。

请参阅图3，图3为本申请第三实施例提供的一种阵列基板的布局示意图。如图3所示，阵列基板11包括扫描驱动电路17、沿第一方向F1延伸并沿第二方向F2排布的多条扫描线以及呈阵列排布的多个像素单元15（图2），扫描驱动电路17包括时钟信号输入端171和自时钟信号输入端沿第二方向依次排布并级联的多个扫描驱动单元170，多个扫描驱动单元170分别自时钟信号输入端171接收时钟信号CLK，并依据时钟信号CLK输出扫描信号经扫描线传输至像素单元15，以控制像素单元15接收用于图像显示的数据信号。

当多个扫描驱动单元170沿第二方向F2与时钟信号输入端171的距离逐渐增大时，多个扫描驱动单元170的尺寸逐渐增大，以控制不同的扫描驱动单元中接收的时钟信号的电流大小。为便于说明后文中，扫描驱动单元170用GDL单元代替。

具体地，扫描驱动电路17包括n个GDL单元，n个GDL单元自第一个GDL单元GDL1至第n个GDL单元GDLn，GDL单元的尺寸逐渐增大。

扫描驱动电路17中的n个GDL单元依次沿第二方向F2设置于阵列基板11的一侧。数据驱动电路14和显示控制电路16设置于多个覆晶薄膜(Chip On Flex，COF)，可以理解，多个COF还对应设置有电源电路等其他功能电路。

自COF一端沿第二方向F2设置有多条时钟信号线172，用于分别为GDL单元传输时钟信号CLK。时钟信号输入端171通过多条时钟信号线172与多个GDL单元连接，用于经多条时钟信号线172传输时钟信号CLK至多个GDL单元。

沿第二方向F2依次排列的n个GDL单元包括第一组GDL单元D1和第二组GDL单元D2，第一组GDL单元与第二组GDL单元依次排列，第一组GDL单元临近时钟信号输入端171。第一组GDL单元包括多个尺寸不同的GDL单元，沿第二方向F2与时钟信号输入端171的距离逐渐增大时，GDL单元的尺寸逐渐增大，第二组GDL单元D2包括多个尺寸相同的GDL单元，其中第二组GDL单元D2中GDL单元的数量大于或等于零。也即是在多个依次排列的GDL单元中，GDL单元的尺寸可以为逐渐变化，且任意两个GDL单元的尺寸不相同。

具体为，第一组GDL单元包括第一个GDL单元GDL1至第j个GDL单元GDLj，第二组GDL单元包括第j+1个GDL单元GDL(j+1)至第n个GDL单元GDLn。在第一组GDL单元D1中，多个沿第二方向F2排列的多个GDL单元的尺寸逐渐增大，即第一个GDL单元GDL1的尺寸最小，第j个GDL单元GDLj的尺寸最大。在第二组GDL单元中多个沿第二方向F2排列的多个GDL单元的尺寸相同。在平面上展示则为面积大小的变化。

在第一组GDL单元D1中，尺寸最大的GDL单元具有第一尺寸，在第二组GDL单元中，GDL单元具有第二尺寸，第一尺寸小于或等于第二尺寸，也即是第一组GDL单元D1中，尺寸最大的GDL单元即第j个GDL单元GDLj的尺寸小于或等于第二组GDL单元D2中GDL单元的尺寸。

请参阅图4，图4为图3中GDL单元的等效电路图。如图4所示，以第K个GDL单元即第K个扫描驱动单元170为例，其中，5≤K≤n，第K个GDL单元包括上拉控制模块1701、输出模块1702、下拉控制模块1703、下拉模块1704和控制节点Q，上拉控制模块1701、输出模块1702、下拉控制模块1703和下拉模块1704分别至少包括一个开关管，在本实施例中开关管为晶体管。

其中，上拉控制模块1701电性连接于控制节点Q(K)，用于接收第K-4个GDL单元输出的第K-4扫描信号G(K-4)。并依据第K-4扫描信号G(K-4)上拉控制节点Q(K)的电位至第一电位。

输出模块1702电性连接于时钟信号线、控制节点Q(K)和输出节点GOUT，当控制节点Q(K)的电压为第一电位时，自时钟信号线接收第i时钟信号CLK(i)以控制扫描信号输出端GOUT输出第K级扫描信号G(K)，其中第一电位为高电平。

下拉控制模块1703电性连接于控制节点Q(K)和低压电位端VSS，用于接收级联的第K+8个GDL单元输出的第K+8扫描信号G(K+8)，并依据第K+8扫描信号G(K+8)下拉控制节点Q(K)的电位至第二电位，其中第二电位为低电平也即是低压电位端VSS的电平。

下拉模块1704电性连接于扫描信号输出端GOUT和低压电位端VSS，用于接收级联的第K+8个GDL单元输出的第K+8扫描信号G(K+8)，并依据第K+8扫描信号G(K+8)将扫描信号输出端GOUT与低压电位端VSS接通，以控制第K扫描信号G(K)停止输出。

具体地，上拉控制模块1701包括第一晶体管T1，第一晶体管T1的栅极和源极接入第K-4扫描信号G(K-4)的输入端（未标识），漏极电性连接于控制节点Q(K)。用于接收并依据第K-4扫描信号G(K-4)上拉控制节点Q(K)的电位至第一电位。

输出模块1702包括第二晶体管T2和存储电容C(K)，第二晶体管T2源极连接时钟信号线、栅极连接控制节点Q(K)，漏极连接扫描信号输出端GOUT。存储电容C(K)一端连接控制节点Q(K)，另一端连接扫描信号输出端GOUT。存储电容C(K)用于钳位第二晶体管T2的栅极与源极的电压以维持控制第二晶体管T2处于导通状态，当控制节点Q(K)为第一电位即高电位时，第二晶体管T2的源极与漏极导通，第i时钟信号CLK(i)自源极进入，并从漏极输出至扫描信号输出端GOUT，扫描信号自扫描信号输出端GOUT输出，时钟信号CLK的电流为存储电容C(K)充电。用于为存储电容C(K)充电的电流为抽载电流，为了使存储电容C(K)存储足够的电荷量，需要较大的抽载电流，抽载电流均由传输时钟信号CLK的时钟信号线传输至存储电容C(K)。其中，第二晶体管T2与存储电容接收的时钟信号CLK的电流和输出的扫描信号的电流大小，与开关管和/或存储电容C(K)的尺寸大小呈正相关。

下拉控制模块1703包括第三晶体管T3，第三晶体管T3源极接入控制节点Q(K)，栅极连接第K+4扫描信号G(K+4)的输出端（未标识），漏极连接低压电位VSS。下拉模块1704包括第四晶体管T4，第四晶体管T4源极连接扫描信号输出端GOUT，栅极连接第K+4扫描信号G(K+4)的输出端（未标识），漏极连接低压电位VSS。

下拉模块1704包括第四晶体管T4，第四晶体管T4的源极电性连接于扫描信号输出端GOUT、漏极电性连接于低压电位端VSS，栅极电性连接于第K+4个GDL单元的扫描信号输出端，用于在第K+4扫描信号G(K+4)的控制下，将扫描信号输出端GOUT与低压电位VSS导通，控制第K扫描信号G(K)停止输出。

其中，自第一个GDL单元GDL1至第n个GDL单元GDLn，GDL单元的尺寸逐渐增大，设置于各GDL单元内部的输出模块1702的尺寸也逐渐增大。由于输出模块1702包括存储电容C(K)和第二晶体管T2，故输出模块1702尺寸越大，存储电容C(K)和第二晶体管T2的尺寸也越大，也即是通过控制存储电容C(K)和第二晶体管T2的尺寸，进而控制输出模块1702的尺寸，最终控制GDL单元的尺寸。

在示例性实施例中，输出模块1702可包括存储电容C(K)和多个第二晶体管T2，可通过控制存储电容C(K)的尺寸和/或第二晶体管T2的数量来控制输出模块1702的尺寸大小，例如存储电容C(K)的尺寸越大和/或第二晶体管T2的数量越多，输出模块1702尺寸越大。

其中，在第一组GDL单元D1中，第一个GDL单元GDL1至第j个GDL单元GDLj的尺寸逐渐增大，分别设置于第一个GDL单元GDL1至第j个GDL单元GDLj内的输出模块1702的尺寸也逐渐增大1＜j≤n。在第二组GDL单元D2中，分别设置于任意两个尺寸相同的GDL单元中输出模块1702的尺寸相同。

将第一组GDL单元D1中的多个GDL单元分别制作为不同尺寸具体是将GDL单元中的输出模块1702中的晶体管即第二晶体管T2和/或存储电容C(K)的尺寸进行调整。第二晶体管T2和/或存储电容C(K)尺寸越小，输出模块1702的尺寸越小，使得GDL单元的尺寸也越小。

当将第二晶体管T2和/或存储电容C(K)尺寸制作越小时，存储电容C(K)电荷存储量越少，使得时钟信号CLK的电流越小，进而减小流过时钟信号线的电流，使得时钟信号线172的由于电流过大引起的发热现象降低。

请参阅图5，图5为图4中时钟信号与扫描信号波形对比示意图。如图5所示，第一个GDL单元GDL1与第j个GDL单元和第n个GDL单元接收时钟信号CLK的波形具有一定差异，但是输出的扫描信号的波形相似。

其中，在第一组GDL单元D1中，越靠近时钟信号输入端171的GDL单元接收到的时钟信号CLK受到的阻抗越小，使得接收的时钟信号CLK的波形越完整，其输出的扫描信号的波形就越接近时钟信号CLK的波形，但同时由于第一GDL单元GDL1中晶体管和/或存储电容的尺寸相较于其他GDL单元更小，故第一GDL单元GDL1的驱动能力相较于其他GDL单元更低，进而使得输出的扫描信号的波形与时钟信号CLK的波形具有一定的差异。以此类推，第一个GDL单元GDL1至第j个GDL单元GDLj的尺寸逐渐增大，使第一个GDL单元GDL1至第j个GDL单元GDLj的驱动能力逐渐增大。同时由于为第一个GDL单元GDL1至第j个GDL单元GDLj传输时钟信号CLK的时钟信号线172逐渐增长，使时钟信号CLK受到的阻抗逐渐变大，通过逐渐增大的驱动能力抵消时钟信号线172逐渐增大的阻抗的影响效果，使得第一个GDL单元GDL1至第j个GDL单元GDLj的输出的扫描信号的波形趋于相同，进而使得像素单元15进行图像显示时，图像显示更加均匀，显示效果更佳。如，第一个GDL单元GDL1输出的第一扫描信号G(1)与第j个GDL单元GDLj输出的第j扫描信号G(j)波形相似。

在第二组GDL单元D2中，第j+1个GDL单元GDLj+1至第n个GDL单元GDLn均已处于较大尺寸，故驱动能力均已处于较佳状态，此时输出的扫描信号波形也趋于相同，如第j+1个GDL单元GDLj+1输出的第j+1扫描信号G(j+1)的波形与第n个GDL单元GDLn输出的第n扫描信号G(n)相似。

请参阅图6，图6为图4中时钟信号线的排布示意图。如图6所示，

在多个GDL单元的一侧设置有沿第二方向F2延伸的多条时钟信号线172，时钟信号输入端171通过多条时钟信号线172与多个GDL单元连接，用于经多条时钟信号线172传输时钟信号CLK至多个GDL单元。多条时钟信号线172沿第一方向F1并列排布，多条时钟信号线172排布的横截面积自时钟信号输入端171沿第二方向F2逐渐减小。

具体地，多条时钟信号线172设置于依次排列的多个GDL单元的一侧并沿第二方向F2延伸。自第一个GDL单元GDL1至第n个GDL单元GDLn，GDL单元的尺寸逐渐增大，使得多条时钟信号线172排布的横截面积逐渐减小，也即是越靠近时钟信号输入端171，时钟信号线172排布的横截面积越大，距离时钟信号输入端171越远，时钟信号线172排布的横截面积越小。

在一种实施例中，多个GDL单元可分为第一组GDL单元D1和第二组GDL单元D2，在第一组GDL单元D1中，由于自第一个GDL单元GDL1至第j个GDL单元GDLj的尺寸逐渐增大，使得时钟信号线172排布的横截面积逐渐减小。在第二组GDL单元D2中，由于自第j+1个GDL单元GDLj+1至第n个GDL单元GDLn尺寸相同，使得时钟信号线172在临近第二组GDL单元D2的位置排布的横截面积相同。

由于多条时钟信号线172用于为依次沿第二方向排列的多个GDL单元传输时钟信号CLK，与第一个GDL单元GDL1至第n个GDL单元GDLn连接的时钟信号线172均由时钟信号输入端171沿第二方向F2延伸，故与排列在后一部分的GDL单元连接的时钟信号线172均要经过前一部分GDL单元连接的时钟信号线172排布的区域，而前一部分GDL单元连接的时钟信号线172由于不用往后输送时钟信号CLK，故不用往后继续延伸。

因此，越靠近时钟信号输入端171，排列的时钟信号线172的数量越多，当时钟信号线172排列越密集，时钟信号CLK进行传输时，电流密度就越大，越容易发热，进而容易造成液晶极化现象。

而本实施例中，越靠近时钟信号输入端171，时钟信号线172的排布空间越大，降低了多条时钟信号线172在进行时钟信号CLK传输时的电流密度，消除了时钟信号线172传输时钟信号CLK时由于电流密度过大引起的发热以及由发热引起的液晶极化现象，进而提升了图像显示效果。

同时，由于靠近时钟信号输入端171的GDL单元尺寸更小，使得扫描驱动电路17节省了更多空间，通过扫描驱动电路17节省的空间可以用于将显示面板在拐角处也即是靠近时钟信号输入端171的GDL单元的位置制作为圆角或者设计更大的倒角，以实现显示面板样式美化设计。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种阵列基板，包括扫描驱动电路、沿第一方向延伸并沿第二方向排布的多条扫描线以及呈阵列排布的多个像素单元，所述扫描驱动电路包括时钟信号输入端和自所述时钟信号输入端沿所述第二方向依次排布并级联的多个扫描驱动单元，所述多个扫描驱动单元分别自所述时钟信号输入端接收时钟信号，并依据所述时钟信号输出扫描信号经所述扫描线传输至所述像素单元，以控制所述像素单元接收用于图像显示的数据信号；

其特征在于，当所述多个扫描驱动单元沿所述第二方向与所述时钟信号输入端的距离逐渐增大时，所述多个扫描驱动单元的尺寸逐渐增大，以控制不同的所述扫描驱动单元中接收的时钟信号的电流大小。

2.如权利要求1所述的阵列基板，其特征在于，所述时钟信号输入端通过沿所述第二方向延伸的多条时钟信号线与所述多个扫描驱动单元连接，所述多条时钟信号线用于传输所述时钟信号至所述多个扫描驱动单元，其中，与不同位置的所述扫描驱动单元连接的时钟信号线的长度不同，所述多条时钟信号线沿所述第一方向并列排布，所述多条时钟信号线的横截面积自所述时钟信号输出端开始沿所述第二方向逐渐减小。

3.如权利要求2所述的阵列基板，其特征在于，所述多个扫描驱动单元分别构成第一组扫描驱动单元和第二组扫描驱动单元，所述第一组扫描驱动单元邻近所述时钟信号输入端；

沿所述第二方向与所述时钟信号输入端的距离逐渐增大时，所述第一组扫描驱动单元中的多个所述扫描驱动单元的尺寸逐渐增大；

所述第二组扫描驱动单元中的多个所述扫描驱动单元尺寸相同，其中所述第二组扫描驱动单元中所述扫描驱动单元的数量大于或等于零。

4.如权利要求3所述的阵列基板，其特征在于，

在所述第一组扫描驱动单元中邻近所述第二组扫描驱动单元的所述扫描驱动单元的尺寸小于或等于第二组扫描驱动单元中的所述扫描驱动单元的尺寸。

5.如权利要求3所述的阵列基板，其特征在于，每一个所述扫描驱动单元还包括输出模块，所述输出模块用于接收所述时钟信号并依据所述时钟信号输出所述扫描信号；

在所述第一组扫描驱动单元中，沿所述第二方向与所述时钟信号输入端的距离逐渐增大时，设置于多个所述扫描驱动单元内的所述输出模块的尺寸也逐渐增大；

在所述第二组扫描驱动单元中，每个所述扫描驱动单元中的所述输出模块的尺寸相同。

6.如权利要求5所述的阵列基板，其特征在于，所述输出模块包括至少一个用于输出所述扫描信号的开关管和存储电容，在所述第一组扫描驱动单元中，沿所述第二方向与所述时钟信号输入端的距离逐渐增大时，所述开关管和/或所述存储电容的尺寸逐渐增大。

7.如权利要求6所述的阵列基板，其特征在于，所述扫描驱动单元还包括控制节点和扫描信号输出端，所述开关管为晶体管，所述晶体管的源极连接所述时钟信号线，所述晶体管的栅极连接所述控制节点，所述晶体管的漏接连接所述扫描信号输出端，

当所述控制节点的电位为第一电位时，所述晶体管的源极与漏极电性导通，所述时钟信号经所述时钟信号线、所述晶体管的源极与漏极传输至所述扫描信号输出端并作为所述扫描信号输出；

当所述控制节点的电位为第二电位时，所述晶体管的源极与漏极电性断开，所述扫描信号输出端停止输出所述扫描信号。

8.如权利要求7所述的阵列基板，其特征在于，

所述存储电容电性连接于所述控制节点与所述扫描信号输出端之间，所述存储电容用于钳位所述晶体管的栅极与源极的电压以维持控制所述晶体管处于导通状态，当所述晶体管导通时，所述时钟信号的电流自所述时钟信号线、所述晶体管传输至所述扫描信号输出端为所述存储电容充电；

其中，所述晶体管与所述存储电容接收的时钟信号的电流和输出的所述扫描信号的电流大小，与所述开关管和/或所述存储电容的尺寸大小呈正相关。

9.如权利要求7所述的阵列基板，其特征在于，所述扫描驱动单元还包括上拉控制模块和下拉控制模块，所述上拉控制模块用于接收级联的所述扫描驱动单元输出的所述扫描信号，并依据所述扫描信号上拉所述控制节点的电位至所述第一电位；所述下拉控制模块用于接收另一级联的所述扫描驱动单元输出的所述扫描信号，并依据所述扫描信号下拉所述控制节点的电位至所述第二电位。

10.一种显示面板，其特征在于，包括显示控制电路、数据驱动电路与如权利要求1-9中任意一项所述的阵列基板，所述显示控制电路用于输出栅极输出控制信号至设置于所述阵列基板的所述扫描驱动电路，输出源极输出控制信号至所述数据驱动电路，以控制所述扫描驱动电路输出所述扫描信号至所述像素单元、控制所述数据驱动电路输出数据信号至所述像素单元，所述像素单元依据所述扫描信号和所述数据信号执行图像显示。

Images