CN114970831A - 一种数模混合存算一体化设备 - Google Patents

一种数模混合存算一体化设备 Download PDF

Info

Publication number
CN114970831A
CN114970831A CN202210660792.XA CN202210660792A CN114970831A CN 114970831 A CN114970831 A CN 114970831A CN 202210660792 A CN202210660792 A CN 202210660792A CN 114970831 A CN114970831 A CN 114970831A
Authority
CN
China
Prior art keywords
digital
analog
memory
calculation
calculation result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210660792.XA
Other languages
English (en)
Inventor
张和
康旺
李赛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN202210660792.XA priority Critical patent/CN114970831A/zh
Publication of CN114970831A publication Critical patent/CN114970831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Neurology (AREA)
  • Evolutionary Computation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供一种数模混合存算一体化设备，包括：包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；用于分别接收模拟存内计算阵列的第一计算结果和数字存内计算阵列的第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果。本发明实施例提供的数模混合存算一体化设备，能够提高数据计算效率。

Description

一种数模混合存算一体化设备
技术领域
本发明涉及数据处理技术领域，具体涉及一种数模混合存算一体化设备。
背景技术
近年来，为了解决器件尺寸微缩挑战与冯诺依曼计算架构瓶颈，存内计算(或者也可称为存算一体、内存计算等)技术得到人们的广泛关注，其基本思想是存储与计算融合在同一个芯片，从而直接利用存储器进行计算，减少存储器与处理器之间的数据传输，降低功耗的同时提高性能。
存算一体计算技术目前被认为是后摩尔时代解决大数据实时智能处理的高效硬件方案之一，也是目前深度学习神经网络高效实施方案之一。对于深度学习神经网络应用，其最频繁的运算是乘积累加运算(Multiply Accumulate,简称MAC)，通过存内计算的方式可以高效的实现MAC运算，从而在大幅度提高性能的同时降低功耗。现有技术方案主要分为模拟存算一体和数字存算一体，分别独立进行存算一体，从而使得数据计算效率不够高效。
发明内容
针对现有技术中的问题，本发明实施例提供一种数模混合存算一体化设备，能够至少部分地解决现有技术中存在的问题。
一方面，本发明提出一种数模混合存算一体化设备，包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：
所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；
用于接收输入的权值数据，并对所述权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；
所述模拟存内计算阵列用于接收数字输入信号和所述低比特位组数据，对所述数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；
所述数字存内计算阵列用于接收数字输入信号和所述高比特位组数据，对所述数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；
所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；
用于分别接收所述第一计算结果和所述第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果。
其中，所述模拟存内计算阵列具体用于：
接收数字输入信号和所述低比特位组数据，将所述数字输入信号转换为模拟输入信号，对所述模拟输入信号和所述低比特位组数据进行模拟计算，对模拟计算结果进行数字转换，得到第一计算结果。
其中，所述模拟存内计算阵列内置有数模信号转换器和模数信号转换器；
相应的，通过所述数模信号转换器将所述数字输入信号转换为模拟输入信号，以及通过所述模数信号转换器对模拟计算结果进行数字转换，得到第一计算结果。
其中，所述数字存内计算阵列内置有数字累加器；
相应的，通过所述数字累加器对所述数字输入信号和所述高比特位组数据进行数字计算，得到第二计算结果。
其中，所述数模混合存算一体化设备还包括存算一体数据接口；
所述存算一体数据接口与所述计算结果合成单元相连接，用于将融合计算结果发送至数据接收方。
其中，所述数模混合存算一体化设备还包括控制电路；
所述控制电路分别与所述存储访存接口、所述模拟存内计算阵列、所述数字存内计算阵列、所述计算结果合成单元和所述存算一体数据接口相连接；
用于接收控制信号，并根据所述控制信号控制所述存储访存接口、所述模拟存内计算阵列、所述数字存内计算阵列、所述计算结果合成单元和所述存算一体数据接口。
其中，使用上述数模混合存算一体化设备的数据处理方法，包括：
对权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；
对数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；对数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；
融合所述第一计算结果和所述第二计算结果，得到融合计算结果。
其中，所述数据处理方法还包括：
将融合计算结果发送至数据接收方。
其中，所述对权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据，包括：
对权值数据按照高比特位和低比特位分别进行均分，得到位数相等的高比特位组数据和低比特位组数据。
其中，所述权值数据与所述数字输入信号之间为乘加运算。
本发明实施例提供的数模混合存算一体化设备，包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；用于接收输入的权值数据，并对所述权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；所述模拟存内计算阵列用于接收数字输入信号和所述低比特位组数据，对所述数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；所述数字存内计算阵列用于接收数字输入信号和所述高比特位组数据，对所述数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；用于分别接收所述第一计算结果和所述第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果，能够提高数据计算效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本发明一实施例提供的数模混合存算一体化设备结构示意图。
图2是本发明一实施例提供的模拟存内计算阵列结构示意图。
图3是本发明另一实施例提供的数模混合存算一体化设备结构示意图。
图4是本发明一实施例提供的数字存内计算阵列结构示意图。
图5是本发明另一实施例提供的数模混合存算一体化设备结构示意图。
图6是本发明另一实施例提供的数模混合存算一体化设备结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1是本发明一实施例提供的数模混合存算一体化设备结构示意图，如图1所示，本发明实施例提供的数模混合存算一体化设备，包括：存储访存接口1、模拟存内计算阵列2、数字存内计算阵列3和计算结果合成单元4；其中：
所述存储访存接口1分别与所述模拟存内计算阵列2和所述数字存内计算阵列3相连接；
用于接收输入的权值数据，并对所述权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；
所述模拟存内计算阵列2用于接收数字输入信号和所述低比特位组数据，对所述数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；
所述数字存内计算阵列3用于接收数字输入信号和所述高比特位组数据，对所述数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；
所述计算结果合成单元4分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；
用于分别接收所述第一计算结果和所述第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果。
如图2所示，对模拟存内计算阵列2说明如下：
模拟存内计算阵列2基于模拟信号运算实现计算任务，常见存储介质包含RRAM、MRAM、SRAM和Flash等。
如图2所示，外部的数字输入信号需要先经过DAC转换为模拟输入信号，将模拟输入信号作为模拟存内计算阵列2的输入。模拟存内计算阵列2包括存储计算单元，其介质和结构多种多样，此处不做限制。模拟存内计算阵列2实现乘加计算，并输出模拟量的计算结果。最终，经过ADC将模拟计算结果转化为数字信号，得到第一计算结果并输出。
如图3所示，所述模拟存内计算阵列2具体用于：
接收数字输入信号和所述低比特位组数据，将所述数字输入信号转换为模拟输入信号，对所述模拟输入信号和所述低比特位组数据进行模拟计算，对模拟计算结果进行数字转换，得到第一计算结果。
所述模拟存内计算阵列2内置有数模信号转换器和模数信号转换器；
相应的，通过所述数模信号转换器将所述数字输入信号转换为模拟输入信号，以及通过所述模数信号转换器对模拟计算结果进行数字转换，得到第一计算结果。
需要说明的是，参照图2，可以将图2中的DAC和ADC内置在存储/计算阵列中。
如图4所示，对数字存内计算阵列3说明如下：
数字存内计算阵列3主要由SRAM存储介质实现，但此处并不限制其余存储介质。如图4所示，数字输入信号直接以数字信号形式输入到数字存内计算阵列3中，数字存内计算阵列3也以数字信号的形式进行运算，数字存内计算阵列3包括逻辑门及加法树等结构，实现数字式的乘法和加法运算。计算结果由底部的数字累加器进行累加，实现完整的乘加运算。
所述数字存内计算阵列3内置有数字累加器；
相应的，通过所述数字累加器对所述数字输入信号和所述高比特位组数据进行数字计算，得到第二计算结果。
需要说明的是，参照图4，可以将图4中数字累加器内置在数字存内计算阵列3中。
在低精度计算场景，模拟存算一体方案有很好的性能优势。但是在高精度计算场景，只能选取数字存算一体方案来进行计算。
然而，数字存算一体方案性能相较于传统数字处理方案提升有限，且存储密度较低。因此，本发明实施例将数字和模拟存算一体技术结合。将高精度计算任务进行拆分，分别由数字和模拟存算一体处理，兼顾面积开销与功耗开销。结构如图5所示。
如图6所示，进一步地，所述数模混合存算一体化设备还包括存算一体数据接口5；
所述存算一体数据接口5与所述计算结果合成单元4相连接，用于将融合计算结果发送至数据接收方，数据接收方可以根据实际需要指定。
进一步地，所述数模混合存算一体化设备还包括控制电路；
所述控制电路分别与所述存储访存接口1、所述模拟存内计算阵列2、所述数字存内计算阵列3、所述计算结果合成单元4和所述存算一体数据接口5相连接；
用于接收控制信号，并根据所述控制信号控制所述存储访存接口1、所述模拟存内计算阵列2、所述数字存内计算阵列3、所述计算结果合成单元4和所述存算一体数据接口5。
本发明实施例提供的数模混合存算一体化设备，包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；用于接收输入的权值数据，并对所述权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；所述模拟存内计算阵列用于接收数字输入信号和所述低比特位组数据，对所述数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；所述数字存内计算阵列用于接收数字输入信号和所述高比特位组数据，对所述数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；用于分别接收所述第一计算结果和所述第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果，能够提高数据计算效率。
进一步地，使用上述数模混合存算一体化设备的数据处理方法，包括：
步骤S1：对权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据。所述对权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据，包括：
对权值数据按照高比特位和低比特位分别进行均分，得到位数相等的高比特位组数据和低比特位组数据。举例说明如下：
如图3所示，在处理计算任务时，以12比特精度乘法运算为例。数字输入信号位12bit信号，12bit权值参数分为两部分。假设以6比特和6比特将12比特权值划分为高低比特两组。高比特组由数字存内计算阵列负责运算，即12比特输入乘以6比特高位权值。低比特组由模拟存内计算阵列负责运算，即12比特输入乘以6比特低位权值，将两个计算结果相融合，得到融合计算结果。
步骤S2：对数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；对数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果。可参照上述说明，不再赘述。
步骤S3：融合所述第一计算结果和所述第二计算结果，得到融合计算结果。可参照上述说明，不再赘述。
进一步地，所述数据处理方法还包括：
将融合计算结果发送至数据接收方。可参照上述说明，不再赘述。
进一步地，所述对权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据，包括：
对权值数据按照高比特位和低比特位分别进行均分，得到位数相等的高比特位组数据和低比特位组数据。可参照上述说明，不再赘述。
进一步地，所述权值数据与所述数字输入信号之间为乘加运算。可参照上述说明，不再赘述。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在本说明书的描述中，参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数模混合存算一体化设备，其特征在于，包括存储访存接口、模拟存内计算阵列、数字存内计算阵列和计算结果合成单元；其中：
所述存储访存接口分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；
用于接收输入的权值数据，并对所述权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；
所述模拟存内计算阵列用于接收数字输入信号和所述低比特位组数据，对所述数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；
所述数字存内计算阵列用于接收数字输入信号和所述高比特位组数据，对所述数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；
所述计算结果合成单元分别与所述模拟存内计算阵列和所述数字存内计算阵列相连接；
用于分别接收所述第一计算结果和所述第二计算结果，并融合所述第一计算结果和所述第二计算结果，得到融合计算结果。
2.根据权利要求1所述的数模混合存算一体化设备，其特征在于，所述模拟存内计算阵列具体用于：
接收数字输入信号和所述低比特位组数据，将所述数字输入信号转换为模拟输入信号，对所述模拟输入信号和所述低比特位组数据进行模拟计算，对模拟计算结果进行数字转换，得到第一计算结果。
3.根据权利要求2所述的数模混合存算一体化设备，其特征在于，所述模拟存内计算阵列内置有数模信号转换器和模数信号转换器；
相应的，通过所述数模信号转换器将所述数字输入信号转换为模拟输入信号，以及通过所述模数信号转换器对模拟计算结果进行数字转换，得到第一计算结果。
4.根据权利要求3所述的数模混合存算一体化设备，其特征在于，所述数字存内计算阵列内置有数字累加器；
相应的，通过所述数字累加器对所述数字输入信号和所述高比特位组数据进行数字计算，得到第二计算结果。
5.根据权利要求1至4任一所述的数模混合存算一体化设备，其特征在于，所述数模混合存算一体化设备还包括存算一体数据接口；
所述存算一体数据接口与所述计算结果合成单元相连接，用于将融合计算结果发送至数据接收方。
6.根据权利要求5所述的数模混合存算一体化设备，其特征在于，所述数模混合存算一体化设备还包括控制电路；
所述控制电路分别与所述存储访存接口、所述模拟存内计算阵列、所述数字存内计算阵列、所述计算结果合成单元和所述存算一体数据接口相连接；
用于接收控制信号，并根据所述控制信号控制所述存储访存接口、所述模拟存内计算阵列、所述数字存内计算阵列、所述计算结果合成单元和所述存算一体数据接口。
7.一种使用如权利要求1所述数模混合存算一体化设备的数据处理方法，其特征在于，包括：
对权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据；
对数字输入信号和所述低比特位组数据进行数据处理，得到第一计算结果；对数字输入信号和所述高比特位组数据进行数据处理，得到第二计算结果；
融合所述第一计算结果和所述第二计算结果，得到融合计算结果。
8.根据权利要求7所述的数据处理方法，其特征在于，所述数据处理方法还包括：
将融合计算结果发送至数据接收方。
9.根据权利要求7所述的数据处理方法，其特征在于，所述对权值数据按照高比特位和低比特位分别进行拆分，得到高比特位组数据和低比特位组数据，包括：
对权值数据按照高比特位和低比特位分别进行均分，得到位数相等的高比特位组数据和低比特位组数据。
10.根据权利要求7所述的数据处理方法，其特征在于，所述权值数据与所述数字输入信号之间为乘加运算。
CN202210660792.XA 2022-06-13 2022-06-13 一种数模混合存算一体化设备 Pending CN114970831A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210660792.XA CN114970831A (zh) 2022-06-13 2022-06-13 一种数模混合存算一体化设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210660792.XA CN114970831A (zh) 2022-06-13 2022-06-13 一种数模混合存算一体化设备

Publications (1)

Publication Number Publication Date
CN114970831A true CN114970831A (zh) 2022-08-30

Family

ID=82960807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210660792.XA Pending CN114970831A (zh) 2022-06-13 2022-06-13 一种数模混合存算一体化设备

Country Status (1)

Country Link
CN (1) CN114970831A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115906735A (zh) * 2023-01-06 2023-04-04 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115906735A (zh) * 2023-01-06 2023-04-04 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置
CN115906735B (zh) * 2023-01-06 2023-05-05 上海后摩智能科技有限公司 基于模拟信号的多比特数存算一体电路、芯片及计算装置

Similar Documents

Publication Publication Date Title
CN110427171B (zh) 可扩展的定点数矩阵乘加运算的存内计算设备和方法
CN110516801B (zh) 一种高吞吐率的动态可重构卷积神经网络加速器
CN110909869B (zh) 一种基于脉冲神经网络的类脑计算芯片
CN107423816B (zh) 一种多计算精度神经网络处理方法和系统
CN109409510B (zh) 神经元电路、芯片、系统及其方法、存储介质
CN109447241B (zh) 一种面向物联网领域的动态可重构卷积神经网络加速器架构
CN110163016B (zh) 混合计算系统和混合计算方法
CN111814973B (zh) 一种适用于神经常微分方程网络计算的存内计算系统
CN111222626B (zh) 一种基于NOR Flash模块的神经网络的数据切分运算方法
CN114970831A (zh) 一种数模混合存算一体化设备
CN111694544B (zh) 多位复用乘加运算装置、神经网络运算系统以及电子设备
CN112434801A (zh) 一种按照比特精度进行权重拆分的卷积运算加速方法
CN114610267A (zh) 一种基于指数函数和softmax函数的优化方法、硬件系统及芯片
CN117521752A (zh) 一种基于fpga的神经网络加速方法及系统
US11221827B1 (en) In-memory computation device
CN115728566B (zh) 一种信号发生装置、测控系统以及量子计算机
CN105184365A (zh) 用于非精确计算的数模混合信号处理系统
CN112346704B (zh) 一种用于卷积神经网络的全流水线型乘加单元阵列电路
CN114154631A (zh) 一种基于fpga的卷积神经网络量化实现方法以及装置
CN116821048A (zh) 一种存算一体芯片及其操作方法
Srinivasan et al. High performance scalable FPGA accelerator for deep neural networks
CN220983883U (zh) 矩阵计算装置、小芯片设备及人工智能加速器装置
CN116402106B (zh) 神经网络加速方法、神经网络加速器、芯片及电子设备
CN118133921A (zh) 基于最优组合压缩序列的神经网络模型压缩方法和系统
CN114625691B (zh) 一种基于乒乓结构的存内计算装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination