CN114946012A - 低电阻率钨膜及制造方法 - Google Patents

低电阻率钨膜及制造方法 Download PDF

Info

Publication number
CN114946012A
CN114946012A CN202180008460.7A CN202180008460A CN114946012A CN 114946012 A CN114946012 A CN 114946012A CN 202180008460 A CN202180008460 A CN 202180008460A CN 114946012 A CN114946012 A CN 114946012A
Authority
CN
China
Prior art keywords
tungsten
liner layer
substrate
vapor deposition
tungsten liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180008460.7A
Other languages
English (en)
Inventor
王飞虎
李正周
岑羲
袁智博
雷伟
吴凯
周春明
陈哲擘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN114946012A publication Critical patent/CN114946012A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了用以提供包含钨膜堆叠物的电子器件的装置及方法。通过物理气相沉积形成的钨衬垫以在钨衬垫上通过化学气相沉积直接形成的钨膜来填充。

Description

低电阻率钨膜及制造方法
技术领域
本公开内容的实施方式属于电子器件制造的领域，而且尤其属于集成电路(IC)制造的领域。尤其是，本公开内容的实施方式涉及低电阻率钨膜及制造低电阻率钨膜的方法。
背景技术
集成电路可以通过在基板表面上产生错综复杂图案化的材料层的处理而制成。在基板上产生图案化材料需要用于沉积期望的材料的受控制的方法。在一个表面上相对于不同表面选择性地沉积膜对图案化及其他应用是实用的。
在利用钨沉积处理的传统填充方案中，在介电基板上沉积氮化钛(TiN)层作为阻挡层及衬垫层，随后沉积大体积(bulk)CVD钨(W)膜的成核(nucleation)或者种晶(seed)层。TiN层的电阻率是高的，并且降低在成核层上生长的大体积CVD钨的电阻率具有挑战性。由于深宽比(沟道或过孔的高度相对于沟道或过孔的宽度和/或诸如特征结构的宽度之类的更小特征尺寸的比例)的增加，传统处理生产的钨膜堆叠物具有无法接受的高线性电阻或过孔接触电阻。
因此，对用于形成钨层、膜和材料的改进的方法以及包含这样的钨层、膜和材料的器件存在需要。
发明内容
本文描述了用于沉积金属膜的装置及方法。在一个实施方式中，一种在基板上形成钨堆叠物的方法包含：使用物理气相沉积处理在该基板的表面上形成钨衬垫层；以及使用化学气相沉积处理在该钨衬垫层上直接形成钨膜。
一个或多个实施方式涉及一种在基板上形成钨堆叠物的方法，该方法包含：将该基板放置于物理气相沉积处理腔室中的基板支撑件上；使用物理气相沉积处理在该基板的表面上形成钨衬垫层；将该钨衬垫层的晶粒尺寸控制到大于100埃(
Figure BDA0003733584630000021
)；并且使用化学气相沉积处理在该钨衬垫层上直接形成钨膜。
在另一方面，一种电子器件包含：在表面上的物理气相沉积所沉积的钨衬垫层；和直接在该钨衬垫层上的化学气相沉积所沉积的膜。
附图说明
以此方式可详细理解本公开内容以上列出的特征，以上简要概述的本公开内容的更具体说明可通过参考实施方式获得，一些实施方式示于附图中。然而，应注意，附图仅示出本公开内容的典型实施方式，并且因此不应被视为本公开内容的范围的限制，因为本公开内容认可其他等效的实施方式。如本文所述的实施方式通过范例的方式示出，且并非限于随附附图的各图中，在所述随附附图中，类似的参考标记代表相似的元件。
图1示出根据本公开内容的一个或多个实施方式的半导体器件的截面示意图；
图2示出根据本公开内容的一个或多个实施方式的半导体器件的截面示意图；和
图3示出根据一种实施方式的方法的流程图。
在附图中，相似的部件和/或特征可具有相同的参考标记。再者，相同类型的各种部件可通过参考标记后跟随破折号和在相似部件之中作为区别的第二标记来区别。若在说明书中仅使用第一参考标记，则该说明可应用至具有相同第一参考标记的任何一个相似部件而不考虑第二参考标记。
具体实施方式
在说明本公开内容的数个示例性实施方式之前，应理解本公开内容并不限于在以下说明中提及的构造或处理步骤的细节。本公开内容能够包含其他实施方式，且能够以各种方式实施或实践。
如本文所使用的“基板”是指任何基板或形成于基板上的材料表面，在制造处理期间在所述基板上执行膜处理。举例而言，可在上面执行处理的基板表面包括诸如硅、氧化硅、应变硅(strained silicon)、绝缘体上硅(silicon on insulator,SOI)、碳掺杂的氧化硅、非晶硅、掺杂的硅、锗、砷化镓、玻璃、蓝宝石之类的材料，以及任何其他材料，例如金属、金属氮化物、金属合金及其他导电材料，这取决于应用。基板包括但不限于半导体晶片。基板可暴露至预处置处理(pretreatment process)，用以抛光、蚀刻、还原、氧化、羟化、退火和/或烘烤所述基板表面。除了直接在所述基板本身的表面上进行膜处理之外，在本公开内容中，如下文更详细地公开的那样，所公开的任何膜处理步骤也可在形成于基板的下层上执行，并且术语“基板表面”意在包括如上下文指出的那样的下层。因此，举例而言，在膜/层或部分膜/层已沉积至基板表面上的情况下，新沉积的膜/层的暴露的表面变成基板表面。
如本说明书及随附的权利要求书中所使用的那样，术语“前驱物”、“反应物”、“反应气体”及类似术语可互换地用以代表可与基板表面反应的任何气态物种(species)。
如本文所使用的那样，术语“衬垫”是指沿着开口的下表面和/或侧壁的至少一部分顺应地(conformably)形成的层，使得在该层的沉积之前开口的实质部分在该层的沉积之后保持未填充。在一些实施方式中，所述衬垫可沿着开口的下表面和侧壁的整体形成。衬垫也可形成于平坦基板的平坦表面上。
有利地，相较于包括TiN层加上跟随有通过化学气相沉积(CVD)沉积的钨的成核层的传统器件，具有直接在物理气相沉积所沉积的钨衬垫层上的化学气相沉积所沉积的钨膜的该物理气相沉积所沉积的钨衬垫层显示出清楚的堆叠电阻(stack resistance)益处。在一些实施方式中，在通过物理气相沉积(PVD)来沉积钨衬垫层与通过CVD而沉积钨膜之间可以有空气中断(air break)或基板暴露至周遭条件。然而，在独特的具体实施方式中，在通过PVD处理形成钨衬垫层与通过CVD处理形成钨膜之间没有空气中断。换句话说，这两种处理在真空下或在负载锁定条件下完成。在一些实施方式中，包括使用PVD而没有偏压功率施加至上面支撑有基板的基板支撑件来沉积钨衬垫层的处理导致在晶粒尺寸及定向方面的特性改善，以改善包含钨衬垫层及钨膜的钨堆叠物的堆叠电阻率。在一些实施方式中，使用Kr处理气体进行PVD处理，以进一步调制(tailor)器件的特性。在一个或多个实施方式中，钨衬垫层包含阿尔法W(alpha-W)，且在钨衬垫层中并无贝塔W(beta-W)。
参照图1-3，说明用于沉积金属膜的装置及方法。在一个实施方式中，方法200包含：在基板102上形成钨堆叠物。所述方法包含：使用物理气相沉积处理在所述基板102的表面上形成钨衬垫层106，然后使用化学气相沉积处理在钨衬垫层上直接形成钨膜108。在一个或多个实施方式中，所述钨衬垫层106实质上不含氧化钨。在一些实施方式中，通过该方法形成的包含钨衬垫层106及钨膜108的钨堆叠物不包括TiN层或成核层。在一个或多个实施方式中，方法200包括在形成钨衬垫层106之前于基板表面上形成介电层110。
在一些实施方式中，基板表面包含特征结构。在一实施方式中，该特征结构选自沟道、过孔或尖峰。在独特的实施方式中，该特征结构包含沟道。在一些实施方式中，方法200进一步包含：在202，于PVD腔室中形成钨衬垫层；且在206，从PVD腔室移除基板，将该基板暴露至周遭大气并且处置钨衬垫层以将氧化钨从钨衬垫层移除。如本文所使用的那样，“周遭大气”是指并非在真空下且暴露至空气的环境。在一些实施方式中，处置钨衬垫层包含：将钨衬垫层暴露至氢气并且将钨衬垫层暴露至WF6气体。
在其他实施方式中，方法200进一步包含：在204，于PVD腔室中形成钨衬垫层；在206，从PVD腔室移除基板；并且在208，将基板放置于CVD腔室中，而并不将基板暴露至周遭大气。在210，直接在钨衬垫层106上沉积钨膜108，以形成W膜堆叠物。在一些实施方式中，沟道具有大于或等于5nm且小于或等于65nm、大于或等于5nm且小于或等于55nm、大于或等于5nm且小于或等于45nm、大于或等于5nm且小于或等于35nm、大于或等于5nm且小于或等于32nm、大于或等于5nm且小于或等于25nm、或者大于或等于5nm且小于或等于22nm的宽度W。
在一些实施方式中，方法200进一步包含：在202，将基板放置于物理气相沉积腔室中的基板支撑件上，且不将偏压电压施加至基板支撑件。
本公开内容的另一方面属于在基板上形成钨堆叠物的方法，该方法包含：将基板放置于物理气相沉积处理腔室中的基板支撑件上，使用物理气相沉积处理在基板的表面上形成钨衬垫层，控制钨衬垫层的晶粒尺寸至大于100埃，并且使用化学气相沉积处理直接在钨衬垫层上形成钨膜。在一些实施方式中，控制钨衬垫层的晶粒尺寸包括：在物理气相沉积处理期间不将偏压电压施加至基板支撑件。在一些实施方式中，CVD所沉积的钨膜具有超过250埃的晶粒尺寸。在一些实施方式中，PVD所沉积的钨衬垫层具有超过100埃的晶粒尺寸，且钨膜具有超过250埃的晶粒尺寸。在一个或多个实施方式中，钨堆叠物具有小于13μohm-cm、小于12.5μohm-cm、小于12μohm-cm、小于11.5μohm-cm、或小于11μohm-cm的电阻率。在一些实施方式中，在PVD处理期间使用Kr作为处理气体具有增加钨衬垫层晶粒尺寸的晶粒尺寸的有益效果。实验数据已显示：在室温(约25℃)下使用Ar作为用于PVD处理的处理气体，W衬垫层晶粒尺寸是137埃，而在325℃下使用Ar作为用于PVD处理的处理气体，将W衬垫层晶粒尺寸增加至180埃。然而，在室温(约25℃)下使用Kr作为用于PVD处理的处理气体，将W衬垫层晶粒尺寸增加至210埃。对于包括这些衬垫层的每一衬垫层上的CVD所沉积的膜的钨堆叠物，在室温(约25℃)下使用Ar作为用于PVD处理的处理气体，W衬垫层晶粒尺寸是137埃，且堆叠物电阻率是约11μohm-cm。在325℃下使用Ar作为用于PVD处理的处理气体，将W衬垫层晶粒尺寸增加至180埃，并且导致包括钨衬垫层上的CVD所沉积的膜的堆叠物的堆叠物电阻率是约9.8μohm-cm。在室温(约25℃)下使用Kr作为用于PVD处理的处理气体，将W衬垫层晶粒尺寸增加至210埃，并且导致包括钨衬垫层上的CVD所沉积的膜的堆叠物的堆叠物电阻率是约9.6μohm-cm。
本公开内容的另一方面属于电子器件，所述电子器件包含：在表面上的物理气相沉积所沉积的钨衬垫层；和在所述钨衬垫层上的化学气相沉积所沉积的钨膜。在一些实施方式中，物理气相沉积所沉积的钨衬垫具有大于100埃的晶粒尺寸。在一些实施方式中，化学气相沉积所沉积的钨膜具有超过250埃的晶粒尺寸。在一个或多个实施方式中，基板表面包含选自由沟道、过孔和尖峰构成的组的特征结构。在一个或多个实施方式中，该特征结构是具有小于65nm的宽度的沟道。
在一些实施方式中，W衬垫层具有大于100埃、大于150埃或大于200埃的晶粒尺寸，并且包含钨衬垫层及钨膜的钨膜堆叠物具有小于10μohm-cm的堆叠物电阻率。在一些实施方式中，器件包含沟道，该沟道具有大于或等于5nm且小于或等于65nm、大于或等于5nm且小于或等于55nm、大于或等于5nm且小于或等于45nm、大于或等于5nm且小于或等于35nm、大于或等于5nm且小于或等于32nm、大于或等于5nm且小于或等于25nm、或者大于或等于5nm且小于或等于22nm的宽度W。在一些实施方式中，沟道具有深度或高度H相对宽度W的深宽比，该深宽比大于或等于约5：1、10：1、15：1、20：1、25：1、30：1、35：1或40：1。在一个或多个实施方式中，该深宽比大于10：1。
在一些实施方式中，在PVD所沉积的衬垫层上形成的钨膜是通过将基板暴露至从第一气体形成的等离子体而形成的。在一些实施方式中，第一气体包含钨前驱物气体。在一些实施方式中，第一气体包含无氟卤化钨前驱物，例如五氯化钨(WCl5)或六氯化钨(WCl6)。在其他实施方式中，第一气体包含无氟卤氧化钨前驱物，例如WOCl4或WO2Cl2。在其他实施方式中，第一气体选自由无氟卤化物前驱物、无氯卤化钨前驱物(例如五溴化钨(WBr5)或六溴化钨(WBr6))构成的组。在一些实施方式中，第一气体除了包含钨前驱物气体之外，还进一步包含：反应气体，例如含氢气体(诸如如氢气(H2)或氨气(NH3)或联氨(N2H4))；和载气，例如氩气(Ar)、氦气(He)或氮气(N2)。在一些实施方式中，载气是惰性气体。在一些实施方式中，第一气体由或本质上由钨前驱物气体、反应气体及载气组成。在一些实施方式中，第一气体由或本质上由以下气体组成：无氯、无氟卤化钨前驱物；含氢气体；和惰性气体。可在约10sccm至约10slm的流量下提供载气。
本发明的方法可与任何器件节点一起使用，但可以特别有利于约25nm或更小的器件节点，例如约5nm至约25nm的器件节点。
这些图为了图示的目的而显示基板具有单一特征结构，然而，本领域的技术人员将理解的是，可以有多于一个的特征结构。特征结构的形状可以是任何适当的形状，包括但不限于尖峰、沟道及圆柱形过孔。在独特的实施方式中，特征结构是沟道。在其他独特的实施方式中，特征结构是过孔。如此方式所使用的那样，“特征结构”一词的意思是任何有意形成的表面无规则结构(irregularity)。特征结构的适合的范例包括但不限于：具有顶部、两个侧壁和底部的沟道；具有顶部和从表面向上延伸的两个侧壁的尖峰；以及具有从具有开放底部的表面向下延伸的侧壁的过孔。特征结构可以具有任何适当的深宽比(特征结构的高度H的深度相对特征结构的宽度的比例)。在一些实施方式中，该深宽比大于或等于约5：1、10：1、15：1、20：1、25：1、30：1、35：1或40：1。在一个或多个实施方式中，该深宽比大于10：1。
在一个或多个实施方式中，至少一个特征结构从基板的顶部表面或钨衬垫层的顶部表面延伸深度或高度H至底部表面。至少一个特征结构具有由第一侧壁与第二侧壁界定的宽度W。在该钨层上沉积钨膜，以填充至少一个特征结构，且在该钨层的顶部表面上延伸。钨膜可凹陷以将金属膜的顶部降低至等于或低于钨衬垫层的顶部表面的高度，以形成凹陷的金属膜。钨膜可扩展以形成从至少一个特征结构延伸的柱状物。
参照图1和图2，一个或多个实施方式涉及形成半导体器件100的方法。基板102设有特征结构104，特征结构104被填充有钨膜108。所显示的特征结构104是沟道的形式，该沟道具有宽度W和深度或高度H。
在一个或多个实施方式中，钨膜108是CVD所沉积的钨膜。在一个实施方式中，该钨膜是间隙填充层。如图1中所示，在一个实施方式中，钨膜108沉积在钨衬垫层106上，该钨衬垫层106在特征结构104的顶部部分114上、特征结构104的侧壁116上和介电层110的顶部部分118上。
在一个或多个实施方式中，钨膜108是种晶间隙填充层。在一个实施方式中，该种晶间隙填充层是选择性生长种晶膜。如图1中所示，在一个实施方式中，钨膜108沉积在钨衬垫层106上，该钨衬垫层106在特征结构104的顶部部分114上、特征结构104的侧壁116上和介电层110的顶部部分118上。
如图2中所示，在另一实施方式中，钨膜108沉积在钨衬垫层106上，该钨衬垫层106在特征结构104的顶部部分114、特征结构104的侧壁116和基板102的顶部表面120上。
在一个或多个实施方式中，钨膜108是钨层。在一个或多个实施方式中，该钨层是钨间隙填充层。
在一个或多个实施方式中，在基板102上形成介电层110。介电层可以是任何适当的介电材料，包括但不限于钛或硅的氮化物、氧化物或碳化物。介电层110可以保形地(conformally)或非保形地(non-conformally)形成在基板102上。
在一个实施方式中，介电层110包括具有小于5的k值的介电材料。在一个实施方式中，介电层110包括具有小于2的k值的介电材料。在至少一些实施方式中，介电层110包括氧化物、碳掺杂的氧化物、多孔(porous)二氧化硅、碳化物、碳氧化物、氮化物、氮氧化物、碳氮氧化物、聚合物、磷硅酸盐玻璃(phosphosilicate glass)、氟硅酸盐(SiOF)玻璃、有机硅酸盐玻璃(SiOCH)或这些物质的任意结合。在至少一些实施方式中，介电层110可以包括聚酰亚胺、环氧树脂、诸如苯并环丁烯(BCB)之类的光可界定材料(photodefinable material)和WPR系列材料，或旋涂玻璃(spin-on-glass)。
在一个实施方式中，介电层110的厚度在大约从约10纳米(nm)至约2微米(μm)的范围中。在一个实施方式中，使用一种沉积技术来沉积介电层110，沉积技术例如是但不限于化学气相沉积(“CVD”)、物理气相沉积(“PVD”)、分子束外延(“MBE”)、有机金属化学气相沉积(“MOCVD”)、原子层沉积(“ALD”)、旋涂或微电子器件制造领域中的技术人员已知的其他隔绝沉积技术(insulating deposition technique)。
在一个实施方式中，钨衬垫层106沉积在介电层110上。在一个实施方式中，钨衬垫层106是导电衬垫。在一些实施方式中，钨衬垫层106由PVD处理形成。
在一个实施方式中，钨衬垫层106沉积至从约
Figure BDA0003733584630000081
至约
Figure BDA0003733584630000082
的厚度。在一个实施方式中，钨衬垫层106沉积至从约
Figure BDA0003733584630000083
至约
Figure BDA0003733584630000084
的范围中的厚度。
尽管本文已参考特定实施方式说明本公开内容，但应理解这些实施方式仅为阐明本公开内容的原理和应用。对本领域技术人员显而易见的是，在不悖离本公开内容的精神及范围的情况下，可对本公开内容的方法及装置作各种修改及改变。因此，本公开内容意在包括随附权利要求书及其等同范围内的修改及改变。

Claims (20)

1.一种在基板上形成钨堆叠物的方法，所述方法包含以下步骤：
使用物理气相沉积处理在所述基板的表面上形成钨衬垫层；和
使用化学气相沉积处理在所述钨衬垫层上直接形成钨膜。
2.如权利要求1所述的方法，其中钨衬垫层实质上不含氧化钨。
3.如权利要求2所述的方法，其中通过所述方法形成的所述钨堆叠物不包括TiN层。
4.如权利要求2所述的方法，所述方法进一步包含以下步骤：在形成所述钨衬垫层之前，在所述基板表面上形成介电层。
5.如权利要求4所述的方法，其中所述基板表面包含特征结构。
6.如权利要求5所述的方法，其中所述特征结构选自：沟道、过孔或尖峰。
7.如权利要求5所述的方法，其中所述特征结构包含沟道。
8.如权利要求2所述的方法，其中所述方法进一步包含以下步骤：在PVD腔室中形成所述钨衬垫层，从所述PVD腔室移除所述基板，将所述基板暴露至周遭大气，及处置所述钨衬垫层以从所述钨衬垫层移除氧化钨。
9.如权利要求8所述的方法，其中处置所述钨衬垫层的步骤包含以下步骤：将所述钨衬垫层暴露至氢气，且将所述钨衬垫层暴露至WF6气体。
10.如权利要求2所述的方法，其中所述方法进一步包含以下步骤：在PVD腔室中形成所述钨衬垫层，从所述PVD腔室移除所述基板，及将所述基板放置于CVD腔室中而非将所述基板暴露至周遭大气。
11.如权利要求7所述的方法，其中所述沟道具有小于65nm的宽度。
12.如权利要求2所述的方法，其中所述方法进一步包含以下步骤：将所述基板放置于物理气相沉积腔室中的基板支撑件上，且不将偏压电压施加至所述基板支撑件。
13.一种在基板上形成钨堆叠物的方法，所述方法包含以下步骤：
将所述基板放置于物理气相沉积处理腔室中的基板支撑件上；
使用物理气相沉积处理在所述基板的表面上形成具有晶粒尺寸的钨衬垫层；
控制所述钨衬垫层的所述晶粒尺寸到大于100埃；及
使用化学气相沉积处理在所述钨衬垫层上直接形成钨膜。
14.如权利要求13所述的方法，其中控制所述钨衬垫层的所述晶粒尺寸的步骤包括：在所述物理气相沉积处理期间不将偏压电压施加至所述基板支撑件。
15.如权利要求14所述的方法，其中所述钨膜具有超过250埃的晶粒尺寸。
16.一种电子器件，所述电子器件包含：
在表面上的物理气相沉积所沉积的钨衬垫层；及
直接在所述钨衬垫层上的化学气相沉积所沉积的钨膜。
17.如权利要求16所述的电子器件，其中钨衬垫具有大于100埃的晶粒尺寸。
18.如权利要求17所述的电子器件，其中所述钨膜具有超过250埃的晶粒尺寸。
19.如权利要求18所述的电子器件，其中所述表面包含特征结构，所述特征结构选自由沟道、过孔及尖峰构成的组。
20.如权利要求19所述的电子器件，其中所述特征结构是具有小于65nm的宽度的沟道。
CN202180008460.7A 2020-08-25 2021-07-20 低电阻率钨膜及制造方法 Pending CN114946012A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/002,220 2020-08-25
US17/002,220 US20220068709A1 (en) 2020-08-25 2020-08-25 Low Resistivity Tungsten Film And Method Of Manufacture
PCT/US2021/042305 WO2022046320A1 (en) 2020-08-25 2021-07-20 Low resistivity tungsten film and method of manufacture

Publications (1)

Publication Number Publication Date
CN114946012A true CN114946012A (zh) 2022-08-26

Family

ID=80353737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180008460.7A Pending CN114946012A (zh) 2020-08-25 2021-07-20 低电阻率钨膜及制造方法

Country Status (6)

Country Link
US (1) US20220068709A1 (zh)
JP (1) JP2023516859A (zh)
KR (1) KR20220113517A (zh)
CN (1) CN114946012A (zh)
TW (1) TW202226456A (zh)
WO (1) WO2022046320A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005504885A (ja) * 2001-07-25 2005-02-17 アプライド　マテリアルズ　インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US6716733B2 (en) * 2002-06-11 2004-04-06 Applied Materials, Inc. CVD-PVD deposition process
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
US8778797B2 (en) * 2010-09-27 2014-07-15 Novellus Systems, Inc. Systems and methods for selective tungsten deposition in vias
US20120153483A1 (en) * 2010-12-20 2012-06-21 Akolkar Rohan N Barrierless single-phase interconnect
US8853080B2 (en) * 2012-09-09 2014-10-07 Novellus Systems, Inc. Method for depositing tungsten film with low roughness and low resistivity

Also Published As

Publication number Publication date
KR20220113517A (ko) 2022-08-12
JP2023516859A (ja) 2023-04-21
TW202226456A (zh) 2022-07-01
US20220068709A1 (en) 2022-03-03
WO2022046320A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
TWI680535B (zh) 金屬及含金屬化合物之氧化體積膨脹
TWI687978B (zh) 用於圖案化應用之由下而上的柱體之幾何控制
US11315830B2 (en) Metallic interconnect structures with wrap around capping layers
US10700009B2 (en) Ruthenium metal feature fill for interconnects
US20170256494A1 (en) Hybrid metal interconnects with a bamboo grain microstructure
US11948836B2 (en) Deposition of metal films with tungsten liner
US10840186B2 (en) Methods of forming self-aligned vias and air gaps
US20210384035A1 (en) Fluorine-Free Tungsten ALD And Tungsten Selective CVD For Dielectrics
KR100466332B1 (ko) 반도체 소자의 제조 방법
US9659817B1 (en) Structure and process for W contacts
US7179759B2 (en) Barrier layer and fabrication method thereof
CN114946012A (zh) 低电阻率钨膜及制造方法
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
US20220098731A1 (en) Method Of Reducing Titanium Nitride Etching During Tungsten Film Formation
US8003528B2 (en) Semiconductor structure and method for making the same
US20060115985A1 (en) Methods of Forming Tungsten Contacts by Chemical Vapor Deposition
JP2002170881A (ja) 半導体装置及びその製造方法
JP2012204585A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination