CN114944833A - 弛豫振荡器、时钟电路及电子芯片 - Google Patents

弛豫振荡器、时钟电路及电子芯片 Download PDF

Info

Publication number
CN114944833A
CN114944833A CN202210580798.6A CN202210580798A CN114944833A CN 114944833 A CN114944833 A CN 114944833A CN 202210580798 A CN202210580798 A CN 202210580798A CN 114944833 A CN114944833 A CN 114944833A
Authority
CN
China
Prior art keywords
capacitor
circuit
comparator
wake
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210580798.6A
Other languages
English (en)
Inventor
沈林晓
许欣航
叶乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202210580798.6A priority Critical patent/CN114944833A/zh
Publication of CN114944833A publication Critical patent/CN114944833A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明公开一种弛豫振荡器、时钟电路及电子芯片，其中，弛豫振荡器，包括：高带宽比较器、唤醒电路、阻容元件组和开关电路，唤醒电路分别与开关电路、高带宽比较器和阻容元件组连接，唤醒电路用于根据监测的充电电容的电压满足预设条件时产生唤醒信号以触发高带宽比较器启动工作及触发开关电路将电阻与参考电流源连接，并在电容复位后重新充电时再次监测充电电容的电压；高带宽比较器用于在唤醒信号使能有效时启动工作，比较充电电容的电压和电阻上产生的参考电压并输出比较结果，当比较结果发生翻转时，电容复位到低电平。本发明具有低功耗和频率稳定效果，适于物联网芯片应用。

Description

弛豫振荡器、时钟电路及电子芯片
技术领域
本发明涉及集成电路技术领域，尤其涉及一种弛豫振荡器、时钟电路及电子芯片。
背景技术
在物联网(IoT)应用中，芯片通常由小容量的电池或能量采集模块(energy-harvesting module)供电，这要求各个电路模块在保证性能的同时拥有尽可能低的功耗。与此同时，IoT芯片中的数字处理电路需要由中等精度的同步时钟控制，因此，可集成的超低功耗时钟产生模块是必不可少的。由于IoT芯片的应用场景非常丰富，温度等环境因素横跨较大的范围，这要求产生时钟信号的振荡器输出的时钟频率需要有较高的温度稳定性。同时，由于IoT芯片处理的事件大多具有稀疏的特征，因此芯片中的大多数模块只在遇到需要处理的事件时才打开以节约功耗，这也要求振荡器具有快速启动的特点。基于上述这些诸多限制条件，基于电阻电容的弛豫振荡器具有快速启动及易于集成的特点在物联网应用中具有很大优势。
图1为现有的基于电阻电容的弛豫振荡器示意图，图2为图1中弛豫振荡器产生的波形图，由图2可以看出，一个完整的周期包含三个部分：RC时间常数tRC，比较器的延迟tCMP和复位时间tRST。时间常数tRC可以通过现有技术解决温度影响的问题；复位时间相对微秒量级的时钟周期一般可以忽略。因此，比较器的延迟时间tCMP成了影响频率温度稳定性的关键因素。现有技术中一般通过用高带宽比较器来减小比较器的延迟时间tCMP，但是高带宽比较器在工作中具有较大的功耗，因此不利于物联网芯片的功耗降低。为此，需要设计一种既具有较低延时时间，又具有较低功耗的弛豫振荡器以适于物联网应用。
发明内容
为解决上述技术问题，本发明提供一种弛豫振荡器、时钟电路及电子芯片，具有较低的延时时间，又具有较低的功耗。
本发明提供一种弛豫振荡器，包括：高带宽比较器、唤醒电路、阻容元件组和开关电路，唤醒电路分别与开关电路、高带宽比较器和阻容元件组连接，所述阻容元件组包括电容和电阻；
所述唤醒电路，用于根据监测的充电电容的电压满足预设条件时产生唤醒信号以触发高带宽比较器启动工作及触发开关电路将电阻与参考电流源连接，以及当高带宽比较器输出发生翻转时触发唤醒信号失效，并在电容复位后重新充电时再次监测充电电容的电压；
所述开关电路，用于控制电容和电阻与参考电流源连接，以及当高带宽比较器输出发生翻转时，控制电容复位及复位后再次充电；
所述高带宽比较器，用于在唤醒信号使能有效时启动工作，比较充电电容的电压和电阻上产生的参考电压并输出比较结果，当比较结果发生翻转时，电容复位到低电平完成一个周期。
本发明还提供一种弛豫振荡器，包括：高带宽比较器、唤醒电路、阻容元件组和开关电路，唤醒电路分别与开关电路、高带宽比较器和阻容元件组连接，所述阻容元件组包括电阻、第一电容和第二电容，弛豫振荡器一个周期包括如下四个阶段：
在第一阶段，第一电容作为充电电容从低电平开始充电，初始完全充电或者前一周期完全充电的第二电容与电阻连接形成放电回路，所述唤醒电路监测第一电容的电压与第二电容的电压，当第一电容电压大于第二电容电压时产生唤醒信号，以触发高带宽比较器启动工作及触发开关电路将电阻与第二电容断开连接并与参考电流源连接，进入第二阶段；
在第二阶段，唤醒电路与第一电容、第二电容及电阻均断开连接，第一电容作为充电电容继续充电，电阻与参考电流源连接，高带宽比较器比较第一电容的电压与电阻上产生的参考电压并输出比较结果，当高带宽比较器输出发生翻转时，进入第三阶段；
在第三阶段，当高带宽比较器输出发生翻转后，唤醒电路重新与第一电容和第二电容连接，第二电容作为充电电容从低电平开始充电，第二阶段完全充电的第一电容与电阻连接形成放电回路，当第二电容电压大于第一电容电压时唤醒电路产生唤醒信号，以触发高带宽比较器启动工作及触发开关电路将电阻与第一电容断开连接并与参考电流源连接，进入第四阶段；
在第四阶段，唤醒电路与第一电容、第二电容及电阻均断开连接，第二电容作为充电电容继续充电，电阻与参考电流源连接，高带宽比较器比较第二电容的电压与电阻上产生的参考电压并输出比较结果，当高带宽比较器输出发生翻转时，重复进入第一阶段。
本发明还提供一种时钟电路，包括上述的弛豫振荡器，弛豫振荡器用于产生时钟信号。
本发明还提供一种电子芯片，包括上述的时钟电路。
本发明通过采用唤醒电路使得高带宽比较器和电阻均仅仅在将要翻转时才启动工作，从而可以降低振荡器的功耗，同时不影响振荡器的频率偏移，即不影响振荡器的性能，即采用了事件触发架构使得高功耗的电路模块(高带宽比较器与基于电阻的参考电压产生支路)只在决定周期长度的关键时刻参与工作，缓解了功耗与频率温度稳定性间的折中关系；进一步通过采用两个电容使其在不同工作阶段进行切换充放电，利用已有的电荷来为唤醒模块(低功耗比较器)提供粗糙的参考电压，减小了功耗和面积开销。同时，对电阻中的寄生电容进行预充电，缩短了电阻支路稳定所需时间，进一步降低了功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有的基于电阻电容的弛豫振荡器示意图；
图2为图1中弛豫振荡器产生的波形图；
图3为本发明实施例提供的一种弛豫振荡器结构示意图；
图4为本发明实施例提供的另一种弛豫振荡器结构示意图；
图5a为第一阶段的部分电路结构示意图；
图5b为第二阶段的部分电路结构示意图；
图6a-6b为第一阶段和第二阶段两个比较器的输出波形图；
图7a为本发明实施例提供的开关电路结构示意图；
图7b为图7a中开关管的对应的使能信号时序图；
图8为本发明实施例提供的比较器的电路结构示意图；
图9为本发明实施例提供的触发器的电路结构示意图；
图10为图8中比较器和图9中触发器的各个使能信号时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的技术方案更加清楚，以下结合附图对本发明的实施例进行详细说明。
为了从根本上降低比较器延迟时间引入的频率温度系数，弛豫振荡器中需要采用高带宽的比较器来判断电容上的电压(VC)与电阻上的电压(VR)何时相交，而高带宽的比较器会引入非常大的静态功耗。而事实上，比较器只在VC与VR接近时发挥关键作用。
基于上述分析，本发明的基本思想是在振荡器一个工作周期的大部分时间里，将高功耗的模块(高带宽的比较器和基于电阻的参考电压产生支路)关闭；而仅仅打开一个低功耗的唤醒模块(wake-up module)来监视“事件”(VC到达某个略低于VR的电压)何时发生。事件发生时，唤醒模块的输出信号将打开高功耗的模块。
例如，振荡器在电容刚开始充电的时间(αT)中，高带宽比较器和电阻支路均关闭。当VC超过一个某个略低于VR的电压时，上述二者被打开。基于这种设计，上述两个子模块的功耗变为了原来的(1-α)倍。同时，为了保证电阻支路和比较器的内部节点在VC和VR相交前完全建立，监视时间(tguard)需要被预留。
具体电路中，唤醒模块由一个低功耗的比较器来实现，而唤醒信号由一个充满电的电容对电阻放电来产生。这种电荷复用(charge reuse)的唤醒信号产生方式完全基于原有的电路，没有带来额外的功耗和面积开销。并且，对于兆欧姆量级的电阻，寄生电容不可忽略。这种基于电荷复用的唤醒信号产生方式可以对电阻中的寄生电容进行预充电，缩短了电阻支路开启所需的稳定时间，进一步降低了功耗。以下结合附图对本发明实施例进行详细说明。
图3为本发明实施例提供的一种弛豫振荡器结构示意图，如图3所示，本实施例中的弛豫振荡器包括：高带宽比较器20、唤醒电路30、阻容元件组10和开关电路40，唤醒电路30分别与开关电路40、高带宽比较器20和阻容元件组10连接，阻容元件组10包括电容和电阻；唤醒电路30，用于根据监测的充电电容的电压满足预设条件时产生唤醒信号(SR,SCMP)以触发高带宽比较器启动工作及触发开关电路将电阻与参考电流源连接，以及当高带宽比较器输出发生翻转时触发唤醒信号失效，并在电容复位后重新充电时再次监测充电电容的电压；开关电路40，用于控制电容和电阻与参考电流源(IREF1,IREF2)连接，以及当高带宽比较器输出发生翻转时，控制电容复位及复位后再次充电；高带宽比较器20，用于在唤醒信号SCMP使能有效时启动工作，比较充电电容的电压和电阻上产生的参考电压并输出比较结果，当比较结果发生翻转时，电容复位到低电平。
在实际应用中，为使配置的唤醒电路工作中无需单独提供工作电源，而充分利用阻容元件组中前一阶段或前一周期已充电电容的电荷，以节省功耗，本发明在另一实施例中，如图3所示，阻容元件组10中的电容包括第一电容C1和第二电容C2，唤醒电路工作中，以当第一电容C1为充电电容，则第二电容C2与电阻R形成放电回路为例进行说明，第二电容由于前一周期完成充电，高带宽比较器翻转后，其电荷正好可用于与电阻形成放电回路，以接入唤醒电路，使得唤醒电路可复用该部分电荷，从而节省电路功耗。若是振荡器初始启动，则可以对该第二电容初始完成充电后，再与电阻形成放电回路。放电过程中，其电压与第一电容的电压的大小比较作为唤醒电路是否产生唤醒信号的触发条件，如，当VC1>VC2,即VC1>VR时，唤醒电路输出唤醒信号，表示需要唤醒高带宽比较器，由于高带宽比较器属于耗能较大的器件，只有在充电电容的电压快要到达高带宽比较器待翻转的条件时，才将高带宽比较器启动工作，而在此之前，高带宽比较器处于关闭状态，因此可以极大地降低功耗。同样，电阻也是耗能较大的元件，通过在充电电容的电压快要到达高带宽比较器待翻转的条件时，将电阻与参考电流源连接以使高带宽比较器的输入端连接准确的参考电压，通过这种方式，既保证了振荡器的性能，又降低了功耗。
在实际应用中，唤醒电路30可以采用低功耗比较器，而且该低功耗比较器可以与高带宽比较器的结构完全相同，由于低功耗比较器仅用于产生唤醒信号，所以可以采用功耗极低的比较器。
图4为本发明实施例提供的另一种弛豫振荡器结构示意图，图5a为第一阶段的部分电路结构示意图，图5b为第二阶段的部分电路结构示意图，图6a-6b为第一阶段和第二阶段两个比较器的输出波形图。如图4所示，本实施例中的弛豫振荡器包括：高带宽比较器20、唤醒电路30、阻容元件组和开关电路40，唤醒电路分别与开关电路、高带宽比较器和阻容元件组连接，阻容元件组包括电阻R、第一电容C1和第二电容C2。弛豫振荡器启动工作后，一个周期包括如下四个阶段：
在第一阶段，如图6a-6b的Φ1+阶段，电路如图5a所示，第一电容C1作为充电电容从低电平开始充电，初始完全充电或者前一周期完全充电的第二电容C2与电阻R连接形成放电回路，唤醒电路(低功耗比较器，Low-Power CMP)监测第一电容C1的电压与第二电容C2的电压(同样也是电阻R的电压)，在这个过程中，第一电容电压连接到低功耗比较器的负输入端V-,第二电容电压连接到低功耗比较器的正输入端V+，当第一电容电压大于第二电容电压时产生唤醒信号(低功耗比较器的输出)，该以触发高带宽比较器启动工作及触发开关电路将电阻与第二电容断开连接并与参考电流源连接，进入第二阶段；
在第二阶段，如图6a-6b的Φ2+阶段，电路如图5b所示，唤醒电路与第一电容、第二电容及电阻均断开连接，第一电容作为充电电容继续充电，电阻与参考电流源连接，高带宽比较器比较第一电容的电压与电阻上产生的参考电压并输出比较结果，当高带宽比较器输出发生翻转时，进入第三阶段；
第三阶段与第四阶段实际上为第一电容C1与第二电容C2地位发生转换，振荡器重复上述第一阶段和第二阶段的工作。
具体来说，在第三阶段，如图6a-6b的Φ1-阶段，当高带宽比较器输出发生翻转后，唤醒电路重新与第一电容和第二电容连接，第二电容作为充电电容从低电平开始充电，第二阶段完全充电的第一电容与电阻连接形成放电回路，当第二电容电压大于第一电容电压时唤醒电路产生唤醒信号，以触发高带宽比较器启动工作及触发开关电路将电阻与第一电容断开连接并与参考电流源连接，进入第四阶段；
在第四阶段，如图6a-6b的Φ2-阶段，唤醒电路与第一电容、第二电容及电阻均断开连接，第二电容作为充电电容继续充电，电阻与参考电流源连接，高带宽比较器比较第二电容的电压与电阻上产生的参考电压并输出比较结果，当高带宽比较器输出发生翻转时，重复进入第一阶段。
在第二阶段，唤醒电路与第二电容断开后，第二电容复位到低电平；在第四阶段，唤醒电路与第一电容断开后，第一电容复位到低电平。通过将唤醒电路与电容断开后将电容复位到低电平，可消除振荡周期中的电容复位时间。
图7a为本发明实施例提供的开关电路结构示意图，图7b为图7a中开关管的对应的使能信号时序图，如图7a和图7b所示，开关电路包括斩波开关和电流重定向开关，斩波开关，用于切换电阻、第一电容和第二电容与高带宽比较器和唤醒电路的连接方式；电流重定向开关，用于切换电阻、第一电容和第二电容的充放电。
开关电路的原理图如图7a所示，其中右边的四个开关为斩波开关，均为NMOS开关管，通过切换电阻电容与比较器输入端的连接方式，可以实现失调电压和1/f噪声消除的功能；由于没有电流流过这些开关，电阻电容上的电压与比较器输入端的电压之间也没有电压差。它们与左边的四个电流重定向开关，均为PMOS开关管一起组成了完整的开关网络。
图7b中的S2+和S2-为低功耗比较器的输出VOUT_L(P1)和高带宽比较器的输出VOUT_H(P2)的逻辑运算结果。因此，本发明实施例中的弛豫振荡器还可以包括逻辑电路70，用于根据高带宽比较器和唤醒电路的输出产生数字逻辑控制信号，以控制使能高带宽比较器、唤醒电路和开关电路。而为了使高带宽比较器和低功耗比较器的输出稳定，利于触发逻辑电路70生成正确的数字逻辑信号，本实施例中还包括第一触发器50和第二触发器60，第一触发器50，与高带宽比较器20输出端连接，用于引入正反馈加速高带宽比较器翻转过程，并锁存翻转后的输出结果；第二触发器60，与低功耗比较器30输出端连接，用于引入正反馈加速低功耗比较器翻转过程，并锁存翻转后的输出结果。
图8为本发明实施例提供的比较器的电路结构示意图，低功耗比较器可以与高带宽比较器的结构完全相同，均可以采用图8所示的电路结构；其中，高带宽比较器与低功耗比较器采用同样的结构，但被偏置在不同的电流下。高带宽比较器的偏置电流可以为60nA，低功耗比较器的偏置电流为20nA.图8中的ENb信号用于控制比较器的是否工作。同时，为了保证低电源电压下的正常工作，该结构采用了低阈值电压的晶体管。
图9为本发明实施例提供的触发器的电路结构示意图，如图9所示，第一触发器和第二触发器的电路结构相同，均可以采用图9所示的电路结构，第一触发器和第二触发器中的每一个均包括依次连接的第一反相器、传输门和第二反相器，传输门的使能信号Enb_delay相对对应的比较器的使能信号ENb延迟变化，以屏蔽比较器输出的毛刺。图10为图8中比较器和图9中触发器的各个使能信号时序图，带下标H的表示第一触发器中的使能信号，或者高带宽比较器的使能信号，带下标L的表示第二触发器中的使能信号，或者低功耗比较器的使能信号。
上述的触发器，其主要有三个功能：
a)加速比较器翻转。当比较器的输出电压降低、触发后续的逻辑门时，ENN和ENP变为高电压，比较器输出节点的电压被拉到地电压；相反地，当比较器的输出电压升高、触发后续逻辑门时，ENN、ENP变为低电压，比较器输出节点的电压被拉到电源电压，这样的正反馈设计可以加速比较器翻转过程。
b)消除可能存在的静态功耗。当比较器关断时，其输出节点是一个没有驱动的悬浮节点，因此可能是一个接近一半电源电压的值，这会导致后续逻辑门有很大的静态功耗，而上述的ENN和ENP信号可以很好地解决这个问题。
c)避免毛刺带来的误翻转。在Φ1与Φ2两个状态发生切换时，比较器输出端可能出现毛刺。通过设计图中的EN_delay/ENb_delay较比较器的使能信号ENb延迟变化，为后续的逻辑门屏蔽了比较器输出端的毛刺，从而避免了误翻转。
本发明实施例通过采用唤醒电路使得高带宽比较器和电阻均仅仅在将要翻转时才启动工作，从而可以降低振荡器的功耗，同时又不影响振荡器的频率偏移，即不影响振荡器的性能，即采用了事件触发架构使得高功耗的电路模块(高带宽比较器与基于电阻的参考电压产生支路)只在决定周期长度的关键时刻参与工作，缓解了功耗与频率温度稳定性间的折中关系，在保证较高频率稳定性的同时拥有极低的功耗开销；进一步通过采用两个电容使其在不同工作阶段进行切换充放电，利用已有的电荷来为唤醒模块(低功耗比较器)提供粗糙的参考电压，减小了功耗和面积开销。同时，对电阻中的寄生电容进行预充电，缩短了电阻支路稳定所需时间，进一步降低了功耗。
本发明实施例在TSMC 180nm工艺下进行了设计与仿真，面积为0.045um2，在0.7V电源电压和180kHz输出频率下，消耗了163nW，对应0.9nW/kHz的能效指标。振荡器在-40-125℃的温度范围内输出的频率偏移量为±0.26％，对应的温度系数为32ppm/℃。蒙特卡洛仿真验证了频率的温度稳定性随器件失配的变化，其中最差的情况对应±0.47％的偏差。而且本发明实施例中的振荡器为开环结构，其输出频率在一个周期内稳定，还具有快速启动的优势。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (12)

1.一种弛豫振荡器，其特征在于，包括：高带宽比较器、唤醒电路、阻容元件组和开关电路，唤醒电路分别与开关电路、高带宽比较器和阻容元件组连接，所述阻容元件组包括电容和电阻；
所述唤醒电路，用于根据监测的充电电容的电压满足预设条件时产生唤醒信号以触发高带宽比较器启动工作及触发开关电路将电阻与参考电流源连接，以及当高带宽比较器输出发生翻转时触发唤醒信号失效，并在电容复位后重新充电时再次监测充电电容的电压；
所述开关电路，用于控制电容和电阻与参考电流源连接，以及当高带宽比较器输出发生翻转时，控制电容复位及复位后再次充电；
所述高带宽比较器，用于在唤醒信号使能有效时启动工作，比较充电电容的电压和电阻上产生的参考电压并输出比较结果，当比较结果发生翻转时，电容复位到低电平完成一个周期。
2.一种弛豫振荡器，其特征在于，包括：高带宽比较器、唤醒电路、阻容元件组和开关电路，唤醒电路分别与开关电路、高带宽比较器和阻容元件组连接，所述阻容元件组包括电阻、第一电容和第二电容，弛豫振荡器一个周期包括如下四个阶段：
在第一阶段，第一电容作为充电电容从低电平开始充电，初始完全充电或者前一周期完全充电的第二电容与电阻连接形成放电回路，所述唤醒电路监测第一电容的电压与第二电容的电压，当第一电容电压大于第二电容电压时产生唤醒信号，以触发高带宽比较器启动工作及触发开关电路将电阻与第二电容断开连接并与参考电流源连接，进入第二阶段；
在第二阶段，唤醒电路与第一电容、第二电容及电阻均断开连接，第一电容作为充电电容继续充电，电阻与参考电流源连接，高带宽比较器比较第一电容的电压与电阻上产生的参考电压并输出比较结果，当高带宽比较器输出发生翻转时，进入第三阶段；
在第三阶段，当高带宽比较器输出发生翻转后，唤醒电路重新与第一电容和第二电容连接，第二电容作为充电电容从低电平开始充电，第二阶段完全充电的第一电容与电阻连接形成放电回路，当第二电容电压大于第一电容电压时唤醒电路产生唤醒信号，以触发高带宽比较器启动工作及触发开关电路将电阻与第一电容断开连接并与参考电流源连接，进入第四阶段；
在第四阶段，唤醒电路与第一电容、第二电容及电阻均断开连接，第二电容作为充电电容继续充电，电阻与参考电流源连接，高带宽比较器比较第二电容的电压与电阻上产生的参考电压并输出比较结果，当高带宽比较器输出发生翻转时，重复进入第一阶段。
3.根据权利要求2所述的弛豫振荡器，其特征在于，所述唤醒电路为低功耗比较器。
4.根据权利要求3所述的弛豫振荡器，其特征在于，还包括：
第一触发器，与高带宽比较器输出端连接，用于引入正反馈加速高带宽比较器翻转过程，并锁存翻转后的输出结果；
第二触发器，与低功耗比较器输出端连接，用于引入正反馈加速低功耗比较器翻转过程，并锁存翻转后的输出结果。
5.根据权利要求4所述的弛豫振荡器，其特征在于，所述第一触发器和第二触发器中的每一个均包括依次连接的第一反相器、传输门和第二反相器，传输门的使能信号相对对应的比较器的使能信号延迟变化，以屏蔽比较器输出的毛刺。
6.根据权利要求3所述的弛豫振荡器，其特征在于，所述高带宽比较器和低功耗比较器具有相同的电路结构，高带宽比较器的偏置电流大于低功耗比较器的偏置电流。
7.根据权利要求2所述的弛豫振荡器，其特征在于，所述开关电路包括斩波开关和电流重定向开关，
所述斩波开关，用于切换电阻、第一电容和第二电容与高带宽比较器和唤醒电路的连接方式；
所述电流重定向开关，用于切换电阻、第一电容和第二电容的充放电。
8.根据权利要求2所述的弛豫振荡器，其特征在于，还包括逻辑电路，用于根据高带宽比较器和唤醒电路的输出产生数字逻辑控制信号，以控制使能高带宽比较器、唤醒电路和开关电路。
9.根据权利要求2所述的弛豫振荡器，其特征在于，在第二阶段，唤醒电路与第二电容断开后，第二电容复位到低电平；在第四阶段，唤醒电路与第一电容断开后，第一电容复位到低电平。
10.一种时钟电路，其特征在于，包括如权利要求1-9中任一项所述的弛豫振荡器，所述弛豫振荡器用于产生时钟信号。
11.一种电子芯片，其特征在于，包括如权利要求10所述的时钟电路。
12.根据权利要求11所述的电子芯片，其特征在于，所述电子芯片为物联网芯片。
CN202210580798.6A 2022-05-28 2022-05-28 弛豫振荡器、时钟电路及电子芯片 Pending CN114944833A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210580798.6A CN114944833A (zh) 2022-05-28 2022-05-28 弛豫振荡器、时钟电路及电子芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210580798.6A CN114944833A (zh) 2022-05-28 2022-05-28 弛豫振荡器、时钟电路及电子芯片

Publications (1)

Publication Number Publication Date
CN114944833A true CN114944833A (zh) 2022-08-26

Family

ID=82908487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210580798.6A Pending CN114944833A (zh) 2022-05-28 2022-05-28 弛豫振荡器、时钟电路及电子芯片

Country Status (1)

Country Link
CN (1) CN114944833A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116155238A (zh) * 2023-04-21 2023-05-23 芯翼成科技(成都)有限公司 一种弛豫振荡器系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116155238A (zh) * 2023-04-21 2023-05-23 芯翼成科技(成都)有限公司 一种弛豫振荡器系统

Similar Documents

Publication Publication Date Title
US8350631B1 (en) Relaxation oscillator with low power consumption
US11245360B2 (en) Oscillator circuit, chip and electronic device
CN102324912A (zh) 电流控制振荡器
US9831831B2 (en) Integrated oscillator circuitry
US9048821B2 (en) Low power relaxation oscillator
CN112929009B (zh) 一种rc张弛振荡器
KR20070081099A (ko) 발진회로
KR20050070110A (ko) 용량성 전하 펌프
US11848644B2 (en) Resistor-capacitor oscillation circuit
CN110518896B (zh) 一种提供任意频率及占空比的时钟发生电路与芯片
TW201633683A (zh) 電壓產生器
CN114944833A (zh) 弛豫振荡器、时钟电路及电子芯片
US9007138B2 (en) Oscillator with startup circuitry
CN210490799U (zh) 一种SoC内置振荡电路
US4283690A (en) Low power CMOS oscillator
US20040189358A1 (en) Power-on reset circuit and method for low-voltage chips
CN112968427B (zh) 延时补偿电路及其锂电池保护系统
CN103731102A (zh) 一种振荡电路
KR101986799B1 (ko) 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기
US10630291B1 (en) Integrated circuit delay cell
CN219998301U (zh) 一种单通道电池管理芯片及自动维护电芯
CN201435723Y (zh) 一种低频振荡器电路
Falconi et al. High light-load efficiency charge pumps
KR101051800B1 (ko) 오실레이터 회로
CN212992301U (zh) 一种低功耗高精度rc振荡器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination