CN114944821A - 多级放大器电路和方法 - Google Patents

多级放大器电路和方法 Download PDF

Info

Publication number
CN114944821A
CN114944821A CN202210134430.7A CN202210134430A CN114944821A CN 114944821 A CN114944821 A CN 114944821A CN 202210134430 A CN202210134430 A CN 202210134430A CN 114944821 A CN114944821 A CN 114944821A
Authority
CN
China
Prior art keywords
differential
stage
transistor
pair
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210134430.7A
Other languages
English (en)
Inventor
R·莫达法里
G·尼科利尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN114944821A publication Critical patent/CN114944821A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本公开的实施例涉及多级放大器电路和方法。一种用于启动多级放大器电路的电路，包括输入节点对和至少两个输出节点，其被配置为耦合到多级放大器电路。启动差分级包括差分晶体管对，该差分晶体管对具有耦合到该对输入节点的相应控制端子，并且该差分晶体管对中的每个晶体管具有在相应的输出节点和共用源极端子之间的、穿过晶体管的相应电流路径。启动差分级被配置为感测多级放大器电路的第一差分级处的共模压降。电流镜电路装置包括耦合到差分晶体管对的共用端子并且耦合到至少两个输出节点的两个输出节点的多个晶体管。

Description

多级放大器电路和方法
技术领域
本说明涉及放大器电路，例如多级运算跨导放大器(简称OTA)类型的全差分放大器电路。
一个或多个实施例可以被应用于适于检测电容传感器中电荷变化的电荷放大器电路。
背景技术
诸如OTA的放大器电路适用于各种电子应用。
现有OTA电路的缺点在于存在多个可能的稳定偏置点。无论用于OTA的输入差分对的晶体管种类(例如，PMO或NMO)如何，都可能存在这样的缺点。
例如，当输入和输出共模节点处于同一恒定值时(例如，NMOS输入差分对的VCMIN＝VCMOUT＝0，或PMOS输入差分对的VCMIN＝VCMOUT＝VDD)，存在不希望的稳定偏置点值。例如，经由反馈电路分支，尤其是电阻反馈分支，将这种不期望的偏置点值从输出传送到OTA的输入节点。
因此，OTA的启动级可以是相关的，以抵消在不希望的偏置条件下锁存放大器的任何风险。
即使有足够的启动级，多级OTA在正常运行期间的虚拟接地扰动仍可能导致放大器级意外关闭。
发明内容
一个或多个实施例的技术优点有助于克服上述缺点。
根据一个或多个实施例，可以通过具有下文更详细阐述的特征的电路来实现这种技术优势。多级放大器电路的启动电路可以是此类电路的示例。
一个或多个实施例可以涉及对应的多级放大器电路。
一个或多个实施例可以涉及对应的方法。用于OTA的启动方法可以是此类电路的示例。
一个或多个实施例可以抵消由于过程电压温度(简单地说，PVT)电路变化而导致的性能劣化。
一个或多个实施例可以有助于提高电路对非理想性的鲁棒性，例如噪声和失配，否则可能降低准确度。
一个或多个实施例可使用相对简单的布置提供对现有解决方案的有效改进。
一个或多个实施例有助于在不损失性能的情况下提供启动网络。
一个或多个实施例可有助于提供紧凑、节省面积的解决方案。
在至少一个实施例中，提供了一种用于多级放大器电路的启动电路，该多级放大器电路具有至少包括第一差分级的差分级级联。启动电路包括输入节点对和至少两个输出节点，其被配置为耦合到多级放大器电路。启动差分级包括差分晶体管对，该差分晶体管对具有耦合到该对输入节点的相应控制端子，并且该差分晶体管对的每个晶体管在该至少两个输出节点的相应输出节点和共用源极端子之间具有相应的电流路径。启动差分级被配置为感测多级放大器电路的第一差分级处的共模压降。电流镜电路装置包括以电流镜布置的多个晶体管，这些晶体管耦合到差分晶体管对的共用端子，并且耦合到至少两个输出节点的两个输出节点。至少两个输出节点被配置为至少耦合到多级放大器电路的第一差分级。电流镜电路装置被配置为在启动差分级的共用源极处执行电流变化的电流镜像，并且作为结果补偿在多级放大器电路的第一差分级处感测的共模压降。
在至少一个实施例中，提供了一种多级放大器，其包括第一输入节点对和第一输出节点对。差分级的级联至少包括耦合到该第一输入节点对的第一差分级和耦合到该第一输出节点对的第二差分级。启动电路至少耦合到第一差分输入级。启动电路包括耦合到第一差分级的第二输入节点对和至少两个第二输出节点。启动差分级包括在启动电路中，并且包括第一差分晶体管对，其具有耦合到该对第二输入节点的相应控制端子，第一差分晶体管对的每个晶体管在至少两个第二输出节点的相应第二输出节点和共用源极端子之间具有相应的电流路径。启动差分级被配置为感测多级放大器电路的第一差分级处的共模压降。所述启动电路还包括电流镜电路装置，所述电流镜电路装置包括以电流镜布置的多个晶体管，多个晶体管耦合到所述第一差分晶体管对的共用端子，并且耦合到所述至少两个第二输出节点的两个第二输出节点。电流镜电路装置被配置为在启动差分级的共用源极处执行电流变化的电流镜像，并且在第一差分级补偿感测到的共模压降。
在至少一个实施例中，提供了一种多级放大器电路的操作方法，其包括：经由多级放大器电路的启动差分级，感测在多级放大器电路的差分级级联的第一差分级处的共模压降，所述第一差分级耦合到第一输入节点对，所述多级放大器电路进一步包括耦合到第一输出节点对的第二差分级，所述启动差分级包括第一差分晶体管对，所述第一差分晶体管对具有耦合到第二输入节点对的相应控制端子，所述第一差分晶体管对中的每个晶体管在相应的第二输出节点与共用源极端子之间具有相应的电流路径；在启动差分级的共用源极处执行电流变化的电流镜像；以及作为电流镜像的结果，补偿在多级放大器电路的第一差分级处感测到的共模压降。
附图说明
现在将参考附图，仅通过非限制性示例来描述一个或多个实施例，其中：
图1是电荷放大器的示例图；
图2是运算跨导放大器的示例电路图；
图3是电荷放大器的示例图，其在虚拟接地上具有复位开关；
图4是具有启动电路部分的运算跨导放大器的示例性电路图；
图5是启动电路部分的一个或多个实施例的示例性电路图；
图6是级联放大器的示例电路图；以及
图7是图5的备选实施例的示例性电路图。
具体实施方式
在接下来的描述中，说明了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。可以在没有一个或多个特定细节的情况下，或者使用其他方法、组件、材料等来获得实施例。在其他情况下，未详细说明或描述已知结构、材料或操作，以便不会模糊实施例的某些方面。
在本描述的框架中对“实施例”或“一个实施例”的引用旨在指示在至少一个实施例中包含关于该实施例描述的特定配置、结构或特征。因此，在本说明书的一个或多个要点中可能出现的诸如“在一个实施例中”或“在一实施例中”之类的短语不一定指同一个实施例。
此外，特定构象、结构或特征可以在一个或多个实施例中以任何适当方式组合。
在本文所附的附图中，类似的部件或元件用类似的附图标记/数字表示，为了简洁起见，将不重复相应的描述。
本文使用的参考文献仅为方便而提供，因此不限定保护范围或实施例的范围。
图1显示了电荷放大器电路10的示例图，该电路可以包括：
偏置节点VR，其被配置为以本身已知的方式耦合到一些电压源；
电容传感器12，其耦合至基准节点VR，并且具有差分可变电容，其值为C0±ΔC；以及
运算跨导放大器(OTA)10，其可以具有：
非反相输入节点VINp，连接到传感器12并且经由包括第一RC网络RF1、CF1的第一反馈支路耦合到第一输出节点VOUTn；以及
反向输入节点VINn连接到传感器12并且经由包括第二RC网络RF2、CF2的第二反馈支路耦合到第二输出节点VOUTp。
如图1所示，OTA 10的输入VCMIN、输出VCMOUT共模电压电平可以表示为：
Figure BDA0003503867520000051
Figure BDA0003503867520000052
由于反馈RC网络RF1、CF1、RF2、CF2的存在，可能需要具有相同的输入和输出共模电压电平，即
VCMIN＝VCMOUT＝VCM。
如图2和图3所示，如图1所示的OTA 10的电路图可以包括电子晶体管的多级布置。
为了简单起见，本文参考包括两个(差分)级的多级布置来讨论实施例，否则应理解，这样的级的数量纯粹是示例性的，而不是限制性的，因为一个或多个实施例在概念上可以包括任意数量的级。
为了简单起见，以下主要针对使用NMOS晶体管作为差分对实现的OTA电路讨论一个或多个实施例，否则应理解，这种类型的晶体管技术纯粹是示例性的而不是限制性的。一个或多个实施例可以使用PMOS或任何其他种类的晶体管技术。
如图2所示，两级OTA电路10包括例如NMOS晶体管的布置，该电路布置包括：
OTA 10的差分输入节点对VINp、VINn；
第一差分级，包括第一差分晶体管对M1、M2，其在相应的漏极端子和共用源极端子VTAIL之间具有相应的电流路径，OTA 10的输入节点耦合到第一差分晶体管对M1、M2的相应控制节点VINp、VINn；
在多个电流发生器处，例如，至少三个电流发生器M0、M7、M8，包括被配置为在第一差分晶体管对M1、M2的共用源极端子VTAIL处镜像“尾”电流的晶体管；
第二差分级，包括第二差分晶体管对M5、M6，其相应的控制节点V1p、V1n耦合到第一差分晶体管对M1、M2的相应漏极端子，晶体管M5、M6在耦合到偏置电压VDD的相应漏极节点与相应输出节点VOUTp、VOUTn之间具有相应的信道路径；晶体管M5、M6的相应输出节点VOUTp、VOUTn经由相应的反馈电容器CC耦合到其相应的控制节点V1p、V1n；
两个有源负载级M3、M4耦合至第一差分晶体管对M1、M2的漏极端子，即耦合至第二差分晶体管对M5、M6的控制端子V1p、V1n，以及耦合至参考/偏置电压VDD；每个有源负载级M3、M4包括相应的第一晶体管对M3A、M4A和第二晶体管M3B、M4B，其中：i)第一晶体管M3A、M4A的控制端子连接到相应有源级M3、M4的控制节点VCTRL，以及ii)相应的第二晶体管M3B，M4B耦合到偏置节点VDD，并且被配置为作为参考电流的电流发生器工作；以及
输出共模反馈(OCMFB)级20耦合到两个有源负载级M3、M4的控制端子VCTRL，OCMFB级20配置为促进通过设计选择的偏置点的稳定性，例如，参考共模电压电平VCM＝VCM0。
在一个或多个实施例中，以本领域技术人员已知的方式，如图2所示的有源负载M3、M4的布置可以促进共模反馈回路的补偿和OTA电路的第二输出级上的电流节省。
除了选定的稳定共模电压电平VCM0外，图2的电路还可以具有第二寄生稳定共模电压电平，例如VCM＝0伏。这可以是由于节点V1p和V1n(当输入节点接地时，即VINp＝VINn＝0伏)被有源负载M3、M4(其控制节点不由OCMFB网络20驱动)的第二晶体管M3B、M4B“上拉”到偏置电压电平VDD。因此，输出节点也可以接地，即VOUTp＝VOUTn＝0伏，寄生值因此成为共模电压电平。如前所述，如图1所示，该寄生偏置点可以经由反馈支路，尤其是经由反馈电阻RF1和RF2传输到OTA的输入节点，反馈电阻RF1和RF2引入正共模反馈并且在VCMIN＝VCMOUT＝0Volts状态中锁存电路。
抵消将OTA锁存在寄生稳定点上的风险的方法涉及引入包括复位阶段的启动阶段，以便迫使OTA 10的输入节点VINp、VINn达到所选择的共模电压电平，例如VCM＝VCM0。如图3所示，这可能涉及提供共模节点VCM的OTA电路10，并且在此类共模节点VCM与OTA 10的输入节点之间耦合一对开关S1、S2，这些开关被配置为由来自启动阶段逻辑的复位信号RST驱动(在图中不可见)。
在各种应用中，尤其是在微机电系统(MEMS)中，通常情况下，在正常操作期间，共模激励仍然可以在OTA的虚拟接地上发生，该事件可能导致放大器10关闭。
解决这些问题的第一种方法可以涉及引入启动电路40，如图4所示。在所考虑的示例中，启动电路40可以包括启动晶体管对M9A、M9B，例如，使用NMOS技术，启动晶体管具有耦合在它们之间并且耦合到偏置节点VBIASn的相应的控制端子，启动晶体管对M9A、M9B共用源极具有耦合到第二差分对M5、M6的相应控制端子V1p、V1n的相应漏极端子与第一差分晶体管对M1、M2的共用源极端子VTAIL之间的、穿过启动晶体管的相应电流路径。
如图4所示，启动电路40的设计使得启动晶体管M9A、M9B：
在第一(例如)关断状态下，当OTA 10的输入节点VINp、VINn在所选择的偏置点处被偏置时，例如VCM＝VCM0；以及
在第二(例如)接通状态下，当共模扰动导致OTA 10的输入节点VINp、VINn处的电压降时，使得当第一差分对M1、M2的共用源极节点VTAIL“跟随”该电压降时，电流在启动电路晶体管M9A、M9B中流动，该电流充当第二差分晶体管对M5、M6的控制端子V1p、V1n的“下拉”，平衡通过有源负载M3、M4的相应第二晶体管M3B、M4B的“上拉”。
可选地，除了启动电路40之外，还可以存在OCMFB电路20(尽管在图4中不可见)。在这种情况下，启动电路40根据偏置电流的哪一部分由驱动有源负载级M3、M4的第一晶体管M3A、M4A的OCMFB电路20控制而有效。例如，由OCMFB电路20管理的低电流可以导致OTA 10的输出分支上的更容易稳定和更低电流，同时对启动电路40构成约束，尤其是在高传导性方面，以抵消有源负载级M3、M4的第二晶体管M3B、M4B的上拉效应。这些限制可能会带来启动电路面积占用方面的成本，这可能占输入差分对M1、M2尺寸的50％到100％。当从任何给定的输入共模变化恢复正确的偏置点时，在任何PVT情况下保持启动电路40足够高的传导性也可能导致启动电路40开启，从而对级10的输入跨导产生负面影响。例如，这可能导致OTA 10的性能在带宽和噪声方面的后续降低。
如图5所示，一种改进的启动电路50，例如，在NMOS技术中，可以用来代替电路40，包括：
启动差分级MSU1、MSU2，具有输入节点对VSUp、VSUn和输出节点对V1p、V1n，其被配置为耦合到OTA 10的第二差分晶体管对M5，M6的控制端子V1p、V1n，启动差分级包括差分晶体管对MSU1、MSU2，差分晶体管对对MSU1、MSU2具有连接到启动差分级的输入节点VSUp、VSUn的相应控制端子，晶体管MSU1、MSU2的差分对具有在启动差分级的输出节点的相应漏极节点和共用源极节点之间的相应电流路径；
另一对晶体管MSU4、MSU5，具有耦合到偏置节点VBIASsu的相应控制端子，并且晶体管具有在启动差分电路的输出节点V1p、V1n与OTA 10第一级的第一晶体管对M1、M2的共用源极节点VTAIL之间的、穿过该晶体管的相应电流路径；以及
电流镜晶体管MSU3，将启动差分对的共用源极节点与另一对晶体管MSU4、MSU5的控制端子耦合。
如图5所示，当OTA 10的输入节点VINn、VINp处存在共模压降时，晶体管M5、M6的第二差分对的控制端子V1p、V1n“上拉”到更高的电压电平，导致电流流过启动差分晶体管MSU1和MSU2；这会增加它们相应的偏置电压VGS，从而改变控制端子VINp、VINn电压和共用源极端子处的电压电平二者。结果，共模扰动期间的这种变化作为电流注入二极管MSU3(例如，使用电流再利用方法)，并且由此经由额外晶体管MSU4和MSU5镜像回第二差分晶体管对M5、M6的控制端子V1p和V1n，重新平衡其输入共模变化。这指示启动网络50的整体下拉效率增加。
在如图5所示的一个或多个实施例中，可以使用在MSU3与MSU4、MSU5对之间的镜像比来作为自由参数来优化晶体管的尺寸。
通过在其控制端子V1p、V1n以及源端子VTAIL上应用“下拉”效应来重新平衡晶体管M5、M6的第二差分对，有助于在针对任何PVT情况下以理论上相同的方式操作启动电路50。此外，与图4中的解决方案相比，在使用较少的(电路)面积时，这是可能的。
如前所述，图2所示的OTA电路10可以用任何晶体管技术实现。如图6所示，这包括已知的共源共栅技术，其中：
第一差分级M1、M2使用馈入相应的共基极级M1s、M2s的相应的共发射极级MNC1、MNC2的一对共源共栅布置来实现，其中相应的差分共源共栅节点VCN1、VCN2插置在相应的共基极级与相应的共发射极级之间；并且
在两个有源负载M3、M4中，第一晶体管M3A、M4A使用馈入相应的共基极级M3As、M4As的相应的共源共栅级MPC1、MPC2的一对共源共栅布置来实现，其中相应的共源共栅节点VCP1、VCP2插置在相应的共基极级与相应的共源共栅布置对之间。
图7是适用于与OTA 10的共源共栅实现(见图6)结合使用的备选启动电路70的电路图。
如图7所示，共源共栅启动电路70可以包括：
启动差分级MSU1、MSU2，具有输入节点对VSUp、VSUn和输出节点对VCP1、VCP2，输出节点对VCP1、VCP2被配置为耦合到OTA 10的有源负载M3、M4的第一晶体管的共源共栅节点的控制端子V1p、V1n，启动差分级包括差分晶体管对MSU1、MSU2，差分晶体管对MSU1、MSU2的相应的控制端子连接到启动差分级的输入节点VSUp、VSUn，差分晶体管MSU1、MSU2的差分对具有在启动差分级的输出节点处的相应的漏极节点与共用源极节点之间的、穿过该晶体管的相应的电流路径；
另一对晶体管MSU4、MSU5，具有耦合到偏置节点VBIASsu的相应的控制端子，并且具有在差分共源共栅节点VCP1、VCP2与OTA 10的第一级的第一差分晶体管对M1、M2的共用源极节点VTAIL之间的、穿过该晶体管的相应的电流路径；以及
将启动差分对MSU1、MSU2的共用源极节点与另一对晶体管MSU4、MSU5的控制端子耦合的电流镜晶体管MSU3。
否则应理解的是，本说明书附图中例示的各种单独实施方案不一定旨在以附图中例示的相同组合采用。因此，一个或多个实施例可以针对附图中例示的组合单独和/或以不同的组合采用这些(非强制性的)选项。
在不损害基本原则的情况下，细节和实施例可能会在不脱离保护范围的情况下，就仅以示例的方式描述的内容而言，发生甚至显著的变化。
一种用于多级放大器电路(10)的启动电路(50；70)可总结为包括：至少包括第一差分级(M1，M2)的差分级级联，启动电路(50；70)包括：输入节点对(VSUp，VSUn)和配置为耦合到所述多级放大器电路(10)的至少两个输出节点(V1p，V1n；VCP1，VCP2，VCN1，VCN2)，启动差分级，包括差分晶体管对(MSU1，MSU2)，其相应的控制端子耦合到电路(50；70)的所述输入节点对(VSUp，VSUn)，所述差分晶体管对(MSU1，MSU2)中的每个晶体管(MSU1)具有在所述至少两个输出节点(V1p，V1n；VCP1，VCP2，VCN1，VCN2)中的相应输出节点(V1p，V1n；VCP1，VCP2，VCN1，VCN2)与共用源极端子之间的、穿过晶体管的相应的电流路径，启动差分级被配置为感测(MSU1，MSU2)所述多级放大器电路(10)的所述第一差分级(M1，M2)处的共模压降，电流镜电路装置(MSU3、MSU4、MSU5)包括以电流镜布置的多个晶体管，这些晶体管耦合到所述第一差分晶体管对(MSU1、MSU2)的所述共用端子，并且在所述至少两个输出节点(V1p，V1n；VCP1，VCP2，VCN1，VCN2)中具有两个输出节点(V1p、V1n；VCN1、VCN2)，其中，至少两个输出节点(V1p，V1n；VCN1，VCN2)被配置为至少耦合到所述多级放大器电路(10)的所述第一差分级(M1，M2)，其中，所述电流镜电路装置(MSU3、MSU4、MSU5)被配置为在所述启动差分级的共用源极处执行电流变化的电流镜像，从而补偿所述多级放大器电路(10)的所述第一差分级(M1、M2)处的所述感测共模压降。
所述至少两个输出节点(V1p，V1n；VCP1，VCP2，VCN1，VCN2)可以包括两个输出节点(V1p，V1n)，其中所述电流镜电路装置(MSU3，MSU4，MSU5)的所述两个输出节点分别耦合到第一差分晶体管对(MSU1，MSU2)的所述输出节点中的相应输出节点。
电流镜电路装置(MSU3、MSU4、MSU5)可以具有电流镜像参数，其根据电流镜电路装置(MSU3、MSU4、MSU5)中的多个晶体管中的晶体管的相应大小比而变化。
一种多级放大器(10)可概括为包括输入节点对(VINp，VINn)和输出节点对(VOUTp，VOUTn)，差分级(M1，M2，M5，M6)的级联包括耦合到所述输入节点对(VINp，VINn)的至少一个第一差分级(M1，M2)和耦合到所述输出节点对(VOUTp，VOUTn)的另一差分级(M5，M6)，以及根据示例1至3中任一项所述的启动电路(50；70)，启动电路(50；70)至少耦合到第一差分输入级(M1，M2)。
所述第一差分级(M1，M2)可包括第一差分晶体管对，其中第一晶体管(M1)和第二晶体管(M2)各自在相应的输出漏极端子和共用源极端子(VTAIL)之间具有相应的电流路径，其中所述启动电路(50；70)可以具有第一输出节点和第二输出节点(V1p，V1n)，第一输出节点(V1p)耦合到所述第一差分级(M1，M2)的第一差分晶体管对的所述第一晶体管(M1)的第一输出漏极端子，第二输出节点(V1n)耦合到所述第一差分级(M1，M2)的所述第一差分晶体管对的第二晶体管(M2)的第二输出漏极端子。
所述第一差分级(M1，M2)可以包括第一差分晶体管对，每个晶体管具有在相应的输出漏极端子与共用源极端子(VTAIL)之间的、穿过该晶体管的相应的电流路径，多级放大器还可以包括耦合在第一差分级(M1，M2)的所述输出漏极端子与至少一个额外差分级的输入节点之间的有源负载级(M3，M4)，每个有源负载级(M3，M4)包括耦合在它们之间的开关(M3A，M4A)和电流发生器(M3B，M4B)，所述启动电路(50；70)可进一步耦合至所述额外差分级(M5，M6)和所述有源负载级(M3，M4)中的至少一项。
第一差分级(M1，M2)可以包括相应的共发射极级(MNC1，MNC2)的一对共源共栅布置，该共源共栅布置馈入相应的共基极级(M1s，M2s)，其中差分共源共栅节点(VCN1，VCN2)被插置在其间，其中，所述有源负载级(M3，M4)的所述开关(M3A，M4A)可以使用一对共源共栅布置来实现，该共源共栅布置的一对共用源极发射极级(MPC1，MPC2)馈入到相应的共基极级(M3As，M4As)中，其中相应的共源共栅节点(VCP1，VCP2)插置在其之间，其中所述启动电路(50，70)可以具有耦合到所述有源负载级(M3，M4)的所述开关(M3A，M4A)的所述共源共栅节点(VCP1，VCP2)的第一输出节点对(VCP1，VCP2)，以及耦合到所述第一差分级(M1，M2)的所述差分共源共栅节点(VCN1，VCN2)的第二对输出节点(VCN1，VCN2)。
所述有源负载级(M3，M4)可具有至少一个控制端子(VCTRL)，其被配置为在所述有源负载级(M3，M4)中驱动所述开关(M3A，M4A)，并且其中所述多级放大器包括耦合到有源负载级(M3，M4)的控制端子(VCTRL)的输出共模反馈级(20)OCMFB。
一种多级放大器电路的操作方法可总结为：经由配置为感测的所述启动差分级，感测(MSU1，MSU2)所述多级放大器电路(10)的所述第一差分级(M1，M2)处的共模压降，在所述启动差分级的所述共用源极处执行电流变化的电流镜像(MSU3、MSU4、MSU5)，并作为所述电流镜像(MSU3、MSU4、MSU5)的结果补偿(V1p、V1n；VCP1、VCP2、VCN1、VCN2)所述多级放大器电路(10)的所述第一差分级(M1，M2)处的所述感测共模压降。
可以组合上述各种实施例以提供进一步的实施例。可以根据上述详细描述对实施例进行这些和其他改变。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求局限于说明书和权利要求中公开的特定实施例，而应被解释为包括所有可能的实施例以及这些权利要求所享有的全部等同物范围。因此，权利要求不受本公开的限制。

Claims (20)

1.一种用于多级放大器电路的启动电路，所述多级放大器电路具有至少包括第一差分级的差分级的级联，所述启动电路包括：
输入节点对和至少两个输出节点，所述至少两个输出节点被配置为耦合到所述多级放大器电路；
启动差分级，包括差分晶体管对，所述差分晶体管对具有耦合到所述输入节点对的相应控制端子，所述差分晶体管对中的每个晶体管具有在所述至少两个输出节点的相应输出节点与共用源极端子之间的、穿过所述晶体管的相应电流路径，所述启动差分级被配置为感测多级放大器电路的所述第一差分级处的共模压降；以及
电流镜电路装置，包括处于电流镜布置的多个晶体管，所述多个晶体管耦合到所述差分晶体管对的共用端子并且耦合到所述至少两个输出节点的两个输出节点，
其中，所述至少两个输出节点被配置为至少耦合到所述多级放大器电路的所述第一差分级，以及
其中，所述电流镜电路装置被配置为在所述启动差分级的所述共用源极处执行电流变化的电流镜像，并且作为结果补偿在所述多级放大器电路的所述第一差分级处感测的所述共模压降。
2.根据权利要求1所述的启动电路，其中耦合到所述电流镜电路装置的所述两个输出节点各自耦合到所述差分晶体管对的输出节点中的相应输出节点。
3.根据权利要求1所述的启动电路，其中所述电流镜电路装置具有电流镜像参数，所述电流镜像参数根据所述电流镜电路装置的所述多个晶体管的晶体管的相应尺寸比而变化。
4.根据权利要求1所述的启动电路，其中所述电流镜电路装置包括：
第一晶体管，其具有连接到所述至少两个输出节点的第一输出节点的第一传导端子；以及
第二晶体管，其具有连接到所述至少两个输出节点的第二输出节点的第一传导端子，所述第二晶体管具有连接到所述第一晶体管的第二传导端子的第二传导端子。
5.根据权利要求4所述的启动电路，其中所述差分晶体管对的第一晶体管具有连接到所述第一输出节点的传导端子，并且所述差分晶体管对的第二晶体管具有连接到所述第二输出节点的传导端子。
6.根据权利要求4所述的启动电路，其中所述差分晶体管对的第一晶体管具有连接到所述至少两个输出节点的第三输出节点的传导端子，并且所述差分晶体管对的第二晶体管具有连接到所述至少两个输出节点的第四输出节点的传导端子。
7.一种多级放大器，包括：
第一输入节点对和第一输出节点对；
差分级的级联，至少包括耦合到所述第一输入节点对的第一差分级和耦合到所述第一输出节点对的第二差分级；以及
至少耦合到所述第一差分输入级的启动电路，所述启动电路包括：
第二输入节点对；
至少两个第二输出节点，耦合到所述第一差分级；
启动差分级，包括第一差分晶体管对，所述第一差分晶体管对具有耦合到所述第二输入节点对的相应控制端子，所述第一差分晶体管对的每个晶体管具有在所述至少两个第二输出节点的相应第二输出节点与共用源极端子之间的、穿过所述晶体管的相应的电流路径，所述启动差分级被配置为感测在所述多级放大器电路的所述第一差分级处的共模压降；以及
电流镜电路装置，包括处于电流镜布置的多个晶体管，所述多个晶体管耦合到所述第一差分晶体管对的共用端子，并且耦合到所述至少两个第二输出节点的两个第二输出节点，
其中，所述电流镜电路装置被配置为在所述启动差分级的所述共用源极处执行电流变化的电流镜像，并且在所述第一差分级处补偿感测的所述共模压降。
8.根据权利要求7所述的多级放大器，其中耦合到所述电流镜电路装置的所述两个第二输出节点各自耦合到所述第一差分晶体管对的输出节点中的相应输出节点。
9.根据权利要求7所述的多级放大器，其中所述电流镜电路装置具有电流镜像参数，所述电流镜像参数根据所述电流镜电路装置的所述多个晶体管的晶体管的相应尺寸比而变化。
10.根据权利要求7所述的多级放大器，其中所述电流镜电路装置包括：
第一晶体管，具有连接到所述至少两个第二输出节点的第一输出节点的第一传导端子；以及
第二晶体管，具有连接到所述至少两个第二输出节点的第二输出节点的第一传导端子，所述第二晶体管具有连接到所述第一晶体管的第二传导端子的第二传导端子。
11.根据权利要求10所述的多级放大器，其中所述第一差分晶体管对的第一晶体管具有连接到所述第一输出节点的传导端子，并且所述第一差分晶体管对的第二晶体管具有连接到所述第二输出节点的传导端子。
12.根据权利要求10所述的多级放大器，其中所述第一差分晶体管对的第一晶体管具有连接到所述至少两个输出节点的第三输出节点的传导端子，以及所述第一差分晶体管对的第二晶体管具有连接到所述至少两个输出节点的第四输出节点的传导端子。
13.根据权利要求7所述的多级放大器，其中所述第一差分级包括第二差分晶体管对，所述第二差分晶体管对包括第一晶体管和第二晶体管，每个晶体管在相应的输出漏极端子与共用源极端子之间具有相应的电流路径，并且其中所述至少两个第二输出节点的第一输出节点耦合到所述第一晶体管的第一输出漏极端子，并且所述至少两个第二输出节点的第二输出节点耦合到所述第二晶体管的第二输出漏极端子。
14.根据权利要求7所述的多级放大器，其中：
所述第一差分级包括第二差分晶体管对，每个晶体管具有在相应的输出漏极端子与共用源极端子之间的、穿过所述晶体管的相应的电流路径，
所述多级放大器还包括耦合在所述第一差分级的所述输出漏极端子与所述第二差分级的输入节点之间的有源负载级，每个有源负载级包括耦合在所述第一差分级的所述输出漏极端子与所述第二差分级的输入节点之间的开关和电流发生器，以及
所述启动电路进一步耦合到所述有源负载级的所述第二差分级或有源负载级中的至少一项。
15.根据权利要求14所述的多级放大器，其中所述第一差分级包括相应的共发射极级的共源共栅布置对，所述共发射极级馈入相应的共基极级，其中差分共源共栅节点插置在所述共发射极级与所述共基极之间，以及
其中，所述有源负载级的所述开关包括相应的共发射极级的共源共栅布置对，所述共发射极级馈入相应的共基极级，其中相应的共源共栅节点插置在所述共源共栅布置对与所述共基极级之间，
其中，所述启动电路的至少两个第二输出节点包括耦合到所述有源负载级的所述开关的所述共源共栅节点的第一第二输出节点对和耦合到所述第一差分级的所述差分共源共栅节点的第二第二输出节点对。
16.根据权利要求14所述的多级放大器，其中所述有源负载级包括至少一个控制端子，所述控制端子被配置为驱动所述有源负载级中的开关，并且其中所述多级放大器包括耦合到所述有源负载级的控制端子的输出共模反馈级。
17.一种操作多级放大器电路的方法，所述方法包括：
经由所述多级放大器电路的启动差分级感测所述多级放大器电路的差分级级联的第一差分级处的共模压降，所述第一差分级耦合到第一输入节点对，所述多级放大器电路还包括耦合到所述第一输出节点对的第二差分级，所述启动差分级包括具有耦合到第二输入节点对的相应控制端子的第一差分晶体管对，所述第一差分晶体管对中的每个晶体管具有在相应的第二输出节点与共用源极端子之间的、穿过所述晶体管的相应的电流路径；
在所述启动差分级的所述共用源极处执行电流变化的电流镜像；以及
作为所述电流镜像的结果，补偿在所述多级放大器电路的所述第一差分级处感测到的所述共模压降。
18.根据权利要求17所述的方法，其中执行所述电流镜像包括通过所述电流镜电路装置执行所述电流镜像，所述电流镜电路装置包括耦合到所述第一差分晶体管对的所述共用端子并且耦合到所述第二输出节点的处于电流镜布置的多个晶体管。
19.根据权利要求18所述的方法，其中耦合到所述电流镜电路装置的所述第二输出节点各自耦合到所述第一差分晶体管对的输出节点中的相应输出节点。
20.根据权利要求18所述的方法，还包括根据所述电流镜电路装置的所述多个晶体管的晶体管的相应尺寸比来改变所述电流镜电路装置的电流镜像参数。
CN202210134430.7A 2021-02-15 2022-02-14 多级放大器电路和方法 Pending CN114944821A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IT102021000003350A IT202100003350A1 (it) 2021-02-15 2021-02-15 Circuiti e procedimenti di amplificatore multistadio
IT102021000003350 2021-02-15
US17/665,399 2022-02-04
US17/665,399 US11716061B2 (en) 2021-02-15 2022-02-04 Multi-stage amplifier circuits and methods

Publications (1)

Publication Number Publication Date
CN114944821A true CN114944821A (zh) 2022-08-26

Family

ID=75439386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210134430.7A Pending CN114944821A (zh) 2021-02-15 2022-02-14 多级放大器电路和方法

Country Status (4)

Country Link
US (1) US11716061B2 (zh)
EP (1) EP4044431A1 (zh)
CN (1) CN114944821A (zh)
IT (1) IT202100003350A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114616754A (zh) * 2019-10-30 2022-06-10 华为技术有限公司 运算放大器及运算放大器的启动电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118341A (en) * 1998-11-02 2000-09-12 Philips Electronics North America Corporation Device with common mode feedback for a differential output
US6265941B1 (en) * 1999-11-12 2001-07-24 Agere Systems Guardian Corp. Balanced differential amplifier having common mode feedback with kick-start
US6388522B1 (en) * 2000-08-23 2002-05-14 Texas Instruments Incorporated Common mode feedback bias for low voltage opamps
US20070100666A1 (en) 2002-08-22 2007-05-03 Stivoric John M Devices and systems for contextual and physiological-based detection, monitoring, reporting, entertainment, and control of other devices
US6963245B2 (en) * 2003-09-03 2005-11-08 Broadcom Corporation System and method to accelerate settling of an amplifier
KR101118984B1 (ko) 2009-12-02 2012-03-13 최용환 도어 개폐 방법 및 그것을 이용한 도어 개폐 송신장치
ITMI20112100A1 (it) * 2011-11-18 2013-05-19 St Microelectronics Grenoble 2 Amplificatore operazionale completamente differenziale con circuito di retroazione di modo comune
ES2534702B1 (es) 2013-09-24 2016-02-09 Ontech Security, Sl Sensor de campos electrostáticos y sistema de seguridad en espacios interiores
KR20160136013A (ko) 2015-05-19 2016-11-29 엘지전자 주식회사 이동 단말기 및 그 제어 방법
TWI623194B (zh) * 2016-11-29 2018-05-01 瑞昱半導體股份有限公司 運算放大器及其差分放大電路
US11405062B1 (en) * 2021-05-26 2022-08-02 Hangzhou Geo-Chip Technology Co., Ltd. Startup circuit device, filter and receiver

Also Published As

Publication number Publication date
US20220263481A1 (en) 2022-08-18
IT202100003350A1 (it) 2022-08-15
EP4044431A1 (en) 2022-08-17
US11716061B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
US7126431B2 (en) Differential delay cell having controllable amplitude output
KR100304813B1 (ko) 부성저항회로와이를사용한슈미트트리거회로
CN105406824B (zh) 共模反馈电路、对应信号处理电路和方法
US6417728B1 (en) Switched-capacitor, fully-differential operational amplifier with high switching frequency
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
WO1999037024A1 (en) A variable delay cell with a self-biasing load
US7999612B2 (en) Operational amplifier having DC offset cancellation capability
TWI419451B (zh) 電荷幫浦電路
US7557651B2 (en) Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers
CN101005282A (zh) 差分到单端转换器和具有它的锁相环电路
CN114944821A (zh) 多级放大器电路和方法
WO2005099094A2 (en) Charge pump for a low-voltage wide-tuning range phase-locked loop
US5744385A (en) Compensation technique for parasitic capacitance
US20070222514A1 (en) Differential difference amplifier
Nagulapalli et al. A low power miller compensation technique for two stage op-amp in 65nm CMOS technology
JPH11500883A (ja) 増幅器
JPH11510672A (ja) 能動ブートストラップ式利得向上技術を適用した増幅器
US10630274B2 (en) Method for biasing outputs of a folded cascode stage in a comparator and corresponding comparator
US7999618B2 (en) High bandwidth, rail-to-rail differential amplifier with output stage amplifier
US7642867B2 (en) Simple technique for reduction of gain in a voltage controlled oscillator
US6208212B1 (en) Delay cell with controlled output amplitude
EP0696846B1 (en) High-pass filter structure with programmable zeros
JP3114927B2 (ja) 電流供給回路とこれを用いたフィルター回路
JPH1065274A (ja) 発光素子駆動装置
US7498892B2 (en) Split-biased interpolated voltage-controlled oscillator and phase locked loop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination