CN114927602A - 微型发光二极管芯片及其制备方法 - Google Patents
微型发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN114927602A CN114927602A CN202210194375.0A CN202210194375A CN114927602A CN 114927602 A CN114927602 A CN 114927602A CN 202210194375 A CN202210194375 A CN 202210194375A CN 114927602 A CN114927602 A CN 114927602A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- light
- light emitting
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 96
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 50
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 230000000694 effects Effects 0.000 abstract description 15
- 229910052738 indium Inorganic materials 0.000 description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 15
- 238000002161 passivation Methods 0.000 description 14
- 229910052594 sapphire Inorganic materials 0.000 description 14
- 239000010980 sapphire Substances 0.000 description 14
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 13
- 229910052804 chromium Inorganic materials 0.000 description 11
- 239000011651 chromium Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910000846 In alloy Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910001128 Sn alloy Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 235000009537 plain noodles Nutrition 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011358 absorbing material Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种微型发光二极管芯片及其制备方法。该微型发光二极管芯片包括：外延结构和导光层；所述外延结构包括依次层叠的第一半导体层、多量子阱层和第二半导体层，所述导光层位于所述第二半导体层远离所述第一半导体层的表面，所述外延结构远离所述导光层的表面为出光面；所述导光层包括交替层叠的多层氧化钛层和多层氧化硅层，所述氧化硅层内嵌有多个间隔分布的柱状结构，所述柱状结构沿垂直于所述出光面的方向延伸，所述柱状结构的折射率与所述氧化硅层的折射率不同。本公开能改善芯片之间出现的光串扰的问题，减少侧面出光比例，提升发光效果。
Description
技术领域
本公开涉及光电子制造技术领域，特别涉及一种微型发光二极管芯片及其制备方法。
背景技术
微型发光二极管(Micro Light Emitting Diode，Micro LED)是指边长在10μm至100μm的发光二极管，微型发光二极管的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
相关技术中，微型发光二极管芯片通常包括外延结构、第一电极、第二电极，外延结构包括依次层叠的第一半导体层、多量子阱层和第二半导体层。其中，第一电极和第二电极分别设置在外延结构的两侧。
由于微型发光二极管芯片尺寸较小，且芯片之间的间距也较近，容易出现光串扰的问题，影响出光效果。
发明内容
本公开实施例提供了一种微型发光二极管芯片及其制备方法，能改善芯片之间出现的光串扰的问题，减少侧面出光比例，提升发光效果。所述技术方案如下：
本公开实施例提供了一种微型发光二极管芯片，所述微型发光二极管芯片包括：外延结构和导光层；所述外延结构包括依次层叠的第一半导体层、多量子阱层和第二半导体层，所述导光层位于所述第二半导体层远离所述第一半导体层的表面，所述外延结构远离所述导光层的表面为出光面；所述导光层包括交替层叠的多层氧化钛层和多层氧化硅层，所述氧化硅层内嵌有多个间隔分布的柱状结构，所述柱状结构沿垂直于所述出光面的方向延伸，所述柱状结构的折射率与所述氧化硅层的折射率不同。
在本公开实施例的一种实现方式中，所述柱状结构为圆柱体，所述柱状结构的直径为0.05μm至0.2μm。
在本公开实施例的另一种实现方式中，所述柱状结构的制作材料为氧化钛。
在本公开实施例的另一种实现方式中，所述外延结构的侧壁在所述出光面所在平面的正投影位于所述出光面内，所述外延结构的侧壁设置有增透膜，所述增透膜覆盖所述第一半导体层的侧壁、所述多量子阱层的侧壁和所述第二半导体层的侧壁。
在本公开实施例的另一种实现方式中，所述增透膜远离所述外延结构的表面具有凸起，所述凸起的延伸方向与所述出光面垂直。
在本公开实施例的另一种实现方式中，所述微型发光二极管芯片还包括第一电极、第二电极和透明导电层，所述第一电极位于所述第一半导体层远离所述第二半导体层的表面，所述透明导电层位于所述导光层远离所述第一半导体层的表面且与所述第二半导体层连接，所述第二电极位于所述透明导电层的表面。
在本公开实施例的另一种实现方式中，所述第一电极包括多个电极块，多个所述电极块间隔分布在所述第一半导体层的表面。
本公开实施例提供了一种微型发光二极管芯片的制备方法，所述制备方法包括：提供一衬底；在所述衬底上生长外延结构，所述外延结构包括依次层叠的第一半导体层、多量子阱层和第二半导体层；在所述第二半导体层远离所述第一半导体层的表面制作导光层，所述外延结构远离所述导光层的表面为出光面，所述导光层包括交替层叠的多层氧化钛层和多层氧化硅层，所述氧化硅层内嵌有多个间隔分布的柱状结构，所述柱状结构沿垂直于所述出光面的方向延伸，所述柱状结构的折射率与所述氧化硅层的折射率不同。
在本公开实施例的另一种实现方式中，所述外延结构的侧壁在所述出光面所在平面的正投影位于所述出光面内；所述在所述第二半导体层远离所述第一半导体层的表面制作导光层之后包括：在所述外延结构的侧壁制作增透膜，所述增透膜覆盖所述第一半导体层的侧壁、所述多量子阱层的侧壁和所述第二半导体层的侧壁。
在本公开实施例的另一种实现方式中，所述增透膜远离所述外延结构的表面具有凸起，所述凸起的延伸方向与所述出光面垂直。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的微型发光二极管芯片包括外延结构和导光层，其中，导光层包括交替层叠的多层氧化钛层和多层氧化硅层，以形成分布式布拉格反射镜。其中，在氧化硅层内嵌有多个间隔分布的柱状结构，由于柱状结构沿垂直于出光面的方向延伸，即柱状结构的延伸方向和外延结构的出光方向平行，并且，柱状结构的折射率和氧化硅层的折射率不同，使得光线入射到氧化硅层和柱状结构的分界面处时，能在分界面发生反射，这样当外延结构发出的光进入到氧化硅层后，出光方向偏差角度较大的光线就会在柱状结构的侧壁反射，从而改变光线的方向，减少向芯片侧面反射的光线，以增强出光方向上光子的比例，改善芯片之间出现的光串扰的问题，减少侧面出光比例，提升发光效果。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种微型发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种导光层的结构示意图；
图3是本公开实施例提供的一种增透膜的局部放大示意图；
图4是本公开实施例提供的一种微型发光二极管芯片的制备方法的流程图；
图5是本公开实施例提供的一种微型发光二极管芯片的制备状态图。
图中各标记说明如下：
1、外延结构；11、第一半导体层；12、多量子阱层；13、第二半导体层；
21、第一电极；210、电极块；22、第二电极；
30、导光层；31、氧化硅层；32、氧化钛层；33、柱状结构；
41、透明导电层；42、钝化层；43、过孔；
51、增透膜；52、凸起；
60、蓝宝石衬底。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种微型发光二极管芯片的结构示意图。如图1所示，该微型发光二极管芯片包括：外延结构1和导光层30。
如图1所示，外延结构1包括依次层叠的第一半导体层11、多量子阱层12和第二半导体层13，导光层30位于第二半导体层13远离第一半导体层11的表面，外延结构1远离导光层30的表面为出光面。
图2是本公开实施例提供的一种导光层30的结构示意图。如图2所示，导光层30包括交替层叠的多层氧化钛层32和多层氧化硅层31，氧化硅层31内嵌有多个间隔分布的柱状结构33，柱状结构33沿垂直于出光面的方向延伸，柱状结构33的折射率与氧化硅层31的折射率不同。
本公开实施例提供的微型发光二极管芯片包括外延结构和导光层，其中，导光层包括交替层叠的多层氧化钛层和多层氧化硅层，以形成分布式布拉格反射镜。其中，在氧化硅层内嵌有多个间隔分布的柱状结构，由于柱状结构沿垂直于出光面的方向延伸，即柱状结构的延伸方向和外延结构的出光方向平行，并且，柱状结构的折射率和氧化硅层的折射率不同，使得光线入射到氧化硅层和柱状结构的分界面处时，能在分界面发生反射，这样当外延结构发出的光进入到氧化硅层后，出光方向偏差角度较大的光线就会在柱状结构的侧壁反射，从而改变光线的方向，减少向芯片侧面反射的光线，以增强出光方向上光子的比例，改善芯片之间出现的光串扰的问题，减少侧面出光比例，提升发光效果。
可选地，如图1所示，微型发光二极管芯片还包括第一电极21、第二电极22和透明导电层41，第一电极21位于第一半导体层11远离第二半导体层13的表面，透明导电层41位于导光层30远离第一半导体层11的表面且与第二半导体层13连接，第二电极22位于透明导电层41的表面。
示例性地，在导光层30上可以设置通孔，以使得透明导电层41可以通过通孔与第二半导体层13连接，这样就让位于透明导电层41上的第二电极22和第二半导体层13连接。
其中，透明导电层41为氧化铟锡(Indium Tin Oxide，简称ITO膜层)。氧化铟锡膜层具有良好的透射率和低电阻率，便于载流子传导，提高注入效率。
示例性地，透明导电层41的厚度为800埃至1200埃。
透明导电层41的厚度会影响透明导电层41的透光效果和电阻值，若厚度设置过低或过高，则会导致透明导电层41的透光效果差，不利于载流子的注入。而在这一厚度范围中，能形成透光效果高且电阻值低的透明导电层41，有利于改善发光二极管的发光效果。
作为示例，本公开实施例中，透明导电层41的厚度为1000埃。
本公开实施例中，第一半导体层11和第二半导体层13中的一个为p型层，第一半导体层11和第二半导体层13中的另一个为n型层。
作为一种示例，第一半导体层11为n型层，第一电极21为n型电极。第二半导体层13为p型层，第二电极22为p型电极。
可选地，柱状结构33为圆柱体，柱状结构33的直径为0.05μm至0.2μm。
通过将柱状结构33设置为圆柱体，并将柱状结构33的直径设置为上述范围内，能保证柱状结构33有足够大的侧壁供外延结构1发出的光反射，以减少向芯片侧面发射的光线，以增强出光方向上光子的比例，改善芯片之间出现的光串扰的问题，减少侧面出光比例，提升发光效果。
示例性地，柱状结构33的直径为0.1μm。
可选地，柱状结构33可以是阵列的方式分布在氧化硅层31内，这样在氧化硅层31内设置多个均匀分布的柱状结构33，能确保氧化硅层31内绝大部分的区域填充有柱状结构33，以保证与出光方向偏差较大的绝大部分的光线均会在柱状结构33的侧壁处反射，减少向芯片侧面发射的光线，增强出光方向上光子的比例。
本公开实施例中，柱状结构33的长度不大于氧化硅层31的厚度，以避免氧化硅层31内填充的柱状结构33长度过长超出氧化硅层31。
示例性地，柱状结构33的长度可以是0.2μm至0.4μm。作为示例，柱状结构33的长度可以是0.3μm。
可选地，柱状结构33的制作材料为氧化钛。氧化钛和氧化硅的折射率不同，这样在氧化硅层31内采用氧化钛制作柱状结构33，能在氧化硅层31能形成分界面以供光线反射，减少向芯片侧面发射的光线，增强出光方向上光子的比例。
可选地，如图1所示，外延结构1的侧壁在出光面所在平面的正投影位于出光面内，外延结构1的侧壁设置有增透膜51，增透膜51覆盖第一半导体层11的侧壁、多量子阱层12的侧壁和第二半导体层13的侧壁。
图3是本公开实施例提供的一种增透膜51的局部放大示意图。如图3所示，增透膜51远离外延结构1的表面具有凸起52，凸起52的延伸方向与出光面垂直。
通过在芯片侧面制作带有凸起52的增透膜51，由于凸起52的延伸方向与外延结构1的出光方向平行，这样从芯片侧面出射的光线经增透膜51出射后，在凸起52的反射下，又将光子导入芯片底部，再被吸光材料吸收，从而进一步减少了侧面光子的比例，使得光串扰问题降低到一个很低的水平。
可选地，如图1所示，微型发光二极管芯片还包括钝化层42，钝化层42位于透明导电层41远离外延结构1的表面，钝化层42的表面具有露出透明导电层41的过孔43，第二电极22位于过孔43内且与透明导电层41相连。
其中，钝化层42覆盖透明导电层41的表面且未延伸至外延结构1的侧壁。
本公开实施例中，钝化层42可以是多晶硅层，采用多晶硅层作为钝化层42可以有效隔绝外部环境和外延结构1、透明导电层41，防止短路漏电的问题。
示例性地，钝化层42的厚度为300埃至1000埃。例如，钝化层42的厚度为600埃。
可选地，如图1所示，第一电极21包括多个电极块210，多个电极块210间隔分布在第一半导体层11的表面。
这样将第一电极21设计成多个分散的电极块210，就可以仅通过制作少量的电极块210就实现第一电极21导电的目的。同时还能最大限度地避免第一电极21对光线的遮挡，从而保证微型发光二极管芯片的出光效果。
本公开实施例中，电极块210可以呈圆柱状。
可选地，第一电极21包括依次层叠于第一半导体层11上的铬层、锡铟合金层和铟层。在铬层和铟层之间设置锡铟合金层，由于锡铟合金层中含有铟金属，所以锡铟合金层与铟层能较好地连接在一起，以提高三层层叠的金属层的保形效果。
其中，第一电极21中的铬层的厚度可以是100埃至300埃，锡铟合金层的厚度可以是8000埃至12000埃，铟层的厚度可以是8000埃至12000埃。
作为示例，本公开实施例中，铬层的厚度为200埃，锡铟合金层的厚度为10000埃，铟层的厚度为10000埃。
可选地，第二电极22呈块状，第二电极22与透明导电层41的中部相对。这样就使得电流会侧重于在微型发光二极管芯片的中心区域流动，且使微型发光二极管芯片的边缘区域的电流密度较低，可以有效减少微型发光二极管芯片的边缘区域的发光强度。
示例性地，第二电极22呈矩形。矩形状的第二电极22能较为全面地铺满微型发光二极管芯片的中心区域，以保证微型发光二极管芯片的边缘区域的发光强度。
需要说明的是，在其他一些实现方式中，第二电极22还可以呈圆形、多边形等多种形状，本公开实施例不做限制。
可选地，第二电极22包括依次层叠于透明导电层41的表面的铬层、钛层、金层和铟层。
其中，第二电极22中的铬层的厚度可以是100埃至300埃，钛层的厚度可以是100埃至300埃，金层的厚度可以是2000埃至4000埃，铟层的厚度可以是4000埃至6000埃。
作为示例，本公开实施例中，第二电极22中的铬层的厚度为200埃，钛层的厚度为200埃，金层的厚度为3000埃，铟层的厚度为5000埃。
可选地，第一半导体层11为掺硅的n型GaN层。n型GaN层的厚度可为0.5μm至3μm。
可选地，多量子阱层12包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层12可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层12包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层12的厚度可以为150nm至200nm。
可选地，第二半导体层13为掺镁的p型GaN层。p型GaN层的厚度可为0.5μm至3μm。
图4是本公开实施例提供的一种微型发光二极管芯片的制备方法的流程图。如图4所示，该制备方法包括：
步骤S11：提供一衬底。
步骤S12：在衬底上生长外延结构1。
如图1所示，外延结构1包括依次层叠的第一半导体层11、多量子阱层12和第二半导体层13。
步骤S13：在第二半导体层13远离第一半导体层11的表面制作导光层30。
其中，外延结构1上远离导光层30的表面为出光面，导光层30包括交替层叠的多层氧化钛层32和多层氧化硅层31，氧化硅层31内嵌有多个间隔分布的柱状结构33，柱状结构33沿垂直于出光面的方向延伸，柱状结构的折射率与氧化硅层的折射率不同。
步骤S14：在导光层30上制作第二电极22。
步骤S14具体可以包括：首先，在导光层30上制作透明导电层41，然后，在透明导电层41的包面制作第二电极22。
其中，导光层30上具有露出第二半导体层13的通孔，透明导电层41可以通过通孔与第二半导体层13连接，从而让第二电极22与第二半导体层13连接。
步骤S15：去除衬底并在第一半导体层11远离第二半导体层13的表面形成第一电极21。
本公开实施例提供的微型发光二极管芯片包括外延结构1、第一电极21、第二电极22和导光层30，其中，第一电极21设置在第一半导体层11的表面，第二电极22通过透明导电层41与第二半导体层13连接。在第二半导体层13的表面和透明导电层41之间还设置有导光层30，导光层30包括交替层叠的多层氧化钛层32和多层氧化硅层31，以形成分布式布拉格反射镜。其中，在氧化硅层31内嵌有多个间隔分布的柱状结构33，由于柱状结构33沿垂直于出光面的方向延伸，即柱状结构33的延伸方向和外延结构1的出光方向平行，并且，柱状结构的折射率和氧化硅层的折射率不同，这样当外延结构1发出的光进入到氧化硅层31后，出光方向偏差角度较大的光线就会在柱状结构33的侧壁反射，从而改变光线的光向，减少向芯片侧面发射的光线，以增强出光方向上光子的比例，改善芯片之间出现的光串扰的问题，减少侧面出光比例，提升发光效果。
在步骤S11中，衬底为蓝宝石衬底60、硅衬底或碳化硅衬底。衬底可以为平片衬底，也可以为图形化衬底。
作为示例，本公开实施例中，衬底为蓝宝石衬底60。蓝宝石衬底60为一种常用衬底，技术成熟，成本低。具体可以为图形化蓝宝石衬底60或蓝宝石平片衬底。
其中，可以对蓝宝石衬底60进行预处理，将蓝宝石衬底60置于MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉积)反应腔中，对蓝宝石衬底60进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对蓝宝石衬底60进行烘烤处理15分钟。
具体地，烘烤温度可以为1000℃至1200℃，烘烤时MOCVD反应腔内的压力可以为100mbar至200mbar。
如图5所示，步骤S12中生长第一半导体层11可以包括：通过MOCVD技术在蓝宝石衬底60上形成第一半导体层11。
其中，第一半导体层11为n型GaN层。n型GaN层的生长温度可为1000℃至1100℃，n型GaN层的生长压力可为100torr至300torr。
可选地，n型GaN层的厚度为0.5μm至3μm。例如，n型GaN层的厚度可以为1μm。
如图5所示，步骤S12中生长多量子阱层12可以包括：在n型GaN层上形成多量子阱层12。
其中，多量子阱层12包括交替生长的InGaN量子阱层和GaN量子垒层。其中，多量子阱层12可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
作为示例，本公开实施例中，多量子阱层12包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层12的厚度可以为150nm至200nm。
生长多量子阱层12时，MOCVD反应室压力控制在200torr。生长InGaN量子阱层时，反应室温度为760℃至780℃。生长GaN量子垒层时，反应室温度为860℃至890℃。该种工艺条件生长出的多量子阱层12的质量较好。
如图5所示，步骤S12中生长第二半导体层13可以包括：在多量子阱层12上形成p型GaN层。
可选地，p型GaN层的厚度为0.5μm至3μm。例如，p型GaN层的厚度为1μm。
生长p型GaN层时，p型GaN层的生长压力可为200Torr至600Torr，p型GaN层的生长温度可为800℃至1000℃。
步骤S13中，制作导光层30可以包括：在第二半导体层13的表面依次交替形成多层氧化硅层31和氧化钛层32。
形成氧化硅层31的过程可以包括：先形成氧化硅膜层，然后，在氧化硅膜层的表面刻蚀形成盲孔，接着，在盲孔内采用氧化钛制作柱状结构33，最后在氧化硅薄膜表面再形成一定厚度的氧化硅薄膜，以覆盖柱状结构33，形成氧化硅层31。
本公开实施例中，柱状结构33为圆柱体，的直径为0.05μm至0.2μm。示例性地，柱状结构33的直径为0.1μm。
示例性地，柱状结构33的长度可以是0.2μm至0.4μm。例如，柱状结构33的长度为0.3μm。
可选地，导光层30中，可以将第三、六、九层的氧化硅层31的厚度设置为0.4μm，其余的氧化硅层31厚度设置为900埃。
可选地，步骤S14可以包括：在导光层30的表面制作透明导电层41，透明导电层41位于导光层30远离第一半导体层11的表面且与第二半导体层13连接；在透明导电层41上制作第二电极22。
示例性地，透明导电层41的厚度为800埃至1200埃。
透明导电层41的厚度会影响透明导电层41的透光效果和电阻值，若厚度设置过低或过高，则会导致透明导电层41的透光效果差，不利于载流子的注入。而在这一厚度范围中，能形成透光效果高且电阻值低的透明导电层41，有利于改善发光二极管的发光效果。
作为示例，本公开实施例中，透明导电层41的厚度为1000埃。
步骤S14还可以包括形成钝化层42，第一步，在透明导电层41的表面沉积形成多晶硅层。第二步，采用加压氧化的方式氧化多晶硅层，形成钝化层42。
示例性地，多晶硅层的厚度为300埃至1000埃。例如，多晶硅层的厚度为500埃。通过在多晶硅层中掺杂氧，能提高多晶硅层的致密度，防止第三多晶硅层中的晶体过于稀疏。
在第二步中，通过加压氧化能将氧气充分扩散到多晶硅内，实现充分氧化。
其中，形成的钝化层42具有露出透明导电层41的过孔43。
如图5所示，步骤S14可以包括：通过过孔43在透明导电层41的表面形成第二电极22。
其中，第二电极22包括依次层叠于透明导电层41的表面的铬层、钛层、金层和铟层。
其中，第二电极22中的铬层的厚度可以是100埃至300埃，钛层的厚度可以是100埃至300埃，金层的厚度可以是2000埃至4000埃，铟层的厚度可以是4000埃至6000埃。
作为示例，本公开实施例中，第二电极22中的铬层的厚度为200埃，钛层的厚度为200埃，金层的厚度为3000埃，铟层的厚度为5000埃。
步骤S14之后还可以包括：将制备的外延结构1键合到双抛蓝宝石衬底60上，使钝化层42和第二电极22朝向双抛蓝宝石衬底60。
其中，键合材料可以为光刻胶、SOG(Silicon On Glass，硅-玻璃键合结构)和硅胶。
可选地，外延结构1的侧壁为斜面，在出光面所在平面的正投影位于出光面内。
如图5所示，在第二半导体层13远离第一半导体层11的表面制作导光层30之后包括：在外延结构1的侧壁制作增透膜51，增透膜51覆盖第一半导体层11的侧壁、多量子阱层12的侧壁和第二半导体层13的侧壁，增透膜51远离外延结构1的表面具有凸起52，凸起52的延伸方向与出光面垂直。
通过在芯片侧面制作带有凸起52的增透膜51，由于凸起52的延伸方向与外延结构1的出光方向平行，这样从芯片侧面出射的光线经增透膜51出射后，在凸起52的反射下，又将光子导入芯片底部，再被吸光材料吸收，从而进一步减少了侧面光子的比例，使得光串扰问题降低到一个很低的水平。
在步骤S15可以包括：激光剥离去除位于第一半导体层11下方的蓝宝石衬底60并在第一半导体层11远离第二半导体层13的表面形成第一电极21。
其中，激光波长266纳米，剥离后需用酸漂洗掉Ga金属。
步骤S15可以包括：在第一半导体层11的表面蒸镀第一电极21。第一电极21包括依次层叠于第一半导体层11上的铬层、锡铟合金层和铟层。
其中，第一电极21中的铬层的厚度可以是100埃至300埃，锡铟合金层的厚度可以是8000埃至12000埃，铟层的厚度可以是8000埃至12000埃。
作为示例，本公开实施例中，铬层的厚度为200埃，锡铟合金层的厚度为10000埃，铟层的厚度为10000埃。
步骤S15之后可以制作钝化结构，以完成微型发光二极管芯片的制备。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。
Claims (10)
1.一种微型发光二极管芯片，其特征在于，所述微型发光二极管芯片包括：外延结构(1)和导光层(30)；
所述外延结构(1)包括依次层叠的第一半导体层(11)、多量子阱层(12)和第二半导体层(13)，所述导光层(30)位于所述第二半导体层(13)远离所述第一半导体层(11)的表面，所述外延结构(1)远离所述导光层(30)的表面为出光面；
所述导光层(30)包括交替层叠的多层氧化钛层(32)和多层氧化硅层(31)，所述氧化硅层(31)内嵌有多个间隔分布的柱状结构(33)，所述柱状结构(33)沿垂直于所述出光面的方向延伸，所述柱状结构(33)的折射率与所述氧化硅层(31)的折射率不同。
2.根据权利要求1所述的微型发光二极管芯片，其特征在于，所述柱状结构(33)为圆柱体，所述柱状结构(33)的直径为0.05μm至0.2μm。
3.根据权利要求1所述的微型发光二极管芯片，其特征在于，所述柱状结构(33)的制作材料为氧化钛。
4.根据权利要求1所述的微型发光二极管芯片，其特征在于，所述外延结构(1)的侧壁在所述出光面所在平面的正投影位于所述出光面内，所述外延结构(1)的侧壁设置有增透膜(51)，所述增透膜(51)覆盖所述第一半导体层(11)的侧壁、所述多量子阱层(12)的侧壁和所述第二半导体层(13)的侧壁。
5.根据权利要求4所述的微型发光二极管芯片，其特征在于，所述增透膜(51)远离所述外延结构(1)的表面具有凸起(52)，所述凸起(52)的延伸方向与所述出光面垂直。
6.根据权利要求1至5任一项所述的微型发光二极管芯片，其特征在于，所述微型发光二极管芯片还包括第一电极(21)、第二电极(22)和透明导电层(41)，所述第一电极(21)位于所述第一半导体层(11)远离所述第二半导体层(13)的表面，所述透明导电层(41)位于所述导光层(30)远离所述第一半导体层(11)的表面且与所述第二半导体层(13)连接，所述第二电极(22)位于所述透明导电层(41)的表面。
7.根据权利要求6所述的微型发光二极管芯片，其特征在于，所述第一电极(21)包括多个电极块(210)，多个所述电极块(210)间隔分布在所述第一半导体层(11)的表面。
8.一种微型发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上生长外延结构，所述外延结构包括依次层叠的第一半导体层、多量子阱层和第二半导体层；
在所述第二半导体层远离所述第一半导体层的表面制作导光层，所述外延结构远离所述导光层的表面为出光面，所述导光层包括交替层叠的多层氧化钛层和多层氧化硅层，所述氧化硅层内嵌有多个间隔分布的柱状结构，所述柱状结构沿垂直于所述出光面的方向延伸，所述柱状结构的折射率与所述氧化硅层的折射率不同。
9.根据权利要求8所述的制备方法，其特征在于，所述外延结构的侧壁在所述出光面所在平面的正投影位于所述出光面内；
所述在所述第二半导体层远离所述第一半导体层的表面制作导光层之后包括：
在所述外延结构的侧壁制作增透膜，所述增透膜覆盖所述第一半导体层的侧壁、所述多量子阱层的侧壁和所述第二半导体层的侧壁。
10.根据权利要求9所述的制备方法，其特征在于，所述增透膜远离所述外延结构的表面具有凸起，所述凸起的延伸方向与所述出光面垂直。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210194375.0A CN114927602A (zh) | 2022-03-01 | 2022-03-01 | 微型发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210194375.0A CN114927602A (zh) | 2022-03-01 | 2022-03-01 | 微型发光二极管芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114927602A true CN114927602A (zh) | 2022-08-19 |
Family
ID=82804612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210194375.0A Pending CN114927602A (zh) | 2022-03-01 | 2022-03-01 | 微型发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114927602A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115359732A (zh) * | 2022-08-26 | 2022-11-18 | 深圳康佳电子科技有限公司 | Micro LED保护膜、Micro LED结构、显示装置及电子设备 |
-
2022
- 2022-03-01 CN CN202210194375.0A patent/CN114927602A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115359732A (zh) * | 2022-08-26 | 2022-11-18 | 深圳康佳电子科技有限公司 | Micro LED保护膜、Micro LED结构、显示装置及电子设备 |
| CN115359732B (zh) * | 2022-08-26 | 2024-03-12 | 深圳康佳电子科技有限公司 | Micro LED保护膜、Micro LED结构、显示装置及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9178119B2 (en) | Vertical light emitting diodes | |
| JP4371029B2 (ja) | 半導体発光素子およびその製造方法 | |
| US8053789B2 (en) | Light emitting device and fabrication method thereof | |
| CN101237013A (zh) | 半导体发光元件 | |
| KR20100095134A (ko) | 발광소자 및 그 제조방법 | |
| WO2021119906A1 (zh) | 一种发光二极管 | |
| CN102024898A (zh) | 发光二极管及其制造方法 | |
| US7704760B2 (en) | Method of making light emitting diode with irregular surface and independent valleys | |
| CN114927602A (zh) | 微型发光二极管芯片及其制备方法 | |
| CN102082216A (zh) | 一种发光二极管芯片及其制造方法 | |
| CN113809214B (zh) | 倒装发光二极管及发光装置 | |
| KR20060114920A (ko) | 발광 소자와 이의 제조 방법 | |
| CN112201734B (zh) | 复合图形衬底及其制作方法以及led结构及其制作方法 | |
| CN114203873B (zh) | 微型发光二极管芯片及其制备方法 | |
| CN211670204U (zh) | 一种具有dbr分层结构的led芯片 | |
| CN115832143A (zh) | 倒装发光二极管和发光装置 | |
| CN113707780B (zh) | 微型发光二极管芯片及其制备方法 | |
| CN102130249A (zh) | 超亮度发光二极管及其制作方法 | |
| CN115939281A (zh) | 改善侧向出光的发光二极管、阵列及其制备方法 | |
| CN115986034A (zh) | 发光二极管芯片及其制备方法 | |
| CN115458652A (zh) | 高亮发光二极管及其制备方法 | |
| CN115763674A (zh) | 提升侧向出光的发光二极管及其制备方法 | |
| CN113903845A (zh) | 微型发光二极管芯片及其制备方法 | |
| KR101337614B1 (ko) | 발광 소자 및 그 제조방법 | |
| CN116613255A (zh) | 改善晶格失配的发光二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |