CN114924855A - 一种多核协同控制器的实现方法及装置 - Google Patents

一种多核协同控制器的实现方法及装置 Download PDF

Info

Publication number
CN114924855A
CN114924855A CN202210562383.6A CN202210562383A CN114924855A CN 114924855 A CN114924855 A CN 114924855A CN 202210562383 A CN202210562383 A CN 202210562383A CN 114924855 A CN114924855 A CN 114924855A
Authority
CN
China
Prior art keywords
descriptor
task
field
controller
periodic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210562383.6A
Other languages
English (en)
Inventor
邵凯恒
王颖
卜庆增
鲁汉洋
陈振娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202210562383.6A priority Critical patent/CN114924855A/zh
Publication of CN114924855A publication Critical patent/CN114924855A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及网络通信技术领域，具体涉及一种多核协同控制器的实现方法及装置，方法包括：CPU根据总线主机数据的需求，选择并且配置不同的描述符，CPU对控制器调度；其中描述符包括：周期性任务描述符以及非周期性任务描述符；调度包括：控制器的启动、周期性任务计划与非周期任务计划的启动、中断事件的使能；多核协同控制器首先获取周期性任务描述符和非周期性任务描述符，根据描述符参数进行数据搬运；更新描述符参数并且根据条件向CPU发出中断信号，本发明提供了一种灵活的任务分配描述符形式，根据不同的应用场景，多核协同控制器优先保证周期性任务；不修改硬件逻辑，软件可以通过构建描述符链表实现不同终端的轮询权重。

Description

一种多核协同控制器的实现方法及装置
技术领域
本发明涉及网络通信技术领域，具体涉及一种多核协同控制器的实现方法及装置。
背景技术
数据从内存的某个地址搬移至其他模块或者终端的数据存储地址时，需要CPU参与读写本地的存储器，多次重复的数据搬运会占用CPU大量的时间和进程，使得CPU的使用效率变低。现有DMA技术欠缺一种高效、灵活的任务分配模式，在终端通道个数方面缺乏可扩展性，仲裁灵活性不够，难以满足复杂需求。
发明内容
针对现有技术的不足，本发明提供了一种多核协同控制器的实现方法及装置，本发明提供了一种灵活的任务分配描述符形式，根据不同的应用场景，多核协同控制器优先保证周期性任务；不修改硬件逻辑，软件可以通过构建描述符链表实现不同终端的轮询权重。
本发明通过以下技术方案予以实现：
一种多核协同控制器的实现方法，所述方法包括：CPU根据总线主机数据的需求，选择并且配置不同的描述符，CPU对控制器调度；
其中所述描述符包括：周期性任务描述符以及非周期性任务描述符；所述调度包括：控制器的启动、周期性任务计划与非周期任务计划的启动、中断事件的使能；
所述多核协同控制器首先获取周期性任务描述符和非周期性任务描述符，根据描述符参数进行数据搬运；更新描述符参数并且根据条件向CPU发出中断信号。
优选的，所述周期性任务描述符，只在周期性任务计划中被使用，所述描述符由若干个描述符参数构成，所述描述符参数包括：描述符指针字段、描述符类型字段、描述符有效标志字段、总线主机地址字段、传输方向字段、最大传输长度字段以及N个不同的传输状态字段、传输数据长度字段、完成中断标志字段、存储地址序号字段、存储地址偏移量字段以及不同地址序号字段；
所述描述符指针字段，在周期性任务计划中可以指向周期性任务描述符、非周期性任务描述符；
所述最大传输长度字段，为总线主机支持的最大传输长度；
所述传输状态字段包括：传输有效位、数据缓存错误位、接收数据超出预期位、传输过程错误位；所述传输数据长度为本次传输总共字节数；
所述完成中断标志字段，完成该传输后，多核协同控制器向CPU发送中断信号。
优选的，所述非周期性任务描述符，在周期性任务计划以及非周期性任务计划中都可以被使用，所述描述符由若干个描述符参数以及子任务描述符覆盖区组成，所述描述符参数包括：描述符指针字段、描述符类型字段、描述符有效标志字段、否定上限字段、否定计数字段、最大传输长度字段、首端标志字段、总线主机地址字段、当前子任务描述符指针字段、下一个子任务描述符指针字段、下一个子任务描述符备用指针字段、子任务描述符指针有效标志字段；
所述子任务描述符覆盖区，是指控制器获取非周期性任务描述符后根据子任务描述符指针获取子任务描述符，并且将子任务描述符参数进行覆盖；
所述描述符指针字段，在周期性任务计划中可以指向周期性任务描述符、非周期性任务描述符，在非周期性任务计划中只能指向非周期性任务描述符；
所述否定上限字段，控制器在搬运某一块数据时，总线主机对传输否定次数的上限，否定次数大于上限后，控制器会向CPU发送中断信号并且将该总线主机的传输暂停；
所述否定计数字段，控制器在执行当前周期性任务描述符时，收到一次否定，计数字段就会记录，成功完成一次传输，计数字段清零；
所述首端标志字段，是指在非周期性任务计划中，非周期任务描述符组成的链表首端标志；
所述当前子任务描述符指针字段，当前子任务描述符覆盖区利用的子任务描述符参数；
所述下一个子任务描述符指针字段，指针有效标志为真时，下一个子任务描述符覆盖区利用，指针有效标志为假是，利用备用指针字段进行覆盖。
优选的，所述子任务描述符由若干个描述符参数构成，所述描述符参数包括：下一个子任务描述符指针字段、下一个子任务描述符备用指针字段、子任务描述符指针有效标志字段、传输数据长度字段、完成中断标志字段、存储地址序号字段、错误计数字段、传输方向字段、传输状态字段、存储地址偏移量字段以N个不同的地址序号字段；
所述传输状态字段，包括：传输有效位、传输暂停位，数据缓存错误位、接收数据超出预期位、传输过程错误位。
优选的，CPU通过多核协同控制器内部寄存器，分别控制周期性任务计划与非周期性任务计划；当两种任务计划同时被CPU启用时，多核协同控制器优先执行周期性任务计划；
在一个周期的开始，控制器更新内部缓存的任务计划，优先执行周期性任务计划，完成所有的周期性任务计划后开始执行非周期性任务计划；在周期的开始，如果没有周期性任务计划，控制器直接执行非周期性任务计划；
在一个周期的末端，控制器停止执行所有任务计划，等待下一个周期开始。
优选的，CPU通过多核协同控制器内部寄存器，控制周期的时间长短；控制器内部的计数器和标志位，确定周期的开始和末端；控制器内的只读寄存器提供给CPU当前正在执行的周期。
优选的，所述周期性任务计划与非周期性任务计划分别有独立的控制寄存器；多核协同控制器向CPU发送中断信号的频率。
优选的，当多核协同控制器获取任务描述符时，所述周期性任务计划与非周期性任务计划同时启用，周期性任务计划优先级高于非周期性任务计划；
在所述周期性任务计划中，多核协同控制器通过周期性任务指针阵列，获取链表首端的任务描述符，完成任务描述符后按照描述符指针字段获取下一个任务描述符；
在所述非周期性任务计划中，多核协同控制器通过非周期性任务指针寄存器，获取链表中的某一个任务描述符，在执行下一个任务描述符时，多核协同控制器会更新寄存器中的值。
优选的，在所述周期性任务计划中，多核协同控制器通过内部周期寄存器获取到周期性任务指针。
本发明还提供如下技术方案：一种多核协同控制器的装置，采用上述所述的种多核协同控制器的实现方法，包括：CPU、多核协同控制器、模块总线主机共享内存和总线结构。
本发明的有益效果为：
1、CPU根据总线主机数据的需求，选择配置周期性任务描述符或者非周期性任务描述符；CPU对多核协同控制器进行相应的调度；多核协同控制器获取任务描述符，执行数据搬运并且更新任务描述符；其有益效果是，CPU分配完传输任务后，控制器可以根据调度分配不同总线主机的数据传输。
2、周期性任务描述符由若干个描述符参数构成，所述描述符参数包括：描述符指针字段、描述符类型字段、描述符有效标志字段、总线主机地址字段、传输方向字段、最大传输长度字段以及N个不同的传输状态字段、传输数据长度字段、完成中断标志字段、存储地址序号字段、存储地址偏移量字段以及不同地址序号字段；其有益效果是，总线主机在某一周期可以根据分配灵活的完成不同传输次数、传输数据长度、不同来源的传输任务；控制器根据分配向CPU发送传输完成的中断信号。
3、非周期性任务描述符由若干个描述符参数以及子任务描述符覆盖区，所述描述符参数包括：描述符指针字段、描述符类型字段、描述符有效标志字段、否定上限字段、否定计数字段、最大传输长度字段、首端标志字段、总线主机地址字段、当前子任务描述符指针字段、下一个子任务描述符指针字段、下一个子任务描述符备用指针字段、子任务描述符指针有效标志字段；其有益效果是，总线主机与非周期性任务描述符成对应关系，CPU拆解后的传输任务通过子任务描述符传递给控制器进行分配。
4、CPU通过多核协同控制器内部寄存器，分别控制周期性任务计划与非周期性任务计划。当两种任务计划同时被CPU启用时，多核协同控制器优先执行周期性任务计划；在一个周期的开始，控制器更新内部缓存的任务计划，优先执行周期性任务计划，完成所有的周期性任务计划后开始执行非周期性任务计划；在周期的开始，如果没有周期性任务计划，控制器直接执行非周期性任务计划；在一个周期的末端，控制器停止执行所有任务计划，等待下一个周期开始；其有益效果是，区分不同总线主机的数据搬运优先级，在周期性任务计划中，可以分配不同总线主机的轮询额度。
5、CPU通过多核协同控制器内部寄存器，控制周期的时间长短；控制器内部的计数器和标志位，确定周期的开始和末端；控制器内的只读寄存器提供给CPU当前正在执行的周期；其有益效果是，CPU更新任务分配计划前，可以精确定位到控制器当前任务节点位置。
6、周期性任务计划与非周期性任务计划分别有独立的控制寄存器；多核协同控制器向CPU发送中断信号的频率；其有益效果是，CPU根据总线主机需求，选择性启用传输任务。
7、周期性任务计划与非周期性任务计划同时启用，周期性任务计划优先级高于非周期性任务计划；周期性任务计划中，多核协同控制器通过周期性任务指针阵列，获取链表首端的任务描述符，完成任务描述符后按照描述符指针字段获取下一个任务描述符；非周期性任务计划中，多核协同控制器通过非周期性任务指针寄存器，获取链表中的某一个任务描述符，在执行下一个任务描述符时，多核协同控制器会更新寄存器中的值；其有益效果是，控制器会持续进行数据搬运直至任务描述符指针无效，CPU读取控制器内部寄存器，可以获得当前执行任务节点位置。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实例中系统架构示意图；
图2为本发明中周期性任务计划中，周期性计划指针与任务描述符关系的示意图；
图3为本发明中非周期性任务计划中，非周期性任务描述符与子任务描述符关系的示意图；
图4为本发明中周期性任务描述符对应的描述符参数示意图；
图5为本发明中非周期任务描述符对应的描述符参数示意图；
图6为本发明中子任务描述符对应的描述符参数示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：
请参阅图1～图3所示：本发明提出了一种多核协同控制器的实现方法及装置的技术方案，包括：
系统架构可以使用如图1所示，CPU、多核协同控制器、模块总线主机共享内存和总线的结构；
任务计划描述符分配与多核协同控制器的配置步骤应为：
CPU根据总线主机需求，选择周期性任务描述符或者非周期性任务描述符，出现周期性任务计划时，CPU需要在共享内存中添加周期性计划指针阵列；
CPU将总线主机的任务分解并且添加到共享内存中后，对多核协同控制器进行调度，当多核协同控制器开始工作后，共享内存中的任务描述符的修改权限由CPU移交给多核协同控制器；
多核协同控制器获取任务描述符的步骤应为：
周期可以是一段固定的时间长度，在同一个周期内，控制器优先完成该地址指针对应下的周期性任务计划链表，链表全部完成后进入非周期任务计划；
多核协同控制器执行周期性任务计划的步骤应为：
控制器根据本地的周期寄存器，根据共享内存中的周期性计划指针阵列进行查表，获得链表首端的任务描述符；
按照获取的任务描述符执行规则进行数据搬运，任务描述符完成后，控制器更新描述符参数并且根据描述符指针字段获得下一个任务描述符；
多核协同控制器执行非周期性任务计的步骤应为：
多核协同控制器根据非周期性任务描述符地址寄存器，获取非周期性任务描述符链表；
控制器判断当前子任务描述符的状态字段，进行子任务描述符的更新并且执行数据搬运；
控制器执行完一次数据搬运后，更新描述符参数并且根据描述符指针字段获取下一个非周期性任务描述符，并且更新非周期任务描述符地址寄存器；
控制器重复上述过程，直到该周期结束或者非周期性任务计划链表为空。
本实施例具体结合图2和图3，对本发明中任务描述符分配使用进行更为具体地说明。
在周期性任务计划中，有若干个数据传输的总线主机，以8个周期为一个循环进行任务分配。如图2所示，不同的任务描述符通过任务描述符指针链接，在一个循环中获得不同的轮询次数。第1个周期，控制器按照80，80.1，80.2，41，21，11，12的顺序获取并执行描述符；其中41还可以通过83的描述符指针被控制器获取并执行，因此该描述符是每4个周期轮询一次，理可以获得轮询额度更高的描述符。
在非周期性任务计划中，有若干个数据传输的总线主机。如图3所示，一个非周期性任务描述符对应一个总线主机，CPU将各个总线主机的传输任务拆解后以子任务描述符的形式留在共享内存中。控制器获取第1个描述符后，首先判断当前子任务描述符的状态，根据下一个子任务描述符指针字段，获取并且更新非周期任务描述符子任务描述符相关字段。控制器完成一次数据搬运后，更新非周期任务描述符参数，获取下一个非周期任务描述符并且更新控制器内部地址寄存器。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种多核协同控制器的实现方法，其特征在于，所述方法包括：CPU根据总线主机数据的需求，选择并且配置不同的描述符，CPU对控制器调度；
其中所述描述符包括：周期性任务描述符以及非周期性任务描述符；所述调度包括：控制器的启动、周期性任务计划与非周期任务计划的启动、中断事件的使能；
所述多核协同控制器首先获取周期性任务描述符和非周期性任务描述符，根据描述符参数进行数据搬运；更新描述符参数并且根据条件向CPU发出中断信号。
2.根据权利要求1所述的一种多核协同控制器的实现方法，其特征在于，所述周期性任务描述符，只在周期性任务计划中被使用，所述描述符由若干个描述符参数构成，所述描述符参数包括：描述符指针字段、描述符类型字段、描述符有效标志字段、总线主机地址字段、传输方向字段、最大传输长度字段以及N个不同的传输状态字段、传输数据长度字段、完成中断标志字段、存储地址序号字段、存储地址偏移量字段以及不同地址序号字段；
所述描述符指针字段，在周期性任务计划中可以指向周期性任务描述符、非周期性任务描述符；
所述最大传输长度字段，为总线主机支持的最大传输长度；
所述传输状态字段包括：传输有效位、数据缓存错误位、接收数据超出预期位、传输过程错误位；所述传输数据长度为本次传输总共字节数；
所述完成中断标志字段，完成该传输后，多核协同控制器向CPU发送中断信号。
3.根据权利要求1所述的一种多核协同控制器的实现方法，其特征在于，所述非周期性任务描述符，在周期性任务计划以及非周期性任务计划中都可以被使用，所述描述符由若干个描述符参数以及子任务描述符覆盖区组成，所述描述符参数包括：描述符指针字段、描述符类型字段、描述符有效标志字段、否定上限字段、否定计数字段、最大传输长度字段、首端标志字段、总线主机地址字段、当前子任务描述符指针字段、下一个子任务描述符指针字段、下一个子任务描述符备用指针字段、子任务描述符指针有效标志字段；
所述子任务描述符覆盖区，是指控制器获取非周期性任务描述符后根据子任务描述符指针获取子任务描述符，并且将子任务描述符参数进行覆盖；
所述描述符指针字段，在周期性任务计划中可以指向周期性任务描述符、非周期性任务描述符，在非周期性任务计划中只能指向非周期性任务描述符；
所述否定上限字段，控制器在搬运某一块数据时，总线主机对传输否定次数的上限，否定次数大于上限后，控制器会向CPU发送中断信号并且将该总线主机的传输暂停；
所述否定计数字段，控制器在执行当前周期性任务描述符时，收到一次否定，计数字段就会记录，成功完成一次传输，计数字段清零；
所述首端标志字段，是指在非周期性任务计划中，非周期任务描述符组成的链表首端标志；
所述当前子任务描述符指针字段，当前子任务描述符覆盖区利用的子任务描述符参数；
所述下一个子任务描述符指针字段，指针有效标志为真时，下一个子任务描述符覆盖区利用，指针有效标志为假是，利用备用指针字段进行覆盖。
4.根据权利要求3所述的一种多核协同控制器的实现方法，其特征在于，所述子任务描述符由若干个描述符参数构成，所述描述符参数包括：下一个子任务描述符指针字段、下一个子任务描述符备用指针字段、子任务描述符指针有效标志字段、传输数据长度字段、完成中断标志字段、存储地址序号字段、错误计数字段、传输方向字段、传输状态字段、存储地址偏移量字段以N个不同的地址序号字段；
所述传输状态字段，包括：传输有效位、传输暂停位，数据缓存错误位、接收数据超出预期位、传输过程错误位。
5.根据权利要求3所述的一种多核协同控制器的实现方法，其特征在于，CPU通过多核协同控制器内部寄存器，分别控制周期性任务计划与非周期性任务计划；当两种任务计划同时被CPU启用时，多核协同控制器优先执行周期性任务计划；
在一个周期的开始，控制器更新内部缓存的任务计划，优先执行周期性任务计划，完成所有的周期性任务计划后开始执行非周期性任务计划；在周期的开始，如果没有周期性任务计划，控制器直接执行非周期性任务计划；
在一个周期的末端，控制器停止执行所有任务计划，等待下一个周期开始。
6.根据权利要求5所述的一种多核协同控制器的实现方法，其特征在于，CPU通过多核协同控制器内部寄存器，控制周期的时间长短；控制器内部的计数器和标志位，确定周期的开始和末端；控制器内的只读寄存器提供给CPU当前正在执行的周期。
7.根据权利要求1所述的一种多核协同控制器的实现方法，其特征在于，所述周期性任务计划与非周期性任务计划分别有独立的控制寄存器；多核协同控制器向CPU发送中断信号的频率。
8.根据权利要求1所述的一种多核协同控制器的实现方法，其特征在于，当多核协同控制器获取任务描述符时，所述周期性任务计划与非周期性任务计划同时启用，周期性任务计划优先级高于非周期性任务计划；
在所述周期性任务计划中，多核协同控制器通过周期性任务指针阵列，获取链表首端的任务描述符，完成任务描述符后按照描述符指针字段获取下一个任务描述符；
在所述非周期性任务计划中，多核协同控制器通过非周期性任务指针寄存器，获取链表中的某一个任务描述符，在执行下一个任务描述符时，多核协同控制器会更新寄存器中的值。
9.根据权利要求8所述的一种多核协同控制器的实现方法，其特征在于，在所述周期性任务计划中，多核协同控制器通过内部周期寄存器获取到周期性任务指针。
10.一种多核协同控制器的装置，其特征在于，采用权利要求1～9任一项所述的种多核协同控制器的实现方法，包括：CPU、多核协同控制器、模块总线主机共享内存和总线结构。
CN202210562383.6A 2022-05-23 2022-05-23 一种多核协同控制器的实现方法及装置 Pending CN114924855A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210562383.6A CN114924855A (zh) 2022-05-23 2022-05-23 一种多核协同控制器的实现方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210562383.6A CN114924855A (zh) 2022-05-23 2022-05-23 一种多核协同控制器的实现方法及装置

Publications (1)

Publication Number Publication Date
CN114924855A true CN114924855A (zh) 2022-08-19

Family

ID=82810919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210562383.6A Pending CN114924855A (zh) 2022-05-23 2022-05-23 一种多核协同控制器的实现方法及装置

Country Status (1)

Country Link
CN (1) CN114924855A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115883022A (zh) * 2023-01-06 2023-03-31 北京象帝先计算技术有限公司 Dma传输控制方法、装置、电子设备及可读存储介质
WO2024108836A1 (zh) * 2022-11-24 2024-05-30 上海壁仞科技股份有限公司 计算装置、操作方法和机器可读存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024108836A1 (zh) * 2022-11-24 2024-05-30 上海壁仞科技股份有限公司 计算装置、操作方法和机器可读存储介质
CN115883022A (zh) * 2023-01-06 2023-03-31 北京象帝先计算技术有限公司 Dma传输控制方法、装置、电子设备及可读存储介质

Similar Documents

Publication Publication Date Title
CN114924855A (zh) 一种多核协同控制器的实现方法及装置
US7975120B2 (en) Dynamic allocation of message buffers
US5006982A (en) Method of increasing the bandwidth of a packet bus by reordering reply packets
US7948999B2 (en) Signaling completion of a message transfer from an origin compute node to a target compute node
US4075691A (en) Communication control unit
US7958274B2 (en) Heuristic status polling
US8055879B2 (en) Tracking network contention
US5448702A (en) Adapters with descriptor queue management capability
US8296430B2 (en) Administering an epoch initiated for remote memory access
US7827331B2 (en) IO adapter and data transferring method using the same
US20090138624A1 (en) Storage system and method
CN108279927B (zh) 可调整指令优先级的多通道指令控制方法及系统、控制器
JP2006155480A (ja) スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム
US7779173B2 (en) Direct memory access transfer completion notification
JPS58501065A (ja) パケツト音声統合交換のための処理設備
CN110825690B (zh) 多核处理器的核间通信方法及装置
CN111444123A (zh) 基于硬件加速的spi接口的自动读取控制系统及方法
EP3516515B1 (en) Scheduling of tasks in a multiprocessor device
CN116302617A (zh) 共享内存的方法、通信方法、嵌入式系统以及电子设备
US8972693B2 (en) Hardware managed allocation and deallocation evaluation circuit
CN111290983A (zh) Usb传输设备及传输方法
CN109284074A (zh) 一种基于多核系统的打印驱动方法、多核系统及终端设备
CN110175073B (zh) 数据交换作业的调度方法、发送方法、装置及相关设备
CN114675954A (zh) 任务调度方法及装置
CN114637594A (zh) 多核处理设备、任务分配方法、装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination