CN114924616A - 一种光电系统基准时钟的自动管理方法 - Google Patents

一种光电系统基准时钟的自动管理方法 Download PDF

Info

Publication number
CN114924616A
CN114924616A CN202210621253.5A CN202210621253A CN114924616A CN 114924616 A CN114924616 A CN 114924616A CN 202210621253 A CN202210621253 A CN 202210621253A CN 114924616 A CN114924616 A CN 114924616A
Authority
CN
China
Prior art keywords
reference clock
clock
frequency
photoelectric
optoelectronic system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210621253.5A
Other languages
English (en)
Other versions
CN114924616B (zh
Inventor
柳井莉
邢军智
张蕙菁
王虎
刘小强
宋晓明
杨修林
任高辉
谢娜
李维杰
孟海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian institute of Applied Optics
Original Assignee
Xian institute of Applied Optics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian institute of Applied Optics filed Critical Xian institute of Applied Optics
Priority to CN202210621253.5A priority Critical patent/CN114924616B/zh
Publication of CN114924616A publication Critical patent/CN114924616A/zh
Application granted granted Critical
Publication of CN114924616B publication Critical patent/CN114924616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators

Abstract

本发明公开了一种光电系统基准时钟的自动管理方法,包括以下步骤:锁定并捕获系统基准时钟(也称时统)的脉冲信号;监测捕获到的系统基准时钟信号,实时检测外部时统信号是否正常传输,并发送状态标志;产生内部基准时钟信号,信号精度不低于系统基准时钟信号;根据状态标志位,选择向外部输出系统基准时钟还是内部基准时钟。本发明以CPLD为硬件设计平台实现。本发明可以实时自动判断接收到的系统基准时钟是否正常,并对异常情况做出处理,输出备用的基准时钟。本发明能够保证以系统基准时钟为工作基准的光电系统,当时统信号突然丢失时也能够正常工作,降低这一故障的发生对设备的危害,提高光电系统可靠性。

Description

一种光电系统基准时钟的自动管理方法
技术领域
本发明属于光电侦察技术领域,涉及一种光电系统基准时钟的自动管理方法。
背景技术
随着光电系统集成化设计日趋成熟,通常多个板卡、甚至多个设备组合起来,共同完成一项任务。为保证各个组成部分(单体)之间稳定传递信息,通常在各个单体间使用统一的基准时钟。光电系统基准时钟保持单体间协同工作,是数据流正确传输的基础、保证交换性能的关键环节,也是保障产品各种功能完成质量的重要手段。但是由于光电系统基准时钟模块的自身原因或传输链路不稳,基准时钟可能突然发生故障,从而导致单体不能正常工作,甚至程序跑飞,危害设备安全。因此需要通过合理的设计手段,在单体端规避这种故障的发生。
系统基准时钟的突发故障问题在工程中得到广泛关注。目前的使用的方法通常是对系统时钟信号进行单独检测,发生故障时发出故障信号,操作者观察到故障信号后再进行处理,处理方法为手动设置为备用的基准时钟信号,或者进行故障维修。这些方法由于实时性差,而此时光电系统可能由于没有及时处理基准时钟故障,导致软件跑飞,甚至危害产品安全。
发明内容
(一)发明目的
本发明的目的是:针对以系统基准时钟为工作基准的光电系统,当时统信号突然丢失时,光电系统无法正常工作的现象,而现有的解决方法存在实时性差、需要人工诊断等问题,提供一种光电系统基准时钟的自动管理方法。
(二)技术方案
为了解决上述技术问题,本发明通过以CPLD为硬件基础,在分析多路同步信号倍频及检测原理的基础上,设计一种光电系统基准时钟的自动管理方法,可以实时自动判断接收到的光电系统基准时钟是否正常,并对异常情况做出处理,输出内部基准时钟,并给出外部基准时钟故障标志,能够保证以光电系统基准时钟为工作基准的单体,当时统信号突然丢失时也能够正常工作,降低这一故障的发生对设备的危害,提高光电系统可靠性。
具体地,本发明光电系统基准时钟的自动管理方法包括以下步骤:
步骤一:明确光电系统的基准时钟频率,以及光电系统的某个组成部分,也称为单体,所需的基准时钟频率;
步骤二:根据光电系统的基准时钟频率,在可编程逻辑器件CPLD中设计一个内部基准时钟发生器;
步骤三:设计脉冲捕获与锁定模块,捕获并锁定光电系统基准时钟;
步骤四:设计外部时钟状态监测模块,监测锁定的光电系统基准时钟,判断光电系统基准时钟是否正常;
步骤五:根据单体所需的基准时钟频率设计倍频器;
步骤六:设计时钟通道自动选择模块,该模块根据步骤四的判断结果,如果光电系统基准时钟正常,则倍频器以光电系统基准时钟为输入,给该单体提供基准时钟;如果光电系统基准时钟异常,则倍频器自动切换到以内部基准时钟为输入,给该单体提供基准时钟;默认状态下,倍频器以光电系统基准时钟为输入。
所述步骤一中,所述光电系统的基准时钟频率和某个单体所需的基准时钟频率的实际值如下:
光电系统的基准时钟频率:aHz;
某单体所需的基准时钟频率:bHz;
一般,a<b。
所述步骤二中,所述的一个内部基准时钟发生器,是以CPLD的外部晶振作为输入,与光电系统的基准时钟无关,且输出的时钟频率与光电系统的基准时钟频率一致,为aHz。
所述步骤二中,产生内部基准时钟的过程独立于光电系统的基准时钟。
所述步骤三中,所述的脉冲捕获与锁定模块,利用CPLD的外部晶振,产生一个采样基准脉冲,当光电系统基准时钟发生下降沿跳变时,该采样基准脉冲使脉冲捕获与锁定模块的输出同时发生下降沿跳变。如果光电系统基准时钟没有发生沿跳变(即发生故障),则将维持原高电平输出。正常情况下,脉冲捕获与锁定模块输出的脉冲频率与光电系统基准时钟的频率一致。
所述步骤四中,所述的外部时钟状态监测模块,利用CPLD的外部晶振,产生一个频率为cHz的脉冲信号,其中,c为a的整数倍。该脉冲信号作为外部时钟状态监测模块的输入,在外部时钟状态监测模块内部对这个信号进行计数,脉冲捕获与锁定模块的输出作为计数过程的清零信号。正常情况下,计数值应计数到d后被清零信号清零,同时外部时钟状态监测模块输出标志位“0”作为外部时钟状态正常标志。当光电系统基准时钟异常,计数值大于f,则外部时钟状态监测模块输出标志位“1”。外部时钟状态监测模块本质是一个计数器,将以脉冲捕获与锁定模块的输出作为计数器清零信号,该模块输出标志位“0”作为外部时钟状态正常标志。
所述步骤四中,计数值d:d=c/a;计数值f:f=n*d,其中n≥1,为某单体可容忍的偶发性光电系统基准时钟次数,即容忍阈值,n的值根据该单体在光电系统中承担的具体任务设定。
所述步骤五中,设计一个倍频器,该倍频器将光电系统基准时钟和内部基准时钟发生器的输出时钟倍频为该单体所需的基准时钟频率bHz,该倍频值可以根据不同单体的需要灵活设计,此处为将50Hz倍频为1KHz。
所述步骤六中,所述的时钟通道自动选择模块,根据步骤四的判断结果,如果步骤四输出标志位为“0”,则输出步骤五中用光电系统基准时钟倍频后的结果作为给该单体提供的基准时钟;如果步骤四输出标志位为“1”,则输出步骤五中用内部基准时钟倍频后的结果作为给该单体提供的基准时钟。
所述的时钟捕获、监测、管理过程都为程序自动处理,不需要人工参与。
所述的各个组成模块均在CPLD中实现,不需要额外的电路,设计成本低,工程应用调试方便,可移植性强。
所述的内部基准时钟发生器和倍频器可以根据实际使用需要更改设计参数,该发明能够广泛推广到其他类似应用中。
(三)有益效果
上述技术方案所提供的光电系统基准时钟的自动管理方法,可以实时自动判断接收到的光电系统基准时钟是否正常,当发生光电系统基准时钟异常时,自动做出处理,输出把内部基准时钟倍频后的脉冲信号,以为单体工作提供时钟输入,解决了以系统基准时钟为工作基准的光电系统,当时统信号突然丢失时也要求能够正常工作的问题。该技术方案降低这一故障的发生对设备的危害,提高光电系统可靠性,并且设计成本低,全自动处理,不需要人工参与,可移植性强,能够广泛推广到其他类似应用中。
附图说明
图1是本发明自动管理方法的原理图。
图2是本发明中脉冲捕获与锁定模块原理图。
图3是本发明中外部时钟状态监测模块流程图。
具体实施方式
为使本发明的目的、内容和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
由于光电系统基准时钟发生故障的偶发性和不确定性,本发明方法能够实时地、自动地检测光电系统基准时钟。并且如果检测到光电系统基准时钟故障,就给所针对的单体提供一路备用的时钟,用来维持其正常工作,解决了实际工程应用中光电系统基准时钟检测实时性差,故障解决不及时,影响设备安全的问题。
本发明方法中的各个组成模块均在CPLD中实现,可以根据不同的系统频率需求调整相关参数,可移植性强,能够广泛推广到其他类似应用中。
本实施例光电系统基准时钟的自动管理方法的原理见图1。设计完成后,该发明的电流检测过程执行以下步骤:
步骤1:本发明方法需要首先明确光电系统基准时钟以及某单体所需的基准时钟频率
本发明应用于某型光电跟踪系统,实际光电系统基准时钟和某单体所需的基准时钟频率分别如下:
光电系统基准时钟:50Hz;
某单体所需的基准时钟:1KHz;
步骤2:在CPLD中设计一个内部基准时钟发生器,将外部晶振分频为频率是50Hz的时钟信号;
步骤3:脉冲捕获与锁定模块的原理见图2,其中,采样基准脉冲的频率设计为1KHz。脉冲捕获与锁定模块的输出结果S与临时寄存器Q0、Q1中的值有关,真值表如下:
表1脉冲捕获与锁定模块真值表
Figure BDA0003674748430000051
Figure BDA0003674748430000061
根据真值表可知,只有当光电系统基准时钟发生下降沿跳变时,脉冲捕获与锁定模块的输出才跳变为0,并且输出脉冲的频率与光电系统基准时钟的频率一致。
步骤4:外部时钟状态监测模块工作的流程见图3,被用于计数的脉冲信号频率为:c=1KHz。外部时钟状态监测模块对该脉冲信号计数,当光电系统基准时钟频率a为20Hz时,可以得到,正常情况下,计数c/a=500次后,会有一个清零信号(脉冲捕获与锁定模块的输出跳变为0)出现。在实际工程应用中,通过分析,由于该单体的工作时钟频率为1KHz,当系统基准时钟丢失周期次数少于5个,也就是5ms周期内,该单体的对外输出不会给光电系统带来明显影响,可以视为可容忍的偶然事件。因此此处令n=5,即f=2500。最后的判断结果由外部时钟状态监测模块输出状态标志位表示。
步骤5:根据该单体所需的基准时钟为1KHz,设计倍频器为50倍频,将光电系统基准时钟和内部基准时钟都倍频为1KHz。
步骤6:根据步骤4的结果,如果输出标志位为“0”,则时钟通道自动选择模块向该单体输出倍频后的光电系统基准时钟;如果输出标志位为“1”,则时钟通道自动选择模块向该单体输出倍频后的内部基准时钟。
由以上步骤的光电系统基准时钟的自动管理方法所示,本发明各个组成模块均在CPLD中实现,能够实时地、自动地检测外部基准时钟。
由上述技术方案可以看出,本发明具有以下显著特点:
(1)本发明方法实现了对光电系统基准时钟的自动管理,包括对光电系统基准时钟的自动检测,发生故障时自动处理,维持某个单体正常工作,解决了过去系统基准时钟突发故障,处理过程实时性差的问题。适合应用于对系统的安全性要求较高的场合。
(2)本发明内部基准时钟发生器和倍频器可以根据实际使用需要更改设计参数。
(3)本发明各个组成模块均在CPLD中实现,不需要额外的电路,设计成本低,工程应用调试方便,可移植性强。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种光电系统基准时钟的自动管理方法,其特征在于,包括以下步骤:
步骤一:明确光电系统的基准时钟频率,以及光电系统的某个组成部分,也即单体,所需的基准时钟频率;
步骤二:根据光电系统的基准时钟频率,在可编程逻辑器件CPLD中设计一个内部基准时钟发生器;
步骤三:设计脉冲捕获与锁定模块,捕获并锁定光电系统基准时钟;
步骤四:设计外部时钟状态监测模块,监测锁定的光电系统基准时钟,判断光电系统基准时钟是否正常;
步骤五:根据单体所需的基准时钟频率设计倍频器;
步骤六:设计时钟通道自动选择模块,该模块根据步骤四的判断结果,如果光电系统基准时钟正常,则倍频器以光电系统基准时钟为输入,给该单体提供基准时钟;如果光电系统基准时钟异常,则倍频器自动切换到以内部基准时钟为输入,给该单体提供基准时钟;默认状态下,倍频器以光电系统基准时钟为输入。
2.如权利要求1所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤一中,光电系统的基准时钟频率和某个单体所需的基准时钟频率的实际值如下:
光电系统的基准时钟频率:aHz;
某单体所需的基准时钟频率:bHz;
a<b。
3.如权利要求2所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤二中,内部基准时钟发生器以CPLD的外部晶振作为输入,与光电系统的基准时钟无关,且输出的时钟频率与光电系统的基准时钟频率一致,为aHz。
4.如权利要求3所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤二中,内部基准时钟的产生过程独立于光电系统的基准时钟。
5.如权利要求4所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤三中,脉冲捕获与锁定模块利用CPLD的外部晶振产生一个采样基准脉冲,当光电系统基准时钟发生下降沿跳变时,该采样基准脉冲使脉冲捕获与锁定模块的输出同时发生下降沿跳变;如果光电系统基准时钟没有发生沿跳变,则将维持原高电平输出。
6.如权利要求5所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤四中,外部时钟状态监测模块利用CPLD的外部晶振产生一个频率为cHz的脉冲信号,c为a的整数倍,该脉冲信号作为外部时钟状态监测模块的输入,在外部时钟状态监测模块内部对这个信号进行计数,脉冲捕获与锁定模块的输出作为计数过程的清零信号。
7.如权利要求6所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤四中,正常情况下,计数值计数到d后被清零信号清零,同时外部时钟状态监测模块输出标志位“0”作为外部时钟状态正常标志;当光电系统基准时钟异常,计数值大于f,则外部时钟状态监测模块输出标志位“1”;计数值d:d=c/a;计数值f:f=n*d,其中n≥1,为某单体可容忍的偶发性光电系统基准时钟次数,即容忍阈值。
8.如权利要求7所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤五中,倍频器将光电系统基准时钟和内部基准时钟发生器的输出时钟倍频为该单体所需的基准时钟频率bHz,该倍频值根据不同单体的需要设计。
9.如权利要求8所述的光电系统基准时钟的自动管理方法,其特征在于,所述步骤六中,CPLD根据步骤四的判断结果,如果系统基准时钟正常,则倍频器以系统基准时钟为输入,给单体提供基准时钟;如果系统基准时钟异常,则倍频器自动切换到以内部基准时钟为输入,给单体提供基准时钟。
10.如权利要求1-9中任一项所述的光电系统基准时钟的自动管理方法在光电侦察技术领域中的应用。
CN202210621253.5A 2022-06-01 2022-06-01 一种光电系统基准时钟的自动管理方法 Active CN114924616B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210621253.5A CN114924616B (zh) 2022-06-01 2022-06-01 一种光电系统基准时钟的自动管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210621253.5A CN114924616B (zh) 2022-06-01 2022-06-01 一种光电系统基准时钟的自动管理方法

Publications (2)

Publication Number Publication Date
CN114924616A true CN114924616A (zh) 2022-08-19
CN114924616B CN114924616B (zh) 2024-03-26

Family

ID=82812182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210621253.5A Active CN114924616B (zh) 2022-06-01 2022-06-01 一种光电系统基准时钟的自动管理方法

Country Status (1)

Country Link
CN (1) CN114924616B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793125A (en) * 1991-02-25 1998-08-11 Tarng; Min Ming Smart integrated socket automation system
US8253463B1 (en) * 2010-03-10 2012-08-28 Altera Corporation Pulse width control circuitry
US20170187481A1 (en) * 2015-12-28 2017-06-29 Silicon Laboratories Inc. Fail safe clock buffer and clock generator
CN108802704A (zh) * 2018-08-07 2018-11-13 中国航空工业集团公司雷华电子技术研究所 一种基于cpld的雷达发射脉冲检测与保护系统及方法
CN111181555A (zh) * 2019-12-31 2020-05-19 瑞斯康达科技发展股份有限公司 Ptp时钟同步系统和时钟同步方法
CN114064332A (zh) * 2020-08-06 2022-02-18 国民技术股份有限公司 时钟检测方法、装置及时钟安全系统
CN114237948A (zh) * 2021-11-17 2022-03-25 佛山巨晟微电子有限公司 晶振时钟失效检测方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793125A (en) * 1991-02-25 1998-08-11 Tarng; Min Ming Smart integrated socket automation system
US8253463B1 (en) * 2010-03-10 2012-08-28 Altera Corporation Pulse width control circuitry
US20170187481A1 (en) * 2015-12-28 2017-06-29 Silicon Laboratories Inc. Fail safe clock buffer and clock generator
CN108802704A (zh) * 2018-08-07 2018-11-13 中国航空工业集团公司雷华电子技术研究所 一种基于cpld的雷达发射脉冲检测与保护系统及方法
CN111181555A (zh) * 2019-12-31 2020-05-19 瑞斯康达科技发展股份有限公司 Ptp时钟同步系统和时钟同步方法
CN114064332A (zh) * 2020-08-06 2022-02-18 国民技术股份有限公司 时钟检测方法、装置及时钟安全系统
CN114237948A (zh) * 2021-11-17 2022-03-25 佛山巨晟微电子有限公司 晶振时钟失效检测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李晓东等: ""一种FPGA多时钟源管理器的设计与实现"", 《信息通信》 *

Also Published As

Publication number Publication date
CN114924616B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
CN110410160B (zh) 一种核电厂汽轮机组负荷闭环控制系统及方法
CN103019141B (zh) 一种控制模块及方法、电力动态记录装置及其实现方法
CN103986238A (zh) 基于概率加权二分图法的智能变电站故障诊断方法
CN103235217A (zh) 双重化保护动作一致性监测装置和监测方法
CN111082979A (zh) 基于交换机的智能变电站过程层二次回路故障诊断方法及故障诊断主机
CN114924616A (zh) 一种光电系统基准时钟的自动管理方法
CN103576014A (zh) 变电站的时钟监测装置和监测方法
CN110444305B (zh) 一种优化的数字化反应堆保护系统
CN102539975A (zh) 基于电压相位比较的10kV合并单元数据同步在线检测方法
CN104007757A (zh) 核电站分布式控制系统中网关通讯异常自诊断方法及系统
CN101702538A (zh) 数字化变电站过程层通信的监控系统和监控方法
CN106788710B (zh) 一种基于自适应更新基准值的光纤瞬断特征信息提取系统
CN110795289B (zh) 一种多时钟自动切换方法
CN112886951B (zh) 一种高精度守时设备的多时钟源无缝切换电路及方法
CN110147140B (zh) 一种时钟信号交叉比对监控方法及电路
CN104007758A (zh) 核电站分布式控制系统中网关通讯异常自诊断方法及系统
CN103543730A (zh) 一种贴片机故障诊断系统
CN106505530A (zh) 一种基于svg并网试验的低压配电柜的保护方法及装置
CN102035614B (zh) 基于发送端的故障监测装置
CN204965118U (zh) 设备监控系统
Zhu et al. Reliability evaluation of security and stability control device based on Monte Carlo and Fault Tree method
Bai et al. A micro grid fault diagnosis method based on redundant Petri net considering temporal constraints
CN110096383A (zh) 一种信号设备维护信息自动分类方法
CN215679130U (zh) 一种联合循环机组热工保护自动在线校验装置
CN108923529A (zh) 一种智能变电站二次安措诊断方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant