CN114914302A - 半导体功率器件及其制造方法 - Google Patents

半导体功率器件及其制造方法 Download PDF

Info

Publication number
CN114914302A
CN114914302A CN202210120458.5A CN202210120458A CN114914302A CN 114914302 A CN114914302 A CN 114914302A CN 202210120458 A CN202210120458 A CN 202210120458A CN 114914302 A CN114914302 A CN 114914302A
Authority
CN
China
Prior art keywords
gate electrode
gate
region
mgd
semiconductor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210120458.5A
Other languages
English (en)
Inventor
J·班达里
G·帕特勒
M·罗施
W·舒斯特雷德
S·维塔诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN114914302A publication Critical patent/CN114914302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

公开了半导体功率器件及其制造方法。本申请涉及一种半导体功率器件(1)，包括其中形成有晶体管器件(3)的半导体本体(20)，具有栅极区(4)、在横向上在栅极区(4)旁边的沟道区(5)，栅极区(4)包括用于控制沟道区(5)中的沟道形成的栅极电极(6)以及在横向上在沟道区(5)和栅极电极(6)之间的栅极电介质(7)，其中栅极电极(6)包括栅极电极块体区(8)以及在横向上在栅极电介质(7)和栅极电极块体区(8)之间的栅极电极层(9)，栅极电极层(9)是由掺杂的金属导电材料(90)制成的。

Description

半导体功率器件及其制造方法
技术领域
本公开涉及具有半导体本体的半导体功率器件，在半导体本体中形成有晶体管器件。
背景技术
在此公开的晶体管器件包括沟道区和在横向上在旁边(例如在竖向栅极沟槽中)形成的栅极电极。栅极电极经由在横向上布置在其与沟道区之间的栅极电介质电容耦合到沟道区。通过向栅极电极施加电压，可以控制沟道区中的沟道路径形成。
发明内容
本公开的目的是提供一种具有改进的特性的功率器件，以及制造这样的器件的方法。
该目的通过权利要求1的功率器件实现。此外，通过权利要求12的方法来实现。该器件的栅极电极包括栅极电极块体区和在横向上布置在栅极电介质和栅极电极块体区之间的栅极电极层。栅极电极层是由掺杂的金属导电材料制成的，其例如可以允许功函数适配。
与纯金属栅极相比，利用掺杂的金属导电材料实现的功函数例如可以更低。更高的功函数可能相反要求更低的本体掺杂以满足目标阈值电压，例如造成更高的横向本体电阻和寄生双极的更早的开关。栅极电极层可以允许降低栅极电极的总电阻率，同时可以避免能带结构的过度改变。降低的电阻可以允许晶体管器件的缩小和/或增加的开关速度。
贯穿于本公开并且特别是在从属权利要求中提供了特定的实施例和特征。其中各个特征将是独立于特定的权利要求类别而公开的，本公开涉及装置和器件方面，而且还涉及方法和用途方面。例如，如果描述了以特定方式制造的器件，则这也是相应的制造处理的公开，并且反之亦然。
一般而言，本申请的方法是形成包括在沟道区旁边(例如相邻于栅极电介质)的栅极电极层和栅极电极块体区的栅极电极。选取或适配栅极电极层和块体区的材料可以允许优化功函数和栅极电阻率这两者。
“栅极电极”是栅极区的导电部分。在竖向横截面中看，栅极电极层可以例如形成栅极电极的整个侧壁，例如从栅极电极的上端部延伸到下端部。特别是，栅极电极层可以形成栅极电极的外侧壁，处于直接相邻于栅极电介质。取决于详细的实施例，相同材料的附加层可以被布置在栅极电极的底部处和/或被布置在栅极电极的在横向上相对的侧壁处。在后者侧壁处，可以例如与第一晶体管器件对称地形成进一步的晶体管器件。
参照第一导电类型的源极区和漏极区，沟道区可以形成在与第一导电类型相反的第二导电类型的本体区中。特别是，源极区可以被形成在器件的前侧处，并且漏极区被形成在器件的背侧处，沟道区在竖向上布置在其之间。作为功率器件，晶体管可以附加地包括形成在本体区/沟道区和漏极区之间的漂移区。漂移区也是第一导电类型的，其中其掺杂剂浓度与漏极区相比更低。作为功率器件，晶体管可以例如具有至少10V、20V、30V、40V或50V的击穿电压，可能的上限例如不大于800V、600V、400V或200V。
栅极电极层可以例如具有至少5nm或10nm的横向厚度，可能的上限是例如50nm、40nm、30nm或20nm。参照作为整体的栅极电极的横截面区域，栅极电极块体区例如可以具有至少60%、70%或80%的份额(可能的上限是例如99%或95%)。栅极电极层的“金属导电材料”可以例如具有不多于5Ωmm2/m、3Ωmm2/m、2Ωmm2/m、1Ωmm2/m或0.5Ωmm2/m的电阻率。将是独立于上限地公开的可能的下限可以是例如0.01Ωmm2/m或0.03Ωmm2/m。下限和上限这两者指代金属导电材料的未掺杂的状态。使用金属导电材料可以例如降低总的电阻率，同时可以通过掺杂实现功函数适配，防止例如能带结构的过度改变。
栅极电极可以被形成在竖向地延伸到半导体本体中的竖向栅极沟槽中。“竖向方向”处于垂直于器件的表面，例如半导体本体的前表面；“横向”方向处于垂直于竖直方向。在横向上，栅极沟槽可以具有纵向延伸；多个栅极沟槽可以一起形成栅网，例如具有形成在栅网的每个单元中的针状形状的场电极。特别是，场电极可以被形成在栅极沟槽中，在竖向上在栅极电极下方并且例如通过氧化物层与其电隔离。在顶视图中看到，具有场电极的该栅极沟槽可以具有类似条带的形状，例如具有笔直的延伸。多个这些沟槽可以被跨器件地布置为平行的条带。
在实施例中，栅极电极层的金属导电材料是氮化钛(TiN)。一般地，可能的替代物可以是钛(Ti)、钛钨(TiW)、钨(W)或钴(Co)。不依赖于特定的栅极电极层材料，栅极电极一般而言可以包括在横向上在栅极电极层和栅极电极块体区之间的附加的栅极电极层，该附加的层例如由另外的金属导电材料制成。栅极电极层例如可以被用于调整功函数和电阻率，并且附加的层可以被用于组合的层的电阻率的附加调节。然而，特别是，栅极电极块体区可以被形成为直接相邻于栅极电极层。
在实施例中，栅极电极层被掺杂有包括氟(F)和/或氮(N)和/或碳(C)和/或铝(Al)的掺杂剂。替换地或者此外，掺杂剂可以包括氧(O)和/或氢(H)。在特定的实施例中，栅极电极层可以被掺杂有氮和/或氟，特别是当包括沟道区的本体区为p掺杂时。
在实施例中，栅极电极块体区由多晶硅(特别是掺杂的多晶硅)制成。由多晶硅(特别是掺杂的多晶硅)制成的栅极电极块体区与由金属导电材料(特别是氮化钛)制成的栅极电极层的组合(还参见上面的定义和替换)也是独立于栅极电极层的掺杂而公开的。换句话说，在该实施例中，栅极电极层，特别是氮化钛栅极电极层，未必被掺杂。关于栅极电极块体区和栅极电极层的其它特定细节，例如关于几何形状细节，参照与掺杂的栅极电极层有关的公开。
在替换的实施例中，栅极电极块体区由金属材料(例如钨)制成。与多晶硅相比，金属材料栅极电极块体区例如可以具有高大约400mV至500mV的功函数。然而，栅极电极层的掺杂可以允许功函数的适配，使得能够仍然使用金属。金属例如可以具有相当低的电阻率，允许进行缩小和/或增加开关速度。
在实施例中，栅极电极层的上端部被布置成相对于半导体本体的前侧凹陷例如至少20nm、30nm或40nm(在竖向方向上)。可能的上限可以是例如200nm、150nm或100nm。特别是，栅极电极作为整体可以是相应地凹陷的，减小例如源极—栅极电容。一般地，“半导体本体”可以包括半导体衬底，并且如果适用的话，可以包括形成在半导体衬底上的一个或多个外延层。在(多个)外延层中，可以形成源极区和本体区。在半导体本体上，可以形成绝缘层，在绝缘层上形成前侧金属化，例如源极金属化。
在实施例中，功率器件除了晶体管器件之外还包括MOS栅控二极管(MGD)。MGD二极管的MGD栅极区包括MGD层间电介质和MGD栅极电极，其中MGD层间电介质可以比晶体管器件的栅极电介质薄。MGD栅极电极包括MGD栅极电极块体区，其可以特别是形成为直接相邻于MGD层间电介质。换句话说，在MGD栅极电极块体区与MGD层间电介质之间未形成MGD栅极电极层，特别是未形成金属层。MGD栅极电极可以单独由MGD栅极电极块体材料制成，即由后者构成。
与晶体管器件的栅极电极类似，MGD栅极电极可以被形成在竖向沟槽中。MGD沟道区可以被布置成在横向上在MGD栅极区旁边，例如沿着MGD栅极沟槽竖向地延伸。MGD层间电介质在横向方向上来看可以比栅极电介质薄，例如具有几纳米的厚度(例如不大于10nm)。在实施例中，晶体管器件的栅极电极块体区和MGD栅极电极块体区是由相同的材料构成的。该栅极电极块体材料可以特别是多晶硅，例如掺杂的多晶硅。一般地，场电极可以被形成在MGD栅极沟槽中，在竖向上在MGD栅极电极下方并且与其电隔离。
在实施例中，功率器件包括附加的晶体管器件，附加的晶体管器件具有带有栅极电极和栅极电介质的栅极区。附加的晶体管器件的栅极电极可以包括如下或者由如下构成：栅极电极块体区和栅极电极层，后者被形成为在横向上在附加的晶体管器件的栅极电介质与其栅极电极块体区之间。特别是，至此所讨论的晶体管器件的栅极电极层和附加的晶体管器件的栅极电极层可以具有不同的材料性质。“不同的材料性质”可以例如是不同的金属导电材料(例如钛对于氮化钛)和/或不同的掺杂剂(或不同的掺杂剂位置/密度)。这可以增加对于例如跨器件的适配而言的可能性。
在实施例中，功率器件包括具有栅极区的附加的晶体管器件，栅极区具有栅极电极和栅极电介质。与至此所讨论的一个或多个晶体管器件对比，该附加的晶体管器件的栅极电极块体区可以被形成为直接相邻于栅极电介质。特别是，附加的晶体管器件的栅极电极可以仅由栅极电极块体区构成。如在上面讨论的那样，块体区材料可以是例如(掺杂的)多晶硅或金属，例如钨。
总之，形成在半导体衬底中的晶体管器件可以具有带有不同的材料性质的栅极电极层和/或一些晶体管器件可以被形成为根本不具有栅极电极层。利用这种变化，例如可以跨器件地调整不同的开关性质，开关行为例如可以在器件的边缘处以及在中心处不同(例如以抵消热点形成)。如至此所讨论的那样，这种变化涉及形成在相同的半导体本体中(例如相同的管芯中)的不同的晶体管器件。
替换地或者此外，形成在不同的功率器件中的晶体管器件可以具有不同的性质，即形成在不同的管芯中的晶体管器件。其中每个器件包括具有栅极电极的晶体管器件，栅极电极具有栅极电极块体区和栅极电极层。特别是，不同的半导体功率器件的栅极电极块体区可以由相同的栅极电极块体材料(例如(掺杂的)多晶硅或金属)形成。此外，不同的器件的栅极电极块体区或者甚至它们的栅极电极作为整体可以例如关于它们的几何性质(例如横向宽度和竖向深度)是相同的。
然而，虽然相同的电极块体材料被用于不同的器件的栅极电极块体区，但是不同的器件的栅极电极层可以在掺杂剂和/或掺杂剂位置和/或掺杂剂密度方面不同。在一种器件的设置中，栅极电极层可以是例如p型掺杂的，而在另一种器件的设置中其是n掺杂的。关于可能的掺杂剂，参照上面的描述，其中不同的掺杂剂在至少一种掺杂剂上是不同的。不同的掺杂剂位置可以是例如通过不同的注入能量实现的，并且不同的密度可以是通过注入剂量的变化实现的。
在此公开的用于制造功率器件的方法包括：
i)形成晶体管器件的栅极区的栅极电介质；
ii)形成掺杂金属导电材料的栅极电极层；
iii)形成栅极电极块体材料的栅极电极块体区。
栅极电极层可以是通过沉积金属导电材料而形成的，例如与随后的掺杂和/或原位掺杂组合。
在与附加地包括MGD二极管的器件的制造有关的实施例中，在形成栅极电极层期间覆盖MGD层间电介质的侧壁，该侧壁处于在横向上与MGD沟道区相对。一般地，为了形成栅极电极层而沉积的导电材料也可以被沉积到MGD层间电介质的所述侧壁上并且在之后被移除，或者MGD层间电介质甚至可以在形成栅极电极层之后形成。然而，覆盖和保护所述侧壁可以允许一定的处理集成。
一般而言，可以通过虚设部或间隔部来保护侧壁，虚设部或间隔部在形成栅极电极层之后被移除。然而，特别是，MGD栅极电极可以是在步骤ii)之前形成的，MGD层间电介质的侧壁因此被由MGD栅极电极覆盖。
在实施例中，在步骤ii)中的形成或沉积期间同时地在之前已经形成的MGD栅极电极上形成金属导电材料层。该金属导电材料可以在栅极电极块体材料的凹陷蚀刻期间覆盖并且保护MGD栅极电极。同样，例如，可以形成凹陷的栅极电极(参见上述)，同时金属导电材料层被重新用作为硬掩模。
在此之前，当例如通过氧化形成晶体管器件的栅极电介质时，可以同时在MGD栅极电极的顶部处形成氧化物层，例如多晶硅氧化物。在这种情况下，该氧化物层将被布置在金属导电材料层的下方，例如在后者的层和MGD栅极电极块体区之间。在晶体管器件的栅极沟槽中的凹陷蚀刻之后，可以移除金属导电材料层以及氧化物层(如果存在的话)。
附图说明
下面，借助于示例性实施例进一步详细地解释功率器件及其制造。其中各个特征也可以以不同的组合相关联。
图1示出具有形成在半导体本体中的晶体管器件的功率器件；
图2示出包括形成在半导体本体中的晶体管器件和MGD二极管的功率器件；
图3a至图3h图示用于制造图2的功率器件的若干处理步骤；
图4以详细视图图示注入栅极电极层的处理步骤；
图5以示意性概观总结用于适配栅极电极层的掺杂的可能性；
图6以流程图总结一些处理步骤。
具体实施方式
图1示出具有其中形成有晶体管器件3的半导体本体20的功率器件1。晶体管器件3包括具有栅极电极6和栅极电介质7的栅极区4。栅极电介质7将栅极电极6电容耦合到在横向上布置在旁边的沟道区5。沟道区5形成在本体区25中，本体区25在该示例性实施例中为p掺杂的。本体区25形成在n掺杂的源极区26下方，并且漏极区27形成在半导体本体20的背侧处。漂移区28在竖向上形成在本体区25和漏极区27之间。漂移区28是n掺杂的，类似于漏极区27，但是具有更低的掺杂浓度。
栅极电极6包括中心栅极电极块体区8和在横向上布置在栅极电介质7和栅极电极块体区8之间的栅极电极层9。栅极电极层9由掺杂的金属导电材料制成，即在此在示例中由掺杂的氮化钛制成。在所示出的实施例中，栅极电极块体区8由多晶硅制成。如在附图中图示的那样，栅极电极层9被形成为是凹陷的13，上端部12被布置在距半导体本体20的前侧15的距离29处。标号14指示栅极电极层的下端部。
具有栅极电极6的栅极区4被布置在栅极沟槽11中，其向下延伸到漂移区28中。在栅极区4下方形成场板区41，其包括场电极42和场电介质43。在该示例中，场电极42由多晶硅制成。
在半导体本体20上，形成例如氧化硅或BPSG的绝缘层45。在绝缘层45上，布置前侧金属化46，其通过竖向互连47连接到源极区26和本体区25。栅极电极6和场电极42的连接形成在附图平面外部。
图2图示如在图1中示出的晶体管器件3，其中此外在半导体本体20中形成MOS栅控二极管30。MOS栅控二极管30包括具有MGD层间电介质32和MGD栅极电极33的MGD栅极区31。MGD栅极电极33由处于直接相邻于MGD层间电介质32的MGD栅极电极块体区34形成。换句话说，MGD栅极电极33不包括电极层。MGD栅极电极块体区34接触MGD层间电介质32的背对MGD沟道区36的内侧壁35。与栅极电介质7的厚度d1相比，MGD层间电介质32具有更小的厚度d2。
图3a至图3h图示用于制造MOS栅控二极管30和晶体管器件3(特别是其栅极区4)的处理步骤。在图3a中示出的步骤之前，竖向沟槽111已经被蚀刻到半导体本体20中，并且已经在每个竖向沟槽111的底部处形成场电极42和场电介质43。在场电极42之上，两个竖向沟槽111被利用例如氧化硅的隔离材料50完全填充。在半导体本体20的前侧15上形成抗蚀剂层51，其覆盖用于晶体管3的竖向沟槽111并且暴露出用于MOS栅控二极管30的竖向沟槽111。
在随后的蚀刻步骤中，在用于MOS栅控二极管30的竖向沟槽111中回蚀隔离材料50。这可以是例如通过湿法蚀刻完成的。随后，如在图3b中示出那样，移除抗蚀剂层51。此后，例如在氧化步骤中形成MGD层间电介质32。这也造成在半导体本体20的前侧15上形成电介质材料层55，如在图3c中图示那样。随后，栅极电极材料57被过量沉积，填充竖向沟槽111并且覆盖半导体本体(未示出)的前侧15。图3d图示在随后的回蚀步骤——例如在多晶硅被用作为栅极电极材料57的情况下的等离子体凹陷——之后的器件。同样，形成MGD栅极电极块体区34，即MGD栅极电极33。
在图3e的处理步骤中，具有MGD栅极电极33的竖向沟槽111被抗蚀剂层60覆盖，抗蚀剂层60暴露用于形成晶体管器件3的栅极区4的竖向沟槽111。例如通过湿法蚀刻回蚀沟槽中的隔离材料50。在暴露的区域中，这也可以移除电介质材料层55。
图3f图示在例如通过氧化形成栅极电介质7之后的器件。这可以是在增加的温度(例如900℃左右)下完成的。如在图3f中示意性地图示的那样，MGD栅极电极33的栅极电极材料也可以氧化，造成例如在由多晶硅制成的MGD栅极电极33上方的多晶硅氧化物的区65。
在形成栅极电介质7之后，通过沉积导电材料90(例如氮化钛)来形成栅极电极层9。这还造成形成在半导体本体20的前侧15上的金属导电材料90的层70，参见图3g。栅极电极层9可以是在其沉积期间或者在分离的步骤中原位掺杂的，参见用于图示的图4。MGD层间电介质32的侧壁10已经被由MGD栅极电极33覆盖。
在形成栅极电极层9之后，形成栅极电极块体区8，如在图3h中图示那样。为此目的，栅极电极块体材料80被过量沉积，覆盖半导体本体20(未示出)的前侧15。在随后的回蚀步骤中，布置在半导体本体20的前侧15上的金属导电材料层90的层70用作为硬掩模并且保护形成在竖向沟槽111中的MGD栅极电极33。在图3h中示出的处理步骤中，层70已经在前述的回蚀步骤之后被蚀刻掉。利用用于移除层70的蚀刻步骤，凹陷13可以被适配 (还参见图1)。
图4以详细视图图示可以被引入在图3g和图3h的步骤之间的处理步骤，即通过掺杂剂85掺杂栅极电极层9。如在一般描述中详细地讨论的那样，这可以允许功函数的适配。
图5示意性地总结用于通过掺杂来调节功函数的一些变量。除了掺杂剂85(即用于掺杂的物质(例如氟和/或氮等))之外，掺杂剂85的位置86和密度87也可以被用于功函数适配。
图6示出总结用于制造器件的一些处理步骤的流程图100。在形成101 MGD层间电介质32之后，形成102 MGD栅极电极33。随后，形成103晶体管器件3的栅极电介质7，随后形成104栅极电极层9。此后，形成105栅极电极块体区8。

Claims (15)

1.一种半导体功率器件(1)，包括其中形成晶体管器件(3)的半导体本体(20)，具有：
栅极区(4)，
沟道区(5)，其在横向上在栅极区(4)旁边，
栅极区(4)包括：
栅极电极(6)，其用于控制沟道区(5)中的沟道形成，以及
栅极电介质(7)，其在横向上在沟道区(5)和栅极电极(6)之间，
其中栅极电极(6)包括：
栅极电极块体区(8)，以及
栅极电极层(9)，其在横向上在栅极电介质(7)和栅极电极块体区(8)之间，
栅极电极层(9)是由掺杂的金属导电材料(90)制成的。
2.根据权利要求1所述的半导体功率器件(1)，其中栅极电极层(9)的金属导电材料(90)是氮化钛。
3.根据权利要求1或2所述的半导体功率器件(1)，其中栅极电极层(9)的掺杂剂(85)包括氟、氮、碳和铝中的至少之一。
4.根据前述权利要求中的任何一项所述的半导体功率器件(1)，其中栅极电极块体区(8)由多晶硅制成。
5.根据权利要求1至3中的任何一项所述的半导体功率器件(1)，其中栅极电极块体区(8)是由金属材料制成的。
6.根据前述权利要求中的任何一项所述的半导体功率器件(1)，其中栅极电极层(9)在竖向上在下端部(14)和上端部(12)之间延伸，其中栅极电极层(9)的上端部(12)被布置成是相对于半导体本体(20)的前侧(15)凹陷是(13)。
7.根据前述权利要求中的任何一项所述的半导体功率器件(1)，附加地包括形成在半导体本体(20)中的MOS栅控二极管(30)，其中MOS栅控二极管(30)的MGD栅极区(31)包括MGD层间电介质(32)和MGD栅极电极(33)，MGD栅极电极(33)具有被形成为直接相邻于MGD层间电介质(32)的MGD栅极电极块体区(34)。
8.根据权利要求7所述的半导体功率器件(1)，其中晶体管器件(3)的栅极电极块体区(8)和MGD栅极电极块体区(34)是由相同的材料制成的。
9.根据前述权利要求中的任何一项所述的半导体功率器件(1)，具有形成在半导体本体(20)中的附加的晶体管器件(3)，附加的晶体管器件(3)包括具有栅极电极和栅极电介质的栅极区，附加的晶体管器件(3)的栅极电极具有栅极电极块体区以及在横向上在栅极电介质和栅极电极块体区之间的栅极电极层，其中附加的晶体管器件(3)的栅极电极层具有与晶体管器件(3)的栅极电极层(9)不同的材料性质。
10.根据前述权利要求中的任何一项所述的半导体功率器件(1)，具有形成在半导体本体(20)中的附加的晶体管器件(3)，附加的晶体管器件(3)包括具有栅极电极和栅极电介质的栅极区，其中附加的晶体管器件的栅极电极具有被形成为直接相邻于栅极电介质的栅极电极块体区。
11.一种包括多个根据前述权利要求中的任何一项所述的半导体功率器件(1)的组集，
所述组集的不同的半导体功率器件(1)的栅极电极块体区(8)是由相同的栅极电极块体材料(80)形成的，
但是不同的半导体功率器件(1)的栅极电极层(9)在掺杂剂(85)、掺杂剂位置(86)和掺杂剂密度(87)中的至少之一上是不同的。
12.一种用于制造根据权利要求1至10中的任何一项所述的半导体功率器件(1)的方法，包括如下步骤：
i)形成(103)晶体管器件(3)的栅极区(4)的栅极电介质(7)；
ii)形成(104)掺杂的金属导电材料(90)的栅极电极层(9)；
iii)形成(105)栅极电极块体材料(80)的栅极电极块体区(8)。
13.根据权利要求12所述的用于制造根据权利要求7或8所述的半导体功率器件(1)的方法，其中当在步骤ii)中形成晶体管器件(3)的栅极电极层(9)时，覆盖MGD层间电介质(32)的处于在横向上与MOS栅控二极管(30)的MGD沟道区(36)相对的侧壁(10)。
14.根据权利要求13所述的方法，其中当在步骤ii)中形成晶体管器件(3)的栅极电极层(9)时，MGD层间电介质(32)被之前已经形成的MGD栅极电极(33)覆盖。
15.根据权利要求14所述的方法，其中当沉积金属导电材料(90)以用于形成晶体管器件(3)的栅极电极层(9)时，同时形成金属导电材料(90)的层，覆盖之前已经形成的MGD栅极电极(33)，其中金属导电材料(90)的层在栅极电极块体材料(80)的凹陷蚀刻期间保护MGD栅极电极(33)。
CN202210120458.5A 2021-02-09 2022-02-09 半导体功率器件及其制造方法 Pending CN114914302A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP21155948.9A EP4040499A1 (en) 2021-02-09 2021-02-09 Semiconductor power device and method of manufacturing the same
EP21155948.9 2021-02-09

Publications (1)

Publication Number Publication Date
CN114914302A true CN114914302A (zh) 2022-08-16

Family

ID=74572677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210120458.5A Pending CN114914302A (zh) 2021-02-09 2022-02-09 半导体功率器件及其制造方法

Country Status (4)

Country Link
US (1) US20220254892A1 (zh)
EP (1) EP4040499A1 (zh)
KR (1) KR20220115065A (zh)
CN (1) CN114914302A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
KR102162733B1 (ko) * 2014-05-29 2020-10-07 에스케이하이닉스 주식회사 듀얼일함수 매립게이트형 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
KR102457515B1 (ko) * 2018-02-22 2022-10-21 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
US10692988B2 (en) * 2018-11-26 2020-06-23 Infineon Technologies Austria Ag Semiconductor device having integrated MOS-gated or Schottky diodes

Also Published As

Publication number Publication date
US20220254892A1 (en) 2022-08-11
KR20220115065A (ko) 2022-08-17
EP4040499A1 (en) 2022-08-10

Similar Documents

Publication Publication Date Title
KR101398749B1 (ko) 저저항 게이트를 포함하는 전력 모스펫 응용제품 및 그 제조 방법
US20210384346A1 (en) Shielded gate trench mosfet having super junction surrounding lower portion of trenched gates
US8643092B2 (en) Shielded trench MOSFET with multiple trenched floating gates as termination
US6312993B1 (en) High speed trench DMOS
US8637368B2 (en) Fabrication of MOS device with varying trench depth
CN112713184B (zh) 具有屏蔽栅的沟槽栅mosfet及其制造方法
US11469313B2 (en) Self-aligned trench MOSFET and IGBT structures and methods of fabrication
US20120080748A1 (en) Trench mosfet with super pinch-off regions
US20120276703A1 (en) Method of forming an insulated gate field effect transistor device having a shield electrode structure
KR102093300B1 (ko) 메모리 및 로직을 집적하는 방법
US11380787B2 (en) Shielded gate trench MOSFET integrated with super barrier rectifier having short channel
US20190122926A1 (en) Self-Aligned Shielded Trench MOSFETs and Related Fabrication Methods
JP4261335B2 (ja) トレンチゲート半導体デバイスの製造
US20090166731A1 (en) Vertical-type field-effect transistor and manufacturing method thereof
US20110254071A1 (en) Shielded trench mosfet with multiple trenched floating gates as termination
US7851329B2 (en) Semiconductor device having EDMOS transistor and method for manufacturing the same
US20220367710A1 (en) Sic super junction trench mosfet
CN114914302A (zh) 半导体功率器件及其制造方法
CN111354795A (zh) 半导体晶体管器件和制造半导体晶体管器件的方法
CN116133377A (zh) 半导体结构及半导体结构的制作方法
JP2024059015A (ja) 半導体装置および半導体装置の製造方法
CN116631869A (zh) 沟槽栅极mos晶体管和屏蔽栅极mos晶体管自动对准制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination