CN114914245A - 形成电子装置的方法以及相关电子装置、存储器装置和系统 - Google Patents

形成电子装置的方法以及相关电子装置、存储器装置和系统 Download PDF

Info

Publication number
CN114914245A
CN114914245A CN202210115835.6A CN202210115835A CN114914245A CN 114914245 A CN114914245 A CN 114914245A CN 202210115835 A CN202210115835 A CN 202210115835A CN 114914245 A CN114914245 A CN 114914245A
Authority
CN
China
Prior art keywords
conductive
conductive material
forming
structures
fill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210115835.6A
Other languages
English (en)
Inventor
D·A·戴寇克
金钟勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114914245A publication Critical patent/CN114914245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请案涉及形成电子装置的方法以及相关电子装置、存储器装置和系统。所述形成电子装置的方法包括形成包括竖直交替的绝缘结构和额外绝缘结构的堆叠结构；和形成包括竖直延伸穿过所述堆叠结构的沟道材料和至少一种介电材料的支柱。所述方法包括移除所述额外绝缘结构以形成单元开口；在所述单元开口的一部分内形成第一导电材料；和在所述单元开口内形成与所述第一导电材料相邻的填充材料。所述填充材料包括牺牲性部分。所述方法包括移除所述填充材料的所述牺牲性部分；和在所述单元开口内在先前被所述填充材料的所述牺牲性部分占据的方位中形成第二导电材料。

Description

形成电子装置的方法以及相关电子装置、存储器装置和系统
优先权要求
本申请案要求2021年2月9日申请的“形成电子装置的方法以及相关电子装置、存储器装置和系统(METHODS OF FORMING ELECTRONIC DEVICES,AND RELATED ELECTRONICDEVICES,MEMORY DEVICES,AND SYSTEMS)”的美国专利申请案第17/171,622号的申请日的权益。
技术领域
本文所公开的实施例涉及微电子装置设计和制造领域。更具体地说，本公开的实施例涉及在个别导电结构(例如，存取线、字线)的中心部分内形成包含填充材料(例如，非导电材料、不同的导电材料)的电子装置的方法，以及相关电子装置、存储器装置和系统。
背景技术
电子行业的持续目标是增加例如非易失性存储器装置(例如，NAND快闪存储器装置)的存储器装置的存储器密度(例如，每存储器裸片的存储器单元数目)。一种增加非易失性存储器装置中的存储器密度的方式是利用竖直存储器阵列(也被称作“三维(3D)存储器阵列”)架构。常规的竖直存储器阵列包含延伸穿过一或多个堆叠结构中的开口的竖直存储器串，所述堆叠结构包含导电结构和绝缘结构的层面。每一竖直存储器串可包含与竖直堆叠式存储器单元的串联组合串联耦合的至少一个选择装置。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更大数目的开关装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
竖直存储器阵列架构大体上包含存储器装置的导电堆叠结构的层面的导电结构与存取线(例如，字线)之间的电连接，使得可唯一地针对写入、读取或擦除操作来选择竖直存储器阵列的存储器单元。一种形成这类电连接的方法包含在存储器装置的导电堆叠结构的层面的边缘(例如，水平末端)形成所谓的“阶梯”(或“梯级”)结构。阶梯结构包含限定导电结构的接触区的个别“台阶”，导电接触结构可定位在所述接触区上以提供对导电结构的电存取。
随着竖直存储器阵列技术发展，已通过将竖直存储器阵列形成为包括导电结构的额外层面且因此在与其相关联的个别阶梯结构中包含额外阶梯结构和/或额外台阶来提供额外存储器密度。随着导电结构的层面数目增加，用于形成延伸穿过堆叠的竖直存储器串的处理条件变得日益困难。另外，随着每个层面的厚度减小以增加堆叠的给定高度内的层面数目，导电结构的电阻率可增加且导电性可展现对应的减小。然而，导电结构的导电性减小可能影响存储器单元串的性能。
发明内容
本文中所描述的实施例包含在个别导电结构的中心部分内形成包含填充材料的电子装置的方法，以及相关电子装置、存储器装置和系统。根据本文所描述的实施例，一种形成电子装置的方法包括：形成包括竖直交替的绝缘结构和额外绝缘结构的堆叠结构；形成包括竖直延伸穿过所述堆叠结构的沟道材料和至少一种介电材料的支柱；移除所述额外绝缘结构以形成单元开口；在所述单元开口的一部分内形成第一导电材料；在所述单元开口内形成与所述第一导电材料相邻的填充材料，所述填充材料包括牺牲性部分；移除所述填充材料的所述牺牲性部分；和在所述单元开口内在先前被所述填充材料的所述牺牲性部分占据的方位中形成第二导电材料。
根据本文中所描述的额外实施例，一种电子装置包括：堆叠结构，其包括交替的导电结构和绝缘结构的层面；支柱，其竖直延伸穿过所述堆叠结构；和填充材料，其处于所述堆叠结构的个别导电结构的中心部分内，所述填充材料处于相邻支柱之间并且被所述个别导电结构的导电材料大体环绕。
此外，根据本文中所描述的额外实施例，一种存储器装置包括：堆叠结构，其包括布置成层面的交替的导电结构和绝缘结构，每个层面个别地包括导电结构和绝缘结构；阻隔材料，其将所述导电结构的导电材料的相对部分隔开；存储器单元串，其竖直延伸穿过所述堆叠结构，所述存储器单元串包括竖直延伸穿过所述堆叠结构的沟道材料；和导电轨，其与所述堆叠结构的所述导电结构横向相邻，个别导电轨与相应导电结构的所述阻隔材料和所述导电材料水平对齐。
根据本文所描述的另外实施例，一种系统包括：处理器，其以可操作方式耦合到输入装置和输出装置；和电子装置，其可操作地耦合到所述处理器，所述电子装置包括：存储器单元串，其竖直延伸穿过堆叠结构并且包括布置成层面的绝缘结构和导电结构的竖直交替序列；和填充材料，其周向环绕所述存储器单元串中的至少一些，所述填充材料处于个别导电结构内的导电材料的相对部分之间。
附图说明
图1A到图1K是根据本公开的实施例的说明形成电子装置的方法的简化横截面视图(图1A-1H和1J-1K)和简化的部分俯视图(图1I)；
图2是根据本公开的实施例的电子装置的部分剖面透视图；
图3是根据本公开的实施例的电子系统的框图；和
图4是根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
本文中描述在个别导电结构(例如，存取线、字线)的中心部分内形成包含填充材料(例如，非导电材料、不同的导电材料)的电子装置(例如，微电子装置、半导体装置、存储器装置)的方法，以及相关电子装置、存储器装置和系统。在一些实施例中，一种形成电子装置的方法包括：形成包括竖直交替的绝缘结构和额外绝缘结构的堆叠结构；形成竖直延伸穿过所述堆叠结构的支柱；和移除所述额外绝缘结构以形成单元开口。可在单元开口的一部分内形成第一导电材料(例如，金属)并且可在单元开口内形成与第一导电材料相邻的填充材料。填充材料的材料组成可不同于第一导电材料的材料组成，且所述填充材料可相对于第一导电材料可选择性地进行蚀刻。举例来说，填充材料可包含非导电材料(例如，氧化物材料、氮化物材料或碳化物材料)、半导体材料(例如，多晶硅)或具有不同于第一导电材料的材料组成的材料组成的导电材料(例如，氮化钛、金属)中的一或多种。可移除填充材料的牺牲性部分，并且可在单元开口内在先前被填充材料的牺牲性部分占据的方位中形成第二导电材料。因此，导电结构(例如，导电线、存取线、字线)包含处于堆叠结构的个别导电结构的中心部分(例如，竖直中心部分)内的填充材料。
中心部分中的填充材料位于相邻支柱之间并且被个别导电结构内的导电材料大体环绕。可在单元开口内形成靠近狭槽(例如，替换栅极狭槽)的第二导电材料且在相邻支柱之间不形成第二导电材料。另外，可任选地形成与第一导电材料和第二导电材料的暴露表面横向紧邻的导电轨。通过使用两个或更多个(例如，三个)单独的过程动作，可在导电结构的中心部分内形成填充材料，这有效地减小层面的导电层面中的空隙。另外，填充材料的存在减小相邻导电结构之间的寄生电容并且增加竖直相邻导电结构之间的短路余量且不会显著地影响电阻。通过减小寄生电容，根据本公开的实施例的在导电结构的中心部分含有填充材料的电子装置与常规电子装置相比可利用较少电力并且在较高速度下操作。
以下描述提供具体细节，例如材料组成、形状和大小，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可结合行业中采用的常规电子装置制作技术实践本公开的实施例。另外，下文提供的描述不形成用于制造电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)的完整过程流。下文所描述的结构并不形成完整的电子装置。下文仅详细地描述理解本公开的实施例所必要的那些过程动作和结构。可由常规制造技术执行从所述结构形成完整电子装置的额外动作。
除非另有指示，否则本文中所描述的材料可通过包含但不限于以下各项的常规技术形成：旋涂、毯覆式涂布、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强型ALD、物理气相沉积(PVD)(包含溅镀、蒸镀、电离PVD和/或等离子体增强CVD)，或外延生长。替代地，材料可原位生长。取决于将要形成的具体材料，用于沉积或生长所述材料的技术可由本领域的技术人员选择。除非上下文另有指示，否则可通过包含但不限于蚀刻(例如，干式蚀刻、湿式蚀刻、气相蚀刻)、离子铣削、研磨平坦化(例如，化学-机械平坦化)或其它已知方法的任何合适技术实现材料移除。
本文中呈现的附图仅出于说明性目的，且并不意欲为任何特定材料、组件、结构、电子装置或电子系统的实际视图。预期图中所描绘的形状将因例如制造技术和/或公差而有变化。因此，本文中所描述的实施例不应被理解为限于如所说明的特定形状或区，而是应包含例如由制造引起的形状偏差。举例来说，说明或描述为箱形的区可具有粗糙和/或非线性特征，并且说明或描述为圆形的区可包含一些粗糙和/或线性特征。此外，所示出的锐角可为圆形的，且反之亦然。因此，图中所说明的区在性质上是示意性的，且其形状并不意图说明区的精确形状且不限制本权利要求书的范围。图式未必按比例。另外，图之间的共同元件可保持相同数字标号。
如本文中所使用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述(the)”意图同样包含复数形式。
如本文中所使用，“和/或”包含相关联的所列项中的一或多个的任何以及所有组合。
如本文所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”等空间相对术语可用于方便描述一个元件或特征与另一元件或特征的关系，如图中所图示。除非另外规定，否则除图中所描绘的定向以外，空间相对术语意欲涵盖材料的不同定向。举例来说，如果图式中的材料倒置，那么被描述为在其它元件或特征“下方”或“下面”或“下”或“底部”的元件将定向于所述其它元件或特征的“上方”或“顶部”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可能以其它方式取向(例如旋转90度、倒置、翻转)，且本文中所用的空间相对描述词相应地进行解释。
如本文中所使用，术语“竖直”、“纵向”、“水平”及“横向”是参考结构的主平面且未必由地球的重力场限定。“水平”或“横向”方向是大体平行于结构的主平面的方向，而“竖直”或“纵向”方向是大体垂直于所述结构的主平面的方向。结构的主平面由与结构的其它表面相比具有相对大面积的结构表面限定。
如本文中所使用，将一元件称为在另一元件“上”或“上方”是指并包含所述元件直接在另一元件的顶部上、直接邻近于(例如，横向紧邻、竖直紧邻)另一元件、直接在另一元件下方，或与另一元件直接接触。它还包含所述元件间接在另一元件的顶部上、间接邻近于(例如，间接横向邻近于、间接竖直邻近于)另一元件、间接在另一元件下方或附近，且其间存在其它元件。相比之下，当元件被称为“直接地在另一个元件上”或“紧邻另一个元件”时，不存在中间元件。
如本文所使用，例如“下面”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”等空间相对术语可用于方便描述一个元件或特征与另一元件或特征的关系，如图中所图示。除非另外规定，否则除图中所描绘的定向以外，空间相对术语意欲涵盖材料的不同定向。举例来说，如果图式中的材料倒置，那么被描述为在其它元件或特征“下方”或“下面”或“下”或“底部”的元件将定向于所述其它元件或特征的“上方”或“顶部”。因此，术语“下方”可视使用术语的上下文而定涵盖上方及下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可能以其它方式取向(例如旋转90度、倒置、翻转)，且本文中所用的空间相对描述词相应地进行解释。
如本文所用，术语“被配置成”是指至少一个结构和至少一个设备中的一或多个的大小、形状、材料组成和布置，其以预定方式有助于所述结构和设备中的一或多个的操作。
如本文中所使用，被描述为彼此“相邻”的特征(例如，区、材料、结构、装置)意指并包含位于彼此最邻近(例如，最靠近)处的所公开一或多个身份的特征。不匹配“相邻”特征的所公开一或多个身份的额外特征(例如，额外区、额外材料、额外结构、额外装置)可安置于“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此相邻，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接相邻，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征是指并包含位于彼此竖直最邻近(例如，竖直最靠近)处的所公开身份(或多个身份)的特征。此外，描述为彼此“水平相邻”的特征是指并包含位于彼此水平最邻近(例如，水平最靠近)处的所公开身份(或多个身份)的特征。
如本文中所使用，术语“间距”是指两个邻近(即，相邻)特征中的相同点之间的距离。
如本文中所使用，关于给定参数、属性或条件的术语“大体上”意指并包含所属领域的一般技术人员将理解的给定参数、属性或条件符合偏差度(如在可接受的公差内)的程度。借助于实例，取决于基本上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。
如本文中所使用，参考特定参数的数值的“约”或“大致”包含所述数值，且所属领域的一般技术人员将理解的与所述数值的偏差度在特定参数的可接受公差内。举例来说，关于数值的“约”或“大约”可包含额外数值，所述额外数值在所述数值的90.0％到108.0％范围内，例如在所述数值的95.0％到105.0％范围内、在所述数值的97.5％到102.5％范围内、在所述数值的99.0％到101.0％范围内、在所述数值的99.5％到100.5％范围内或在所述数值的99.9％到100.1％范围内。
如本文中所使用，术语“存储器装置”意指且包含展现存储器功能性但不必限于存储器功能性的微电子装置。换句话说，且仅作为举例，术语“存储器装置”意指且不仅包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(DRAM)；常规非易失性存储器，例如常规NAND存储器)，而且包含专用集成电路(ASIC)(例如，芯片上系统(SoC))、组合逻辑和存储器的电子装置，或并入有存储器的图形处理单元(GPU)。
如本文中所使用，术语“电子装置”包含但不限于存储器装置，以及可并入有也可以不并入有存储器的半导体装置，例如逻辑装置、处理器装置或射频(RF)装置。此外，电子装置可并入有存储器以及其它功能，例如包含处理器和存储器的所谓的“芯片上系统”(SoC)，或包含逻辑和存储器的电子装置。电子装置可以是例如3D电子装置，例如3D NAND快闪存储器装置。
如本文中所使用，术语“导电材料(conductive material)”意指且包含导电性材料(electrically conductive material)。导电材料可包含以下各者中的一或多者：经掺杂多晶硅、未掺杂多晶硅、金属、合金、导电金属氧化物、导电金属氮化物、导电金属硅化物和经导电掺杂的半导体材料。仅借助于实例，导电材料可由以下各项中的一或多种形成并且包含以下各项中的一或多种：钨(W)、氮化钨(WNy)、镍(Ni)、钽(Ta)、氮化钽(TaNy)、硅化钽(TaSix)、铂(Pt)、铜(Cu)、银(Ag)、金(Au)、铝(Al)、钼(Mo)、钛(Ti)、氮化钛(TiNy)、硅化钛(TiSix)、氮化钛硅(TiSixNy)、氮化钛铝(TiAlxNy)、氮化钼(MoNx)、铱(Ir)、氧化铱(IrOz)、钌(Ru)、氧化钌(RuOz)、n掺杂多晶硅、p掺杂多晶硅、未经掺杂多晶硅和经导电掺杂硅。
如本文中所使用，“导电结构”是指并包含由一或多种导电材料形成并且包含一或多种导电材料的结构。额外材料(例如，非导电材料)也可存在于导电结构的边界内(例如，中心部分内)。
如本文所使用，“绝缘材料”是指并包含电绝缘材料，如至少一种介电氧化物材料(例如，氧化硅(SiOx)、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、氧化铝(AlOx)、氧化铪(HfOx)、氧化铌(NbOx)、氧化钛(TiOx)、氧化锆(ZrOx)、氧化钽(TaOx)和氧化镁(MgOx)中的一或多种)、至少一种介电氮化物材料(例如，氮化硅(SiNy))、至少一种介电氮氧化物材料(例如，氮氧化硅(SiOxNy))和至少一种介电碳氧氮化物材料(例如，碳氧氮化硅(SiOxCzNy))中的一或多种。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，SiOx，AlOx，HfOx，NbOx，TiOx，SiNy，SiOxNy，SiOxCzNy)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，Si、Al、Hf、Nb、Ti)的每一个原子的平均比的材料。由于化学式表示相对原子比与不严格的化学结构，因此绝缘材料可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文所用，术语“非化学计量化合物”意指并包含具有某一元素组成的化合物，所述元素组成无法由定义明确的自然数的比表示并且违反定比定律和倍比定律。
如本文中所使用，“绝缘结构”意指且包含由绝缘材料形成且包含缘材料的结构。
如本文中所使用，术语“高k介电材料”是指并包含具有大于例如二氧化硅(SiO2)的氧化硅(SiOx)的介电常数的介电常数的介电氧化物材料。高k介电材料可包含高k氧化物材料、高k金属氧化物材料或其组合。仅借助于实例，高k介电材料可为氧化铝、氧化钆、氧化铪、氧化铌、氧化钽、氧化钛、氧化锆、硅酸铪、其组合，或列出的具有氧化硅的高k介电材料中的一或多种的组合。
如本文中所使用，术语“可选择性地蚀刻”意指且包含材料相对于暴露于给定蚀刻化学物质和/或处理条件的另一材料展现响应于暴露于相同蚀刻化学物质和/或处理条件的较大蚀刻速率。举例来说，所述材料可展现比另一种材料的蚀刻速率大至少约五倍的蚀刻速率，例如比另一种材料的蚀刻速率大约十倍、约二十倍或约四十倍的蚀刻速率。所属领域的一般技术人员可选择用于选择性地蚀刻所要材料的蚀刻化学物质和蚀刻条件。
如本文中所使用，术语“牺牲”在关于材料或结构使用时是指并包含在制造过程期间形成但在制造过程完成之前移除(例如，大体移除)的材料、结构或材料或结构的一部分。
如本文所使用，词组“耦合到”是指以操作方式彼此连接，例如通过直接电阻连接或通过间接连接(例如，经由另一结构)电连接的结构。
图1A到图1K说明根据本公开的实施例的形成电子装置(例如，存储器装置，如3DNAND快闪存储器装置)的方法，其中图1H是图1G的放大部分且图1I是图1G的一部分的简化的部分俯视图。参考图1A，电子装置100可形成为包含堆叠结构101，所述堆叠结构包含布置成层面102的绝缘结构104和额外绝缘结构106的竖直(例如，沿Z方向)交替序列。每一个层面102可包含与额外绝缘结构106中的至少一个竖直紧邻的绝缘结构104中的至少一个。
堆叠结构101的层面102的数目(例如，数量)在约32个层面102到约256个层面102的范围内。在一些实施例中，堆叠结构101包含约128个层面102。然而，本公开不限于此，且堆叠结构101可包含不同数目的层面102。堆叠结构101可包括竖直上覆于源极结构108的至少一个(例如，一个、两个、超过两个)叠组结构。举例来说，堆叠结构101可包括3D存储器装置(例如，3D NAND快闪存储器装置)的单叠组结构或双叠组结构。
绝缘结构104可由例如至少一种介电材料形成并且包含至少一种介电材料，例如至少一种介电氧化物材料(例如，SiOx、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、AlOx、HfOx、NbOx、TiOx、ZrOx、TaOx和MgOx中的一或多个)。在一些实施例中，绝缘结构104由SiO2形成并且包含SiO2。
额外绝缘结构106可由不同于绝缘结构104且相对于绝缘结构104展现蚀刻选择性的绝缘材料形成并且包含所述绝缘材料。额外绝缘结构106可由至少一种介电氮化物材料(例如，SiNy)或至少一种氮氧化物材料(例如，SiOxNy)形成并且包含所述至少一种介电氮化物材料或所述至少一种氮氧化物材料。在一些实施例中，额外绝缘结构106包括Si3N4。
堆叠结构101可形成于源极结构108(例如，源极板)上或上方。源极结构108可由导电材料形成并且包含导电材料，例如掺杂有至少一种P型掺杂剂(例如，硼、铝和镓中的一或多种)或至少一种N型掺杂剂(例如，砷、磷、锑)的半导体材料(例如，多晶硅)。
继续参考图1A，材料的支柱110可形成为竖直延伸(例如，沿Z方向)穿过堆叠结构101。支柱110的材料可用于在电子装置的后续处理之后形成存储器装置的存储器单元。支柱110可各自包括绝缘材料112、与绝缘材料112水平相邻的沟道材料114、与沟道材料114水平相邻的隧道介电材料(也称为“隧穿介电材料”)116、与隧道介电材料116水平相邻的存储器材料118以及与存储器材料118水平相邻的介电阻挡材料(也称为“电荷阻挡材料”)120。介电阻挡材料120可与堆叠结构101的一个层面102的额外绝缘结构106中的一个层级水平相邻。沟道材料114可水平地插入于绝缘材料112和隧道介电材料116之间，隧道介电材料116可水平地插入于沟道材料114和存储器材料118之间，存储器材料118可水平地插入于隧道介电材料116和介电阻挡材料120之间，且介电阻挡材料120可水平地插入于存储器材料118和额外绝缘结构106的层级之间。
绝缘材料112可由至少一种绝缘材料形成并且包含至少一种绝缘材料。在一些实施例中，绝缘材料112由介电氧化物材料形成并且包含介电氧化物材料，例如SiO2。在额外实施例中，绝缘材料112包括气隙。
沟道材料114可由至少一种半导体材料(至少一种元素半导体材料，如多晶硅；至少一种III-V合成半导体材料、至少一种II-VI合成半导体材料、至少一种有机半导体材料、GaAs、InP、GaP、GaN、其它半导体材料)和至少一种氧化物半导体材料中的一或多种形成并且包含所述一或多种。沟道材料114可包含非晶硅或多晶硅。沟道材料114可包含掺杂半导体材料。
隧道介电材料116可由介电材料形成且包含介电材料，通过所述介电材料可在合适的电偏压条件下执行电荷隧穿，例如通过热载流子注入或通过福勒-诺得海姆(Fowler-Nordheim)隧穿诱导电荷转移。借助于非限制性实例，隧道介电材料116可由介电氧化物材料、介电氮化物材料和介电氮氧化物材料中的一或多种形成并且包含所述一或多种。在一些实施例中，隧道介电材料116包括SiO2。在其它实施例中，隧道介电材料116包括SiOxNy。
存储器材料118可包括电荷捕获材料或导电材料。借助于非限制性实例，存储器材料118可由以下中的一或多个形成并且包含所述一或多个：氮化硅、氮氧化硅、多晶硅(掺杂多晶硅)、导电材料(例如，钨、钼、钽、钛、铂、钌及其合金，或金属硅化物，如硅化钨、硅化钼、硅化钽、硅化钛、硅化镍、硅化钴或其组合)，以及半导电材料(例如，多晶半导电材料、非结晶半导体材料)。在一些实施例中，存储器材料118包括Si3N4。
介电阻挡材料120可由介电材料形成并且包含介电材料，例如介电氧化物(例如，SiOx)、介电氮化物(例如，SiNy)和介电氮氧化物(例如，SiOxNy)中的一或多种，或另一介电材料。在一些实施例中，介电阻挡材料120包括SiOxNy。
隧道介电材料116、存储器材料118和介电阻挡材料120一起可包括配置成捕获电荷的结构，例如氧化物-氮化物-氧化物(ONO)结构。在一些此类实施例中，隧道介电材料116包括SiO2，存储器材料118包括Si3N4，且介电阻挡材料120包括SiO2。
参考图1B，狭槽122也可称为“狭缝”或“替换栅极狭槽”，其可穿过堆叠结构101形成。在一些实施例中，狭槽122可形成为竖直延伸完全穿过堆叠结构101并暴露源极结构108的部分。狭槽122可通过例如将电子装置结构100暴露于一或多种蚀刻剂以移除堆叠结构101的绝缘结构104和额外绝缘结构106的部分来形成。狭槽122可将电子装置结构100划分成单独的块，例如第一块124和第二块126。如图1B中所示，第一块124和第二块126可各自包含多个(例如，许多个、超过一个)支柱110。
参考图1C，在形成狭槽122之后，可通过所谓的“替换栅极”或“栅极持续”过程借助狭槽122至少部分地(例如，大体上)移除堆叠结构101的额外绝缘结构106(图1B)。借助于非限制性实例，可通过将额外绝缘结构106暴露于包括磷酸、硫酸、盐酸、硝酸或另一蚀刻化学材料中的一或多种的至少一种湿式蚀刻剂来至少部分地移除额外绝缘结构106。可通过将额外绝缘结构106暴露于包括磷酸的所谓的“湿式氮化物条”来至少部分地移除额外绝缘结构106。
介电阻隔材料130(例如，高k介电材料)可任选地形成为与介电阻挡材料120相邻(例如，紧邻)并且与单元开口128内的绝缘结构104相邻(例如，紧邻)，如图1C中所说明。介电阻隔材料130可通过常规技术保形地形成。介电阻隔材料130包括氧化铝。替代地，介电阻隔材料130由掺杂铪的二氧化硅形成，其中调整铪与硅的比率以达成介电阻隔材料130的所要蚀刻选择性。介电阻隔材料130可被选择为展现相对于层面102的绝缘结构104的绝缘材料的高蚀刻选择性。
导电衬里材料132可形成为与单元开口128内的介电阻隔材料130(如果存在)相邻(例如，紧邻)。导电衬里材料132可由晶种材料形成并且包含晶种材料，导电层面的随后形成的导电材料可由所述晶种材料形成，如下文更详细描述。导电衬里材料132可由例如以下各项形成并且包含例如以下各项：金属(例如，钛、钽)、金属氮化物(例如，氮化钨、氮化钛、氮化钽)，或另一导电材料。在一些实施例中，导电衬里材料132包括氮化钛。在其它实施例中，介电阻隔材料130与随后形成的导电结构(参见图1C)和绝缘结构104直接接触，且电子装置100在介电阻隔材料130和导电结构之间基本上(例如，完全)不含导电衬里材料132。换句话说，层面102中的每一个可在绝缘结构104和导电结构之间没有导电衬里材料132。在额外实施例中，单元开口128不存在介电阻隔材料130，且导电衬里材料132与绝缘结构104和导电结构相邻(例如，紧邻)。为方便起见，在图式的后续视图中不存在介电阻隔材料130，不过应理解，电子装置100可包含介电阻隔材料130和导电衬里材料132中的一个或两个。
如图1C中所示，单元开口128的末端区128a可位于靠近狭槽122处，且单元开口128的中心区128b可位于狭槽122远侧(例如，处于水平相邻的支柱110之间)。因此，介电阻隔材料130和导电衬里材料132中的一或多个的部分可位于支柱110和狭槽122之间，且介电阻隔材料130和导电衬里材料132的额外部分可位于水平相邻的支柱110之间。
参考图1D，在移除额外绝缘结构106(图1B)之后并且在单元开口128内形成介电阻隔材料130(图1C)和导电衬里材料132中的一或多个之后，第一导电材料134可形成于竖直相邻绝缘结构104之间对应于额外绝缘结构106的先前方位的方位处。第一导电材料134可由任何导电材料形成并且包含任何导电材料，包含但不限于n掺杂多晶硅、p掺杂多晶硅、未经掺杂多晶硅或金属。在一些实施例中，第一导电材料134是n掺杂多晶硅。在其它实施例中，第一导电材料134是钨。在额外实施例中，第一导电材料134由钛、钌、铝和钼中的一或多种形成并且包含钛、钌、铝和钼中的一或多种。
第一导电材料134可形成为与单元开口128内和狭槽122的部分内的介电阻隔材料130和导电衬里材料132中的一或多种相邻(例如，竖直相邻、水平相邻)。第一导电材料134可使用一或多种保形沉积技术或生长技术(例如常规ALD过程、常规保形CVD过程和常规原位生长过程中的一或多个)形成。由于第一导电材料134保形地形成，因此堆叠结构101内的单元开口128的一部分可保持基本上不含第一导电材料134。因此，第一导电材料134形成于单元开口128中且不完全填充堆叠结构101的单元开口128。第一导电材料134可形成为与导电衬里材料132的暴露表面(例如，上表面、下表面、侧表面)(如果存在)相邻(例如，紧邻)。替代地，第一导电材料134可形成为与绝缘结构104的暴露表面相邻(例如，紧邻)。
可例如通过蚀刻选择性地移除第一导电材料134的靠近狭槽122的部分以使第一导电材料134从界定单元开口128内的狭槽122的表面凹入并且形成凹入部分135。换句话说，第一导电材料134的位于单元开口128内的中心的部分凹入以形成凹入部分135，且第一导电材料134的额外部分存在于单元开口128的周长内(例如，与导电衬里材料132相邻)。由于单元开口128的末端区128a位于靠近狭槽122处，因此第一导电材料134的凹入部分135的末端区135a位于靠近狭槽122对应于末端区128a的方位处。另外，由于单元开口128的中心区128b位于狭槽122远侧并且处于水平相邻的支柱110之间，因此凹入部分135的中心区135b位于狭槽122远侧并且处于水平相邻的支柱110之间对应于中心区128b的方位处。因此，单元开口128的末端区128a在靠近狭槽122的方位中由三个侧面上的第一导电材料134界定，且单元开口128的中心区128b在狭槽122远侧的方位中并且在水平相邻的支柱110之间由四个侧面上的第一导电材料134界定，如图1D中所示。换句话说，单元开口128的末端区128a通过支柱110横向定界于一个侧面上并且在相对侧边界暴露于狭槽122，而单元开口128的中心区128b通过支柱110横向定界于两侧。
参考图1E，填充材料136可形成为与单元开口128的剩余部分(例如，中心部分)内(图1D)和狭槽122的部分内的第一导电材料134的暴露表面相邻(例如，紧邻)。填充材料136可基本上完全填充单元开口128的包含第一导电材料134的凹入部分135(图1D)的剩余部分，以便基本上完全在第一导电材料134的暴露表面(例如，上表面、下表面、侧表面)之间延伸。举例来说，填充材料136可为非导电材料、半导体材料，或组成不同于第一导电材料134的导电材料。因此，填充材料136的末端部分136a在靠近狭槽122的方位中在三个侧面上被第一导电材料134大体环绕，且填充材料136的中心部分136b在狭槽122远侧的方位中并且在水平相邻的支柱110之间在四个侧面上基本被第一导电材料134环绕，如图1E中所示。填充材料136的靠近狭槽122(例如，末端部分136a)的部分是牺牲性的并且随后被移除，如参考图1F更详细描述。填充材料136可具有不同于第一导电材料134的材料组成的材料组成并且可相对于第一导电材料134选择性地可蚀刻。
填充材料136可使用一或多个保形沉积过程(例如常规保形CVD过程或常规ALD过程中的一或多个)形成。通过保形地形成填充材料136，可在堆叠结构101的导电材料的形成期间显著减少层面102中的空隙(例如，减到最少)。替代地，填充材料136可使用一或多个常规非保形沉积过程(例如常规PVD过程(例如，常规射频PVD(RFPVD)过程)或常规非保形CVD过程中的一或多个)形成。在一些情况下，填充材料136可由例如在非反应性环境中使用非反应性PVD过程形成的非反应性导电材料形成并且包含所述非反应性导电材料。
填充材料136可由非导电材料(例如，介电材料)形成并且包含非导电材料(例如，介电材料)，例如氧化物(例如，二氧化硅(SiO2))、氮化物(例如，氮化硅(SiN))或氮氧化物。填充材料136可包含高质量氧化硅材料，例如ALD SiOx。举例来说，填充材料136可为高度一致的并且高度保形的氧化硅材料(例如，高度一致的并且高度保形的二氧化硅材料)，使得在单元开口128中基本上不存在空隙。特定来说，填充材料136可被配制成在不形成空隙的情况下形成于高长宽比(HAR)开口中，例如那些具有至少约20:1、至少约50:1、至少约100:1或至少约1000:1的HAR的开口。填充材料136可替代地由以下各项中的一或多种形成并且包含以下各项中的一或多种：碳氧化硅(SiOxCy)、氮氧化硅(SiOxNy)、氢化碳氧化硅(SiCxOyHz)和碳氮氧化硅(SiOxCyNz)。填充材料136可包含具有低于氮化硅(Si3N4)材料的、氧化硅(SiOx、SiO2)材料的或包含硅原子、碳原子、氧原子和氢原子的经碳掺杂的氧化硅材料的介电常数(k)的介电常数的低k介电材料，例如介电氮化物材料或介电氧化物材料。
填充材料136可替代地由导电(例如，金属)材料形成并且包含导电(例如，金属)材料。举例来说，填充材料136可由含金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)形成并且包含所述含金属材料。在一些实施例中，填充材料136包含氮化钛。填充材料136可包括基本上不含(例如，基本上无)钨的导电材料。填充材料136也可基本上不含(例如，基本上无)例如来自在形成钨中使用的含卤素前驱物(例如，含氟前驱物)的卤素或含卤素化合物。举例来说，可通过由不含卤素的前驱物形成导电结构，使填充材料136无含卤素化合物。填充材料136可替代地由包含最低量的含卤素前驱物的所谓的“低卤化物”材料形成。在又其它实施例中，填充材料136可由半导体材料形成并且包含半导体材料，例如硅锗、锗和多晶体硅(也被称作“多晶硅”)中的一或多种。举例来说，填充材料136可为n掺杂多晶硅、p掺杂多晶硅或未经掺杂多晶硅。填充材料136也可用作阻隔材料，所述阻隔材料包含不同于第一导电材料134的材料组成的材料组成并且展现相对于第一导电材料134的蚀刻选择性。因此，填充材料136的化学组成可不同于第一导电材料134，进而在填充材料136和第一导电材料134之间提供蚀刻选择性。
填充材料136可由经定制以减少可在堆叠结构101的导电结构形成(参见图1G)期间在层面102中发生的空隙(例如，减至最少)的材料组成形成并且包含所述材料组成。因此，可选择填充材料136的材料组成以改进形成(例如，沉积、生长)这类材料时的性质。填充材料136可包含与第一导电材料134兼容(例如，不反应)的材料。填充材料136也可被配制成减少反应性物种从周围导电材料(例如，第一导电材料134)的迁移(例如，扩散)。填充材料136可包含单一材料或替代地，包含在其间具有相异边界的多种(例如，两种或更多种)材料。举例来说，填充材料136的形成可包含形成与第一导电材料134相邻(例如，直接处于第一导电材料134上)的具有第一材料组成的第一部分(例如，衬里)，随后形成与第一部分相邻(例如，直接处于所述第一部分上)的具有第二材料组成的第二部分。
参考图1F，可例如通过蚀刻选择性地移除填充材料136的部分以使填充材料136从界定狭槽122的表面凹入。举例来说，可从单元开口128的末端区128a内移除填充材料136，所述末端区128a包含第一导电材料134的凹入部分135的末端区135a。可通过使填充材料136通过狭槽122暴露于一或多个湿式蚀刻剂来选择性地移除填充材料136的部分。举例来说，可从单元开口128的末端区128a大体移除填充材料136的位于靠近狭槽122处的末端部分136a(图1E)且不显著地移除第一导电材料134的部分。另外，填充材料136的中心部分136b可保留于单元开口128的中心区128b内在狭槽122远侧的方位中并且处于水平相邻的支柱110之间。换句话说，单元开口128的末端区128a可基本上不含(例如，基本上不存在、基本上无)填充材料136，而单元开口128的中心区128b可包含填充材料136的剩余部分(例如，中心部分136b)。因此，填充材料136的中心部分136b可在狭槽122远侧的方位中并且在水平相邻的支柱110之间被第一导电材料134大体环绕，如图1F中所示。
参考图1G，第二导电材料138可在单元开口128(图1F)的末端区128a(图1F)内靠近狭槽122处并且在狭槽122的部分内形成为与第一导电材料134的暴露表面相邻(例如，紧邻)。第二导电材料138可基本上完全填充单元开口128的末端区128a的剩余部分(包含第一导电材料134的凹入部分135(图1F)的末端区135a(图1F))，以便基本上完全在第一导电材料134的暴露的上表面和下表面之间延伸。换句话说，第二导电材料138可形成为填充在移除填充材料136的末端部分136a(图1E)的牺牲性部分之后空出的单元开口128的末端区128a的剩余部分。
第二导电材料138可由任何导电材料形成并且包含任何导电材料，包含但不限于n掺杂多晶硅、p掺杂多晶硅、未经掺杂多晶硅或金属。在一些实施例中，第二导电材料138是n掺杂多晶硅。在其它实施例中，第二导电材料138是钨。在额外实施例中，第二导电材料138由钛、钌、铝和钼中的一或多种形成并且包含钛、钌、铝和钼中的一或多种。第一导电材料134和第二导电材料138可包含大体相同的材料组成且在其间没有可易于辨别的物理界面。替代地，第一导电材料134和第二导电材料138可包含彼此不同的材料组成。另外，第二导电材料138的材料组成可不同于水平相邻的支柱110之间存在的填充材料136的材料组成。
第二导电材料138可使用一或多个常规非保形沉积过程(例如常规PVD过程(例如，常规射频PVD(RFPVD)过程)或常规非保形CVD过程)中的一或多个))形成。另外，第二导电材料138的材料组成可被配制成展现相对于第一导电材料134和填充材料136中的一或多种的材料组成的较少保形性。
如图1G中所示，第二导电材料138的形成引起在竖直相邻绝缘结构104之间对应于额外绝缘结构106的先前方位的方位处(图1B)形成导电结构140。继而，导电结构140的形成引起绝缘结构104和导电结构140的层面142以及竖直延伸穿过堆叠结构101的存储器单元146的串144的形成。
层面142的个别导电结构140的位于狭槽122远侧并且处于水平相邻的支柱110之间的部分包含导电结构140的中心部分141(例如，竖直中心部分)内的填充材料136。填充材料136可沿着导电结构140的水平中心线基本居中。换句话说，填充材料136的水平中心线可与导电结构140的水平中心线大体对齐，其中第一导电材料134的位于填充材料136上方的部分与位于填充材料136下方的部分大体相等。然而，本公开不限于此，且可涵盖额外配置。举例来说，填充材料136的水平中心线可定位于导电结构140的水平中心线上方或替代地定位于导电结构140的水平中心线下方，使得第一导电材料134的相对部分在导电结构140的中心部分141内的填充材料136上方和下方包含不相等厚度(例如，高度)。
处于水平相邻的支柱110之间的填充材料136可被第一导电材料134大体环绕。举例来说，填充材料136可沿一或多个水平方向(例如，X方向、Y方向)并且沿垂直方向(例如，Z方向)与第一导电材料134相邻(例如，紧邻)。导电结构140的第一导电材料134竖直介入于填充材料136和绝缘结构104之间。另外，第二导电材料138可在个别导电结构140的位于靠近狭槽122处的部分内与第一导电材料134相邻(例如，紧邻)。因此，填充材料136与第二导电材料138横向相邻并且通过第一导电材料134和支柱110的部分与第二导电材料138隔开。换句话说，填充材料136与第二导电材料138位于同一竖向层级处，原因是第二导电材料138位于个别导电结构140的先前被填充材料136的末端部分136a(图1E)的牺牲性部分占据的方位内。
在形成第一导电材料134和填充材料136之后形成第二导电材料138引起导电结构140由经定制以减少可在堆叠结构101内形成导电结构140期间在层面142中发生的空隙(例如，减至最少)的一或多种导电材料形成并且包含所述一或多种导电材料。与由使用单一过程动作(例如，单一导电材料的的单一沉积动作)形成的常规导电结构相比，通过使用两种或更多种(例如，三种)单独的过程动作形成导电结构140，包含填充材料136的导电结构140可使得层面142中的空隙减少。
在额外实施例中，例如在其中填充材料136由不同于第一导电材料134的导电材料形成并且包含不同于第一导电材料134的导电材料的实施例中，填充材料136的末端部分136a(图1E)可存在于堆叠结构101内且在其中不形成第二导电材料138。换句话说，填充材料136的末端部分136a与第一导电材料134组合可完成导电结构140的形成。与通过使用单一过程动作(例如，单一导电材料的单一沉积动作)形成的常规导电结构相比，通过使用两个单独的过程动作形成导电结构140，包含填充材料136的导电结构140也可引起层面142中的空隙减少。
继续参考图1G，导电结构140可用作存储器单元146的串144的字线(例如，本地字线)。另外，一或多个(例如，一个到五个)竖直下部层面142(例如，竖直最低层面142)的导电结构140可用作选择栅极结构(例如，选择栅极源极(SGS)结构)。此外，一或多个(例如，一个到五个)竖直上部层面142(例如，竖直最高层面142)的导电结构140可用作选择栅极结构(例如，选择栅极漏极(SGD)结构)。
导电结构140和支柱110的相交点可形成存储器单元146的串144的个别存储器单元146。根据本公开的实施例，图1H说明图1G的方框H的放大部分并且说明存储器单元146。参考图1H，存储器单元146可各自包含沟道材料114、与沟道材料114水平相邻的隧道介电材料116、与隧道介电材料116水平相邻的存储器材料118、介电阻挡材料120以及与介电阻挡材料120水平相邻的包含第一导电材料134和填充材料136的导电结构140。在另外的实施例中，存储器单元146包括所谓的“浮动栅极”存储器单元，其包含浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平介于支柱110的中心结构与堆叠结构101的层面142的导电结构140之间。
图1I说明沿导电结构140中的一个的水平中心线截取的图1G的电子装置100的简化的部分俯视图。为了清楚起见，在图1I的俯视图中省略某些材料和结构(例如，介电阻隔材料130、导电衬里材料132)。支柱110可包含大体圆形(例如，大体环形)的水平横截面区域。替代地，支柱110的水平横截面形状可具有另一形状(例如，非弯曲、非圆形、非环形)。如图1I的俯视图中最佳展示，介电阻挡材料120与堆叠结构101的第一导电材料134和绝缘结构104水平相邻(图1G)，存储器材料118与介电阻挡材料120水平相邻，且隧道介电材料116与存储器材料118水平相邻。沟道材料114可与隧道介电材料116水平相邻，且绝缘材料112可与沟道材料114水平相邻并且被沟道材料114大体环绕。
参考图1G并结合图1I，第一导电材料134可大体环绕(例如，大体连续地环绕)个别支柱110的介电阻挡材料120且填充材料136可与第一导电材料134直接物理接触并且大体环绕(例如，大体连续地环绕)第一导电材料134，如图1I中所示。因此，填充材料136可沿至少一个水平方向(例如，X方向、Y方向)大体环绕支柱110中的至少一些。举例来说，处于第一块124和第二块126的中心部分内并且在狭槽122远侧的支柱110可被填充材料136大体环绕，而最邻近(例如，最靠近)狭槽122的支柱110被填充材料136部分环绕。在额外实施例中，例如在其中填充材料136包含不同于第一导电材料134的导电材料的实施例中，可不从堆叠结构101移除填充材料136的末端部分136a，且靠近狭槽122的支柱110也可被填充材料136大体环绕。
参考图1J，在形成介导电结构140之后，导电结构140、导电衬里材料132和介电阻隔材料130(如果存在)的一部分可任选地从界定狭槽122的表面移除以形成导电结构140的凹入部分148，并将相邻的导电结构140彼此电隔离。换句话说，导电结构140的导电材料(例如，第一导电材料134和第二导电材料138)、导电衬里材料132和介电阻隔材料130的部分的移除可将导电结构140彼此物理地电隔离。
可通过狭槽122将导电衬里材料132和导电结构140的导电材料暴露于一或多种湿式蚀刻剂来移除导电衬里材料132和导电结构140的导电材料。湿式蚀刻剂可包含磷酸、乙酸、硝酸、盐酸、王水或过氧化氢中的一或多种。然而，本公开不限于此，且导电衬里材料132和导电结构140的导电材料可以利用其它蚀刻剂和/或材料移除过程(例如，气相移除工艺、原子层移除工艺)移除。导电衬里材料132可替代地通过暴露于一或多种干式蚀刻剂(例如，一或多种含氯干式蚀刻剂)而移除。借助于非限制性实例，所述一或多种干式蚀刻剂可包含氯气、三氯化硼(BCL3)、氧气和氩气中的一或多种。在一些实施例中，导电衬里材料132通过暴露于包括氯气和三氯化硼的干式蚀刻剂而移除。
可在狭槽122形成期间或在导电结构140和导电衬里材料132的后续材料移除动作期间移除绝缘结构104的最外部部分。绝缘结构104的剩余量从绝缘结构104的外侧壁152的相对点可具有宽度W1。导电结构140和导电衬里材料132可相对于绝缘结构104横向凹入，使得与绝缘结构104的外侧壁152靠近支柱110的程度相比，导电结构140的外侧壁150更靠近支柱110中的相应支柱110。换句话说，绝缘结构104的宽度W1大于导电结构140的宽度W2，如图1J中所示。导电衬里材料132(如果存在)因此可沿着相邻绝缘结构104的宽度W1的仅一部分延伸。
个别绝缘结构104的高度H1可与个别导电结构140的高度H2大体相同。替代地，绝缘结构104的高度H1可大于导电结构140的高度H2。借助于非限制性实例，绝缘结构104的高度H1和导电结构140的高度H2中的每一个可在从约10纳米(nm)到约50nm，例如从约10nm到约20nm、从约20nm到约30nm、从约30nm到约40nm或从约40nm到约50nm的范围内。如果存在，那么导电衬里材料132可具有在从约0.5nm到约5nm的范围内的厚度(例如，高度)，且介电阻隔材料130(如果存在)可具有与导电衬里材料132的厚度类似的厚度。
导电结构140的高度H2可由最外部材料(例如，导电衬里材料132(如果存在))的与竖直相邻的绝缘结构104的表面紧邻的上表面和下表面界定。因此，导电结构140的高度H2包含第一导电材料134的以及填充材料136、第二导电材料138、介电阻隔材料130和导电衬里材料132中的一或多个的组合厚度(例如，高度)。可至少部分地基于包含在其中的材料的个别厚度(例如，高度)，例如第一导电材料134和填充材料136的相应厚度来修裁导电结构140的高度H2。第一导电材料134的厚度Th1可大于填充材料136的厚度Th2和第二导电材料138的厚度Th3中的每一个。举例来说，填充材料136的厚度Th2可与第二导电材料138的厚度Th3大体相同，其中的每一个小于第一导电材料134的厚度Th1，如图1J中所示。换句话说，填充材料136的厚度Th2和第二导电材料138的厚度Th3中的每一个涵盖在第一导电材料134的厚度Th1内。
借助于非限制性实例，第一导电材料134的厚度Th1可在从约10nm到约50nm，例如从约10nm到约20nm、从约20nm到约30nm、从约30nm到约40nm或从约40nm到约50nm的范围内，且填充材料136的厚度Th2和第二导电材料138的厚度Th3中的每一个可个别地在从约2nm到约20nm，例如从约2nm到约5nm、从约5nm到约10nm、从约10nm到约15nm或从约15nm到约20nm的范围内。另外，举例来说，第一导电材料134的与填充材料136竖直对齐的上部部分(例如，上半部)和下部部分(例如，下半部)中的每一个的厚度可个别地在从约2nm到约20nm，例如从约2nm到约5nm、从约5nm到约10nm、从约10nm到约15nm或从约15nm到约20nm的范围内。
第一导电材料134的厚度Th1超过填充材料136的厚度Th2和第二导电材料138的厚度Th3中的每一个的量可达从约8nm到约30nm的范围内。举例来说，填充材料136的厚度Th2可在从第一导电材料134的厚度Th1的约30％到约70％的范围内，例如约50％。因此，第一导电材料134的与填充材料136竖直对齐的上部部分和下部部分的组合厚度可大体等于填充材料136的厚度Th2。换句话说，第一导电材料134和填充材料136中的每一个可个别地表示约二分之一或替代地，小于二分之一的高度H2的导电结构140，与介电阻隔材料130和导电衬里材料132(如果存在)的厚度无关。
参考图1K，导电轨154可任选地形成为沿第一水平方向(例如，X方向)至少与导电结构140水平相邻(例如，至少处于导电结构140上)并且具有沿第二方向(例如，Y方向)延伸的细长部分。由于通过狭槽122移除导电结构140和导电衬里材料132的部分，因此图1J的层面142的导电结构140和导电衬里材料132展现的电阻可大于所要电阻。为了降低电阻，导电轨154可形成为从导电结构140的每个暴露部分和导电衬里材料132(如果存在)延伸(例如，横向延伸)。
导电轨154可由至少一种导电材料形成并且包含至少一种导电材料。在一些实施例中，导电轨154由钨形成并且包含钨。导电轨154可包含或可不包含与导电结构140的导电材料(例如，第一导电材料134、填充材料136、第二导电材料138)大体相同的材料组成。导电轨154与导电结构140相比可展现较低电阻率。如上文参考图1G所论述，导电结构140可由经定制以减少可在堆叠结构101内形成导电结构140期间在层面142中发生的空隙(例如，减至最少)的一或多种导电材料形成并且包含所述一或多种导电材料。由于结构的电阻率可至少部分地基于利用的材料的厚度(例如，高度)，因此在一些情况下，例如当导电结构140的厚度在层面142的间距减小之后减小时，导电结构140与导电轨154相比可展现较低电阻率。
可使用常规过程形成导电轨154。导电轨154可形成(例如，沉积、生长)为与在图1J的材料移除动作之后剩余的导电结构140(和导电衬里材料132(如果存在))的外侧壁150相邻(例如，在所述外侧壁150上、直接在所述外侧壁150上)。在其中存在导电衬里材料132的实施例中，导电轨154还横向延伸超过导电衬里材料132的侧壁(例如，侧端)。
在一些实施例(例如图1K的实施例)中，导电轨154形成为直到全都横向延伸到超出绝缘结构104的外侧壁152且不与外侧壁152竖直重叠为止。换句话说，导电轨154的上表面和下表面可与导电结构140和/或导电衬里材料132的上表面和下表面大体上上共平面且不与绝缘结构104的外侧壁152(图1J)相邻。在其它实施例中，导电轨154形成为直到全部横向延伸到超出绝缘结构104的外侧壁152并且与所述外侧壁152竖直重叠，同时仍提供相邻块(例如，第一块124、第二块126)之间的电隔离。因此，导电轨154展现等于或大于堆叠结构101的导电结构140的高度H2的高度H3。
在导电轨154横向延伸超过绝缘结构104的情况下，由导电轨154的外侧壁156界定的最大宽度W3大于由绝缘结构104的外侧壁152界定的最大宽度W1且因此，大于由导电结构140的外侧壁150界定的最大宽度W2。如本文中所使用，“外部”侧壁150、152、156是邻近相应块(例如，第一块124、第二块126)的侧壁的侧壁，其与邻近支柱110的侧壁相对。因此，导电轨154从相应导电结构140延伸远离支柱110，使得堆叠结构101包含层面142的导电层面，包含横向上比绝缘结构104更宽的导电轨154。导电结构140的宽度W2可大体上类似于支柱110中的最外部支柱110的外侧表面之间的宽度(例如，大体相同)。换句话说，导电结构140可在堆叠结构101的由支柱110横向定界的区内延伸且在块(例如，第一块124、第二块126)的每个横向末端上不延伸超过最外部支柱110。替代地，导电结构140的至少一部分可介入于支柱110和导电轨154之间，使得支柱110不与导电轨154直接物理接触。
借助于非限制性实例，导电层面的宽度W3超过导电结构140的宽度W2的量可达从约5nm到约100nm，例如从约5nm到约10nm、从约10nm到约20nm、从约20nm到约50nm或从约50nm到约100nm的范围。因此，每一个导电轨154可具有在从约5nm到约100nm，例如从约5nm到约10nm、从约10nm到约20nm、从约20nm到约50nm或从约50nm到约100nm的范围内的水平宽度。此外，导电层面的宽度W3超过绝缘结构104的宽度W1的量可达从约2nm到约50nm，例如从约2nm到约5nm、从约5nm到约10nm、从约10nm到约20nm或从约20nm到约50nm的范围。
通过足以将耦合到个别层面142的每个导电结构140的每个导电轨154与耦合到与个别层面142竖直相邻的另一个别层面142的每个导电结构140的每一其它导电轨154电隔离的间隔距离，个别导电轨154与相邻导电轨154(例如，导电轨154在上方和/或下方)隔开(例如，间隔开)。借助于非限制性实例，相邻对的导电轨154之间的距离可在从约2nm到约50nm，例如从约2nm到约5nm、从约5nm到约10nm、从约10nm到约20nm、从约20nm到约30nm、从约30nm到约40nm或从约40nm到约50nm的范围内。
如图1K中所示，个别导电轨154的高度H3与个别导电结构140的高度H2大体相同。换句话说，导电轨154的下表面可与导电结构140的下表面大体上共面，而导电轨154的上表面可与导电结构140的上表面大体上共面。在其它实施例中，导电轨154的高度H3相对大于导电结构140(未说明)的高度H2。如本文中所使用，个别层面142的“非轨道剩余部分”意指层面142的处于与层面142的导电结构140耦合的导电轨154的边界外部的那个部分。个别层面142的非轨道剩余部分包含导电结构140和导电衬里材料132(如果存在)。如在图1K的电子装置100中，以及在本公开的其它实施例中，个别层面142的非轨道剩余部分的上表面和下表面可在仅包含导电结构140的层面142中，由导电结构140界定，或在包含导电结构140和导电衬里材料132两者的层面142中，由导电衬里材料132界定。
借助于非限制性实例，导电轨154的高度H3可在从约10nm到约100nm，例如从约10nm到约20nm、从约20nm到约30nm、从约30nm到约40nm、从约40nm到约50nm或从约50nm到约100nm的范围内。举例来说，个别导电轨154的高度H2可比个别导电结构140的高度H1大从约1％到约250％(例如，从约10％到约250％、从约25％到约125％、从约50％到约100％)的范围内。
在形成导电轨154(如果存在)之后，狭槽122(图1J)的剩余(例如，未填充)部分可大体填充有额外填充材料160(例如，介电材料)。额外填充材料160可延伸穿过堆叠结构101并且与源极结构108的暴露上表面相邻(例如，直接在所述暴露上表面上)。另外，额外填充材料160可位于相邻块(例如，第一块124和第二块126)之间对应于狭槽122的方位处。由于导电轨154的宽度W3大于绝缘结构104的宽度W1(图1J)，因此额外填充材料160的与绝缘结构104横向相邻的横向尺寸(例如，宽度)大于额外填充材料160的与导电轨154横向相邻的横向尺寸。额外填充材料160可由至少一种绝缘材料(例如，介电材料)形成并且包含至少一种绝缘材料(例如，介电材料)。额外填充材料160可与绝缘结构104具有大体相同的材料组成。
如上文所描述，使用两个或更多个(例如，三个)单独的过程动作形成电子装置100的包含导电结构140的堆叠结构101可有助于提高电子装置100的性能。举例来说，与在个别导电结构的中心部分内不具有填充材料(例如，非导电材料、不同导电材料)的导电层面相比，在导电结构140的中心部分141内存在填充材料136会有效地减少层面142的导电层面中存在的导电材料中的空隙的存在。因此，可在不必增加层面142或块(例如，第一块124、第二块126)的水平占据面积的情况下形成导电结构。另外，与第一导电材料134相邻的填充材料136的存在可提供每个相应层面142中的导电材料的电阻率(例如，电阻水平)减小。因此，导电材料展现的电阻可小于3D NAND结构的常规导电层面的导电材料的电阻。可在哦不必增加支柱110的间距或临界尺寸(CD)的情况下达成较低电阻。因此，即使在支柱110的间距或CD继续按比例缩小到较小值时并且在层面142的导电层面的厚度(例如，沿Z方向的高度)继续减小时，仍可达成电阻率减小。
另外，可选择填充材料136的材料组成以改进在电子装置100的使用和操作期间的性质。(例如，电阻率减小)。层面142的导电材料的电阻率减小可改进存储器单元146的串144的性能。在一些情况下，填充材料136可提供对导电结构140的结构支撑并且因此提供对堆叠结构101的结构支撑。另外，填充材料136可被配制成减少反应性物种从导电结构140的导电材料的迁移(例如，扩散)。由于填充材料136可形成于导电结构140的中心部分141内，因此填充材料136可限制层面142的竖直相邻的导电结构140之间的电容(例如，寄生电容、杂散电容)并且增加短路余量且不会显著地影响电阻。因此，填充材料136可被配制成显著减小竖直相邻的导电结构140之间的电容，并且可在电子装置100的使用和操作期间减少其间的串扰。在一些情况下，电容减小继而可提供编程时间减小。
根据本文中所描述的实施例形成的电子装置可通过实现在层面142的导电层面内形成导电结构140的导电材料期间的空隙发生率降低而展现性能提高。此外，可以通过提供延伸超过绝缘结构104的边界的额外导电材料(例如，导电轨154)以提供个别层面142内的导电材料的横截面积增加来实现电阻率减小，并且因此实现导电性增加。可以通过在其中心部分141内包括填充材料136的导电结构140来实现额外的性能改进，所述配置相比于常规电子装置可展现性能改进。借助于比较，常规电子装置的制造可包含通过形成单一导电材料(例如，以单一沉积动作)的导电层面制造，并且在个别导电结构的中心部分内可不包含填充材料(例如，非导电材料、不同的导电材料)。
因此，根据本公开的一些实施例，形成电子装置的方法包括形成包括竖直交替的绝缘结构和额外绝缘结构的堆叠结构，以及形成包括竖直延伸穿过堆叠结构的沟道材料和至少一种介电材料的支柱。所述方法包括移除额外绝缘结构以形成单元开口；在单元开口的一部分内形成第一导电材料；和在单元开口内形成与第一导电材料相邻的填充材料。所述填充材料包括牺牲性部分。所述方法包括移除填充材料的牺牲性部分，以及在单元开口内在先前被填充材料的牺牲性部分占据的方位中形成第二导电材料。
此外，根据本公开的另外实施例，一种电子装置包括：堆叠结构，器包括交替的导电结构和绝缘结构的层面；和支柱，其竖直延伸穿过所述堆叠结构；和填充材料，其处于所述堆叠结构的个别导电结构的中心部分内。所述填充材料处于相邻支柱之间并且被所述个别导电结构的导电材料大体环绕。
图2说明电子装置200(例如，微电子装置、存储器装置，例如3D NAND快闪存储器装置)的包含一或多个电子装置结构201(例如，微电子装置结构)的部分的部分剖面透视图。电子装置200可大体上类似于先前参考图1A到图1K描述的电子装置100中的一个。如图2所示，电子装置200的电子装置结构201可包含界定用于将互连线206连接到导电结构205(例如，对应于导电结构140(图1G))的接触区的阶梯结构220。电子装置结构201可包含彼此串联耦合的存储器单元203(例如，对应于存储器单元146(图1G))的竖直串207(例如，串144(图1G))。竖直串207可竖直(例如，沿Z方向)正交于导电线和导电结构205(例如数据线202、源极层面204(例如，包含源极结构108(图1G))、互连线206、第一选择栅极208(例如，上部选择栅极、漏极选择栅极(SGD))、选择线209和第二选择栅极210(例如，下部选择栅极、源极选择栅极(SGS)))延伸。选择栅极208可水平地(例如，沿Y方向)划分成通过狭槽230(例如，形成于狭槽122(图1J)内的额外填充材料160(图1K))彼此水平(例如，沿Y方向)隔开的多个块232(例如，块124、126(图1G))。
竖直导电触点211可将组件彼此电耦合，如所展示。举例来说，选择线209可电耦合到第一选择栅极208，且互连线206可电耦合到导电结构205。电子装置200还可包含定位于存储器阵列下方的控制单元212，所述控制单元212可包含串驱动器电路系统、传送门、用于选择栅极的电路系统、用于选择导电线(例如，数据线202、互连线206)的电路系统、用于放大信号的电路系统和用于感测信号的电路系统中的至少一个。举例来说，控制单元212可电耦合到数据线202、源极层面204、互连线206、第一选择栅极208和第二选择栅极210。在一些实施例中，控制单元212包含互补金属氧化物半导体(CMOS)电路。在这类实施例中，控制单元212的特征可为具有“阵列下CMOS”(“CuA”)配置。
第一选择栅极208可沿第一方向(例如，X方向)水平地延伸，并且可在竖直串207的第一末端(例如，上端)耦合到存储器单元203的竖直串207的相应第一群组。第二选择栅极210可以基本上平坦的配置形成，并且可在存储器单元203的竖直串207的第二相对端(例如，下端)耦合到竖直串207。
数据线202(例如，数字线、位线)可在与第一选择栅极208延伸的第一方向成角度(例如，垂直)的第二方向上(例如，在Y方向上)水平延伸。个别数据线202可在个别群组的竖直串207的第一末端(例如，上端)耦合到沿第二方向(例如，Y方向)延伸的竖直串207的个别群组。沿第一方向(例如，X方向)延伸并且耦合到个别第一选择栅极208的竖直串207的额外个别分组可与耦合到个别数据线202的竖直串207的个别分组共享其特定竖直串207。因此，可在个别第一选择栅极208和个别数据线202的相交点处选择存储器单元203的个别竖直串207。因此，第一选择栅极208可用于选择存储器单元203的竖直串207的存储器单元203。
导电结构205(例如，字线板)可在相应的水平面中延伸。导电结构205可竖直堆叠，使得每一导电结构205耦合到存储器单元203的竖直串207中的至少一些，并且存储器单元203的竖直串207竖直延伸穿过包含导电结构205的堆叠结构。导电结构205可耦合到或者可形成存储器单元203的控制栅极。
第一选择栅极208和第二选择栅极210可用于选择插入于数据线202和源极层面204之间的存储器单元203的竖直串207。因此，单一存储器单元203可通过操作(例如，通过选择)适当的耦合到特定存储器单元203的第一选择栅极208、第二选择栅极210和导电结构205而被选定并电耦合到数据线202。
阶梯结构220可配置成通过竖直导电触点211在互连线206和导电结构205之间提供电连接。换句话说，个别导电结构205可经由与相应的竖直导电触点211电连通的互连线206来选定，所述相应的竖直导电触点211与导电结构205电连通。
数据线202可通过导电接触结构234(例如，形成于支柱110(图1A)上方的接触结构)电耦合到竖直串207。
因此，根据本公开的额外实施例，一种存储器装置包括堆叠结构，其包括布置成层面的交替的导电结构和绝缘结构。每个层面个别地包括导电结构和绝缘结构。所述存储器装置包括阻隔材料，其将所述导电结构的导电材料的相对部分隔开；和存储器单元串，其竖直延伸穿过所述堆叠结构。所述存储器单元串包括竖直延伸穿过所述堆叠结构的沟道材料。所述存储器装置包括导电轨，其与所述堆叠结构的所述导电结构横向相邻。个别导电轨与相应导电结构的阻隔材料和导电材料水平对齐。
可在本公开的电子系统的实施例中使用根据本公开的实施例的电子装置，包含在个别导电结构140的中心部分141内包含填充材料136的电子装置(例如，电子装置100、200)。举例来说，图3是根据本公开的实施例的电子系统303的框图。电子系统303可包括例如计算机或计算机硬件组件、服务器或其它网络连接硬件组件、蜂窝式电话、数码相机、个人数字助理(PDA)、便携式媒体(例如，音乐)播放器、Wi-Fi或支持蜂窝功能的平板计算机(例如
Figure BDA0003496347420000241
或
Figure BDA0003496347420000242
平板计算机)、电子书、导航装置等。电子系统303包含至少一个存储器装置305。存储器装置305可包含例如本文中先前所描述的在个别导电结构140的中心部分141内包含填充材料136的电子装置(例如，先前参考图1A到图1K和图2描述的电子装置100、200)的实施例。
电子系统303可另外包含至少一个电子信号处理器装置307(通常被称为“微处理器”)。电子信号处理器装置307可任选地包含本文先前所描述的电子装置(例如，先前参考图1A到图1K和图2描述的电子装置100、200中的一或多个)的实施例。电子系统303可另外包含用于通过用户(例如鼠标或其它指标装置、键盘、触摸板、按钮或控制面板)将信息输入到电子系统303中的一或多个输入装置309。电子系统303可另外包含用于将信息(例如，视觉输出或音频输出)输出到用户的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置309和输出装置311可包括可用于将信息输入到电子系统303并且将视觉信息输出到用户的单一触摸屏装置。输入装置309和输出装置311可与存储器装置305和电子信号处理器装置307中的一或多个电连通。
参考图4，描绘基于处理器的系统400。基于处理器的系统400可包含根据本公开的实施例制造的各种电子装置(例如，包含电子装置100、200中的一或多个的电子装置)。基于处理器的系统400可以是例如计算机、寻呼机、蜂窝式电话、个人助理、控制电路或其它电子装置等多种类型中的任一个。基于处理器的系统400可包含一或多个处理器402，如微处理器，以控制基于处理器的系统400中的系统功能和请求的处理。处理器402和基于处理器的系统400的其它子组件可包含根据本公开的实施例制造的电子装置(例如，包含电子装置100、200中的一或多个的电子装置)。
基于处理器的系统400可包含与处理器402可操作连通的电源404。举例来说，如果基于处理器的系统400是便携式系统，那么电源404可包含燃料电池、能量收集装置(powerscavenging device)、永久电池、可更换电池和可再充电电池中的一或多个。举例来说，电源404还可包含AC适配器；因此，基于处理器的系统400可插入到壁式插座中。举例来说，电源404还可包含DC适配器，以使得基于处理器的系统400可插入到车辆点烟器或车辆电源端口中。
各种其它装置可取决于基于处理器的系统400执行的功能而连接到处理器402。举例来说，用户接口406可连接到处理器402。用户接口406可包含输入装置，如按钮、开关、键盘、光笔、鼠标、数字化器和触笔、触摸屏、语音识别系统、麦克风或其组合。显示器408还可耦合到处理器402。显示器408可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子显示器、OLED显示器、LED显示器、三维投影、音频显示器，或其组合。此外，RF子系统/基带处理器410还可连接到处理器402。RF子系统/基带处理器410可包含连接到RF接收器和RF发射机的天线(未示出)。通信端口412或多于一个通信端口412也可耦合到处理器402。举例来说，通信端口412可调适成耦合到一或多个外围装置414(例如，调制解调器、打印机、计算机、扫描仪或相机)或耦合到网络(例如，局域网、远端区域网络、企业内部网或因特网)。
处理器402可通过实施存储在存储器中的软件程序来控制基于处理器的系统400。举例来说，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器402以存储和有助于各种程序的执行。举例来说，处理器402可耦合到系统存储器416，所述系统存储器可包含自旋力矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器(racetrack memory)中的一或多个，和其它已知的存储器类型。系统存储器416可包含易失性存储器、非易失性存储器或其组合。系统存储器416通常较大，使得其可动态地存储加载的应用程序和数据。在一些实施例中，系统存储器416可包含半导体装置，例如上文所描述的电子装置(例如，电子装置100、200)或其组合。
处理器402还可耦合到非易失性存储器418，这并非表明系统存储器416必定为易失性的。非易失性存储器418可包含STT-MRAM、MRAM、例如EPROM、电阻只读存储器(RROM)等只读存储器(ROM)，和将与系统存储器416结合使用的快闪存储器中的一或多个。非易失性存储器418的大小通常选择为仅足够存储任何必要的操作系统、应用程序和固定数据。另外，例如，非易失性存储器418可包含例如磁盘驱动存储器的大容量存储器，例如包含电阻式存储器的混合驱动器或其它类型的非易失性固态存储器。非易失性存储器418可包含电子装置，例如上文所描述的电子装置(例如，电子装置100、200)或其组合。
因此，在至少一些实施例中，一种系统包括：处理器，其可操作地耦合到输入装置和输出装置；和电子装置，其可操作地耦合到处理器。所述电子装置包括：存储器单元串，其竖直延伸穿过堆叠结构并且包括布置成层面的绝缘结构和导电结构的竖直交替序列；和填充材料，其周向环绕所述存储器单元串中的至少一些。所述填充材料处于个别导电结构内的导电材料的相对部分之间。
相比于常规装置和常规系统，本公开的电子装置和系统有利地促进组件的改进的简单性、更大的封装密度和增强的小型化中的一或多个。相比于常规装置(例如，常规设备、常规微电子装置、常规存储器装置)和常规系统(例如，常规电子系统)，本公开的方法促进装置(例如，设备、微电子装置、存储器装置)和系统(例如，电子系统)的形成，所述装置和系统具有以下中的一或多个：改进的性能、可靠性和耐久性，更低的成本、增大的良率、增大的组件小型化、改进的图案质量和更大的封装密度。
可以如下文所阐述但不限于如下文所阐述的方式进一步表征本公开的实施例。
实施例1：一种形成电子装置方法，所述方法包括：形成包括竖直交替的绝缘结构和额外绝缘结构的堆叠结构；形成包括竖直延伸穿过所述堆叠结构的沟道材料和至少一种介电材料的支柱；移除所述额外绝缘结构以形成单元开口；在所述单元开口的一部分内形成第一导电材料；在所述单元开口内形成与所述第一导电材料相邻的填充材料，所述填充材料包括牺牲性部分；移除所述填充材料的所述牺牲性部分；和在所述单元开口内在先前被所述填充材料的所述牺牲性部分占据的方位中形成第二导电材料。
实施例2：根据实施例1所述的方法，其另外包括在移除所述额外绝缘结构之前在所述堆叠结构内形成狭槽，其中移除所述填充材料的所述牺牲性部分包括选择性地移除所述填充材料的靠近所述狭槽的所述牺牲性部分且不移除在所述狭槽远侧并且处于水平相邻的支柱之间的所述填充材料。
实施例3：根据实施例2所述的方法，其中形成所述第二导电材料包括以所述第二导电材料基本上完全填充所述单元开口的靠近所述狭槽的剩余部分且在所述水平相邻的支柱之间不形成第二导电材料。
实施例4：根据实施例1到3中任一实施例所述的方法，其中：形成所述第一导电材料包括在不完全填充所述单元开口的情况下保形地形成所述第一导电材料；且形成所述第二导电材料包括使用化学气相沉积和物理气相沉积中的一或多种非保形地形成所述第二导电材料。
实施例5：根据实施例1到4中任一实施例所述的方法，其中在所述单元开口内形成与所述第一导电材料相邻的所述填充材料包括选择所述填充材料以可相对于所述第一导电材料进行选择性地蚀刻。
实施例6：根据实施例1到5中任一实施例所述的方法，其中形成所述填充材料包括保形地形成紧邻所述第一导电材料的多晶硅材料和介电材料中的一或多种，其中所述填充材料被所述第一导电材料大体环绕。
实施例7：根据实施例1到5中任一实施例所述的方法，其中在所述单元开口的所述部分内形成所述第一导电材料并且在所述单元开口内形成所述第二导电材料包括选择所述第一导电材料和所述第二导电材料中的每一种以包括钨并且选择所述填充材料以包括不同的导电材料。
实施例8：根据实施例1到7中任一实施例所述的方法，其另外包括使所述第一导电材料和所述第二导电材料中的每一种相对于所述绝缘结构横向凹入并且形成与所述第一导电材料和所述第二导电材料横向紧邻的导电轨。
实施例9：一种电子装置，其包括：堆叠结构，其包括交替的导电结构和绝缘结构的层面；支柱，其竖直延伸穿过所述堆叠结构；和填充材料，其处于所述堆叠结构的个别导电结构的中心部分内，所述填充材料处于相邻支柱之间并且被所述个别导电结构的导电材料大体环绕。
实施例10：根据实施例9所述的电子装置，其另外包括在所述填充材料的竖向层级处于在所述堆叠结构的所述个别导电结构的中心部分内的额外导电材料，所述额外导电材料处于所述堆叠结构的包含所述支柱的区外部。
实施例11：根据实施例10所述的电子装置，其中所述个别导电结构的所述额外导电材料的化学组成不同于所述个别导电结构的所述导电材料的化学组成。
实施例12：根据实施例9到11中任一实施例所述的电子装置，其另外包括处于所述堆叠结构的所述交替的导电结构和绝缘结构之间的高k介电材料和导电衬里材料中的一或多种，其中所述个别导电结构的所述导电材料处于所述导电衬里材料和所述填充材料正中间。
实施例13：根据实施例9到12中任一实施例所述的电子装置，其中所述填充材料沿至少一个水平方向大体环绕所述支柱中的至少一些。
实施例14：根据实施例9到13中任一实施例所述的电子装置，其中所述填充材料包括不与所述个别导电结构的所述导电材料反应的材料。
实施例15：根据实施例9到14中任一实施例所述的电子装置，其中所述填充材料包括处于所述个别导电结构的竖直中心部分内的氧化物材料、氮化物材料和碳化物材料中的一或多种。
实施例16：根据实施例9到15中任一实施例所述的电子装置，其中所述个别导电结构的所述导电材料包含通过所述填充材料与彼此隔开的上部部分和下部部分，所述导电材料的所述上部部分和所述下部部分的组合厚度大体上等于所述填充材料的厚度。
实施例17：一种存储器装置，其包括：堆叠结构，其包括布置成层面的交替的导电结构和绝缘结构，每个层面个别地包括导电结构和绝缘结构；阻隔材料，其将所述导电结构的导电材料的相对部分隔开；存储器单元串，其竖直延伸穿过所述堆叠结构，所述存储器单元串包括竖直延伸穿过所述堆叠结构的沟道材料；和导电轨，其与所述堆叠结构的所述导电结构横向相邻，个别导电轨与相应导电结构的所述阻隔材料和所述导电材料水平对齐。
实施例18：根据实施例17所述的存储器装置，其中所述阻隔材料通过所述存储器单元串中的至少一个与所述导电轨横向隔开。
实施例19：根据实施例17或实施例18所述的存储器装置，其中所述导电结构的所述导电材料包括具有第一材料组成的导电材料，且所述阻隔材料包括具有不同的第二材料组成的另一导电材料。
实施例20：根据实施例17到19所述的存储器装置，其中所述导电材料包括钨，且所述阻隔材料包括钛、钌、铝和钼中的一或多种。
实施例21：根据实施例17到20所述的存储器装置，其另外包括处于所述堆叠结构的相邻子块之间的介电材料，其中所述介电材料的与所述绝缘结构横向相邻的横向尺寸大于所述介电材料的与所述导电轨横向相邻的横向尺寸。
实施例22：根据实施例21所述的存储器装置，其另外包括处于所述导电结构的中心部分内并且与所述导电结构内的所述导电材料横向相邻的额外导电材料，所述导电材料和所述额外导电材料包括大体相同的材料组成，其中所述导电材料和所述额外导电材料将所述阻隔材料与处于所述堆叠结构的所述相邻子块之间的所述介电材料横向隔开。
实施例23：一种系统，其包括：处理器，其以可操作方式耦合到输入装置和输出装置；和电子装置，其可操作地耦合到所述处理器，所述电子装置包括：存储器单元串，其竖直延伸穿过堆叠结构并且包括布置成层面的绝缘结构和导电结构的竖直交替序列；和填充材料，其周向环绕所述存储器单元串中的至少一些，所述填充材料处于个别导电结构内的导电材料的相对部分之间。
实施例24：根据实施例23所述的系统，其中所述导电结构的所述导电材料竖直介入于所述填充材料和所述绝缘结构之间。
实施例25：根据实施例23或实施例24所述的系统，其中所述导电材料包括钨、钛、钌、铝和钼中的一或多种，且所述填充材料包括多晶硅。
虽然已结合图式描述了某些说明性实施例，但所属领域的一般技术人员将认识到且理解，本公开所包含的实施例不限于在本文中明确地示出且描述的那些实施例。确切地说，可在不脱离本公开所包涵的实施例(如本文中要求所主张的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除和修改。另外，一个公开的实施例的特征可与另一公开实施例的特征组合，而仍然包涵在本公开的范围内。

Claims (25)

1.一种形成电子装置的方法，所述方法包括：
形成包括竖直交替的绝缘结构和额外绝缘结构的堆叠结构；
形成包括竖直延伸穿过所述堆叠结构的沟道材料和至少一种介电材料的支柱；
移除所述额外绝缘结构以形成单元开口；
在所述单元开口的一部分内形成第一导电材料；
在所述单元开口内形成与所述第一导电材料相邻的填充材料，所述填充材料包括牺牲性部分；
移除所述填充材料的所述牺牲性部分；和
在所述单元开口内在先前被所述填充材料的所述牺牲性部分占据的方位中形成第二导电材料。
2.根据权利要求1所述的方法，其另外包括在移除所述额外绝缘结构之前在所述堆叠结构内形成狭槽，其中移除所述填充材料的所述牺牲性部分包括选择性地移除所述填充材料的靠近所述狭槽的所述牺牲性部分且不移除在所述狭槽远侧并且处于水平相邻的支柱之间的所述填充材料。
3.根据权利要求2所述的方法，其中形成所述第二导电材料包括以所述第二导电材料基本上完全填充所述单元开口的靠近所述狭槽的剩余部分且在所述水平相邻的支柱之间不形成第二导电材料。
4.根据权利要求1到3中任一权利要求所述的方法，其中：
形成所述第一导电材料包括在不完全填充所述单元开口的情况下保形地形成所述第一导电材料；且
形成所述第二导电材料包括使用化学气相沉积和物理气相沉积中的一或多种非保形地形成所述第二导电材料。
5.根据权利要求1到3中任一权利要求所述的方法，其中在所述单元开口内形成与所述第一导电材料相邻的所述填充材料包括选择所述填充材料以可相对于所述第一导电材料进行选择性地蚀刻。
6.根据权利要求1到3中任一权利要求所述的方法，其中形成所述填充材料包括保形地形成紧邻所述第一导电材料的多晶硅材料和介电材料中的一或多种，其中所述填充材料被所述第一导电材料大体环绕。
7.根据权利要求1到3中任一权利要求所述的方法，其中在所述单元开口的所述部分内形成所述第一导电材料并且在所述单元开口内形成所述第二导电材料包括选择所述第一导电材料和所述第二导电材料中的每一种以包括钨并且选择所述填充材料以包括不同的导电材料。
8.根据权利要求1到3中任一权利要求所述的方法，其另外包括使所述第一导电材料和所述第二导电材料中的每一种相对于所述绝缘结构横向凹入并且形成与所述第一导电材料和所述第二导电材料横向紧邻的导电轨。
9.一种电子装置，其包括：
堆叠结构，其包括交替的导电结构和绝缘结构的层面；
支柱，其竖直延伸穿过所述堆叠结构；和
填充材料，其处于所述堆叠结构的个别导电结构的中心部分内，所述填充材料处于相邻支柱之间并且被所述个别导电结构的导电材料大体环绕。
10.根据权利要求9所述的电子装置，其另外包括在所述填充材料的竖向层级处于所述堆叠结构的所述个别导电结构的中心部分内的额外导电材料，所述额外导电材料处于所述堆叠结构的包含所述支柱的区外部。
11.根据权利要求10所述的电子装置，其中所述个别导电结构的所述额外导电材料的化学组成不同于所述个别导电结构的所述导电材料的化学组成。
12.根据权利要求9到11中任一权利要求所述的电子装置，其另外包括处于所述堆叠结构的所述交替的导电结构和绝缘结构之间的高k介电材料和导电衬里材料中的一或多种，其中所述个别导电结构的所述导电材料处于所述导电衬里材料和所述填充材料正中间。
13.根据权利要求9到11中任一权利要求所述的电子装置，其中所述填充材料沿至少一个水平方向大体环绕所述支柱中的至少一些。
14.根据权利要求9到11中任一权利要求所述的电子装置，其中所述填充材料包括不与所述个别导电结构的所述导电材料反应的材料。
15.根据权利要求9到11中任一权利要求所述的电子装置，其中所述填充材料包括处于所述个别导电结构的竖直中心部分内的氧化物材料、氮化物材料和碳化物材料中的一或多种。
16.根据权利要求9到11中任一权利要求所述的电子装置，其中所述个别导电结构的所述导电材料包含通过所述填充材料与彼此隔开的上部部分和下部部分，所述导电材料的所述上部部分和所述下部部分的组合厚度大体上等于所述填充材料的厚度。
17.一种存储器装置，其包括：
堆叠结构，其包括布置成层面的交替的导电结构和绝缘结构，每个层面个别地包括导电结构和绝缘结构；
阻隔材料，其将所述导电结构的导电材料的相对部分隔开；
存储器单元串，其竖直延伸穿过所述堆叠结构，所述存储器单元串包括竖直延伸穿过所述堆叠结构的沟道材料；和
导电轨，其与所述堆叠结构的所述导电结构横向相邻，个别导电轨与相应导电结构的所述阻隔材料和所述导电材料水平对齐。
18.根据权利要求17所述的存储器装置，其中所述阻隔材料通过所述存储器单元串中的至少一个与所述导电轨横向隔开。
19.根据权利要求17或权利要求18所述的存储器装置，其中所述导电结构的所述导电材料包括具有第一材料组成的导电材料，且所述阻隔材料包括具有不同的第二材料组成的另一导电材料。
20.根据权利要求17或权利要求18所述的存储器装置，其中所述导电材料包括钨，且所述阻隔材料包括钛、钌、铝和钼中的一或多种。
21.根据权利要求17或权利要求18所述的存储器装置，其另外包括处于所述堆叠结构的相邻子块之间的介电材料，其中所述介电材料的与所述绝缘结构横向相邻的横向尺寸大于所述介电材料的与所述导电轨横向相邻的横向尺寸。
22.根据权利要求21所述的存储器装置，其另外包括处于所述导电结构的中心部分内并且与所述导电结构内的所述导电材料横向相邻的额外导电材料，所述导电材料和所述额外导电材料包括大体相同的材料组成，其中所述导电材料和所述额外导电材料将所述阻隔材料与处于所述堆叠结构的所述相邻子块之间的所述介电材料横向隔开。
23.一种系统，其包括：
处理器，其以可操作方式耦合到输入装置和输出装置；和
电子装置，其可操作地耦合到所述处理器，所述电子装置包括：
存储器单元串，其竖直延伸穿过堆叠结构并且包括布置成层面的绝缘结构和导电结构的竖直交替序列；和
填充材料，其周向环绕所述存储器单元串中的至少一些，所述填充材料处于个别导电结构内的导电材料的相对部分之间。
24.根据权利要求23所述的系统，其中所述导电结构的所述导电材料竖直介入于所述填充材料和所述绝缘结构之间。
25.根据权利要求23或权利要求24所述的系统，其中所述导电材料包括钨、钛、钌、铝和钼中的一或多种，且所述填充材料包括多晶硅。
CN202210115835.6A 2021-02-09 2022-02-07 形成电子装置的方法以及相关电子装置、存储器装置和系统 Pending CN114914245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/171,622 US11744086B2 (en) 2021-02-09 2021-02-09 Methods of forming electronic devices, and related electronic devices
US17/171,622 2021-02-09

Publications (1)

Publication Number Publication Date
CN114914245A true CN114914245A (zh) 2022-08-16

Family

ID=82704106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210115835.6A Pending CN114914245A (zh) 2021-02-09 2022-02-07 形成电子装置的方法以及相关电子装置、存储器装置和系统

Country Status (2)

Country Link
US (2) US11744086B2 (zh)
CN (1) CN114914245A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8945996B2 (en) 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
KR20130070153A (ko) 2011-12-19 2013-06-27 에스케이하이닉스 주식회사 반도체 장치의 캐패시터, 레지스터, 메모리 시스템 및 이들의 제조 방법
US9129681B2 (en) 2012-04-13 2015-09-08 Sandisk Technologies Inc. Thin film transistor
KR20130141876A (ko) 2012-06-18 2013-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR101933116B1 (ko) * 2012-09-13 2018-12-27 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102442214B1 (ko) 2017-10-12 2022-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10748925B1 (en) 2019-02-05 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing channels with laterally pegged dielectric cores
US11271002B2 (en) 2019-04-12 2022-03-08 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
US11744086B2 (en) 2023-08-29
US20230380193A1 (en) 2023-11-23
US20220254834A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
US11715685B2 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US20240099007A1 (en) Memory devices and related electronic systems
US20240057337A1 (en) Microelectronic devices including pillars with partially-circular upper portions and circular lower portions, and related methods
US20220216094A1 (en) Microelectronic devices including voids neighboring conductive contacts, and related memory devices, electronic systems, and methods
KR20220047337A (ko) 인접한 데크 간 산화물 재료를 포함한 마이크로 전자 장치, 전자 시스템 및 관련 방법
US20220415917A1 (en) Microelectronic devices including conductive structures
US20230253043A1 (en) Electronic devices including support pillars in slot regions, and related memory devices, systems, and methods
US20230209831A1 (en) Microelectronic devices including cap structures, and related electronic systems and methods
US20220406719A1 (en) Microelectronic devices including stair step structures, and related memory devices, electronic systems, and methods
US20230073372A1 (en) Microelectronic devices including staircase structures, and related memory devices, electronic systems, and methods
US11688689B2 (en) Electronic devices including stair step structures, and related memory devices, systems, and methods
US11744086B2 (en) Methods of forming electronic devices, and related electronic devices
US11948992B2 (en) Electronic devices comprising a dielectric material, and related systems and methods
US20240032295A1 (en) Electronic devices including an implant structure, and related systems and methods
US20230413550A1 (en) Electronic devices including a source seal, and related methods and electronic systems
US20240074178A1 (en) Electronic devices comprising blocking regions, and related electronic systems and methods
US20240030285A1 (en) Electronic devices comprising a source implant region, and related electronic systems and methods
US20230139457A1 (en) Electronic devices including tiered stacks including conductive structures isolated by slot structures, and related systems and methods
US20230397423A1 (en) Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
US11715692B2 (en) Microelectronic devices including conductive rails, and related methods
US11594495B2 (en) Microelectronic devices including conductive levels having varying compositions, and related memory devices, electronic systems, and methods
US20230057754A1 (en) Microelectronic devices including slot structures, and related memory devices, electronic systems, and methods
CN114823496A (zh) 形成微电子装置的方法和相关微电子装置、存储器装置和电子系统
CN117177570A (zh) 形成微电子装置的方法及相关微电子装置、存储器装置和电子系统
CN115768117A (zh) 包含存储器单元的竖直串的电子装置以及相关存储器装置、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination