CN114914220A - 感测器封装结构 - Google Patents

感测器封装结构 Download PDF

Info

Publication number
CN114914220A
CN114914220A CN202110180331.8A CN202110180331A CN114914220A CN 114914220 A CN114914220 A CN 114914220A CN 202110180331 A CN202110180331 A CN 202110180331A CN 114914220 A CN114914220 A CN 114914220A
Authority
CN
China
Prior art keywords
solder
electrical connection
adhesive layer
sensing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110180331.8A
Other languages
English (en)
Inventor
李建成
彭镇滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to CN202110180331.8A priority Critical patent/CN114914220A/zh
Publication of CN114914220A publication Critical patent/CN114914220A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本申请公开一种感测器封装结构，包含一基板、设置于所述基板的一感测芯片、分别连接所述基板的多个焊接垫与所述感测芯片的多个连接垫的多个电连接组件、形成于所述感测芯片的一支撑胶层、及设置于所述支撑胶层上的一透光片。任一个所述电连接组件包含一头端焊料、一导线、及一尾端焊料。所述头端焊料设置于一个所述连接垫上，所述导线的第一端自所述头端焊料延伸，以使其第二端连接至一个所述焊接垫，所述尾端焊料固定于所述第二端及相对应所述焊接垫上。任一个所述电连接组件的所述头端焊料及其邻近的所述导线的第一折弯部皆埋置于所述支撑胶层内。据此，所述感测器封装结构不但能形成较薄厚度、还能具备有较佳的可靠度。

Description

感测器封装结构
技术领域
本申请涉及一种感测器封装结构，尤其涉及一种打线形式的感测器封装结构。
背景技术
现有感测器封装结构的打线形式包含有正打(normal bond)与反打(reversebond)，上述正打的打线形式将使得现有感测器封装结构仅能形成有较大的厚度，而上述反打的打线形式则是容易降低现有感测器封装结构的可靠度。
于是，本申请人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的感测器封装结构。
发明内容
本申请实施例在于提供一种感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的缺陷。
本申请实施例公开一种感测器封装结构，其包括：一基板，包含有一芯片固定区及位于芯片固定区外侧的多个焊接垫；一感测芯片，设置于芯片固定区上，并且感测芯片的顶面具有一感测区域及位于感测区域外侧的多个连接垫；多个电连接组件，分别电性连接于多个连接垫及多个焊接垫之间，并且任一个电连接组件包含：一头端焊料，设置于相对应的连接垫上；一导线，其第一端自头端焊料延伸，以使导线的第二端连接至相对应的焊接垫，并且导线形成有邻近于头端焊料的一第一折弯部；及一尾端焊料，固定于导线的第二端及相对应的焊接垫上；一支撑胶层，形成于感测芯片的顶面并围绕于感测区域的外侧，并且任一个电连接组件的头端焊料及导线的第一折弯部皆埋置于支撑胶层内；以及一透光片，设置于支撑胶层上，以使透光片、支撑胶层、及感测芯片的顶面共同包围形成有一封闭空间。
可选地，于任一个电连接组件中，导线在第一折弯部之位置与基板间形成有一最大距离。
可选地，任一个电连接组件的第一折弯部与感测芯片的顶面相隔有介于50微米(μm)～100微米的一距离。
可选地，于任一个电连接组件中，导线包含有一第二折弯部，并且第二折弯部位于第一折弯部与第二端之间。
可选地，于任一个电连接组件中，导线具有位于第一折弯部与第二折弯部之间的一横移段，并且横移段与感测芯片的顶面相夹有不大于15度的夹角。
可选地，感测器封装结构进一步包括形成于基板上的一封装体，并且感测芯片、任一个电连接组件的尾端焊料与位于支撑胶层之外的导线部位、支撑胶层、及部分透光片皆埋置于封装体内。
本申请实施例也公开一种感测器封装结构，其包括：一基板，包含有一芯片固定区及位于芯片固定区外侧的多个焊接垫；一感测芯片，设置于芯片固定区上，并且感测芯片的顶面具有一感测区域及位于感测区域外侧的多个连接垫；多个电连接组件，分别电性连接于多个连接垫及多个焊接垫之间，并且任一个电连接组件包含：一头端焊料，设置于相对应的连接垫上；一导线，其第一端自头端焊料延伸，以使导线的第二端连接至相对应的焊接垫；及一尾端焊料，固定于导线的第二端及相对应的焊接垫上；一支撑胶层，形成于感测芯片的顶面并围绕于感测区域的外侧，并且任一个电连接组件的头端焊料及导线的局部皆埋置于支撑胶层内；其中，埋置于支撑胶层的任一个导线的局部具有一最高点，其与基板之间形成有一最大距离；以及一透光片，设置于支撑胶层上，以使透光片、支撑胶层、及感测芯片的顶面共同包围形成有一封闭空间。
可选地，任一个电连接组件的最高点与感测芯片的顶面相隔有介于50微米(μm)～100微米的一距离。
本申请实施例另公开一种感测器封装结构，其包括：一基板，包含有一芯片固定区及位于芯片固定区外侧的多个焊接垫；一感测芯片，设置于芯片固定区上，并且感测芯片的顶面具有一感测区域及位于感测区域外侧的多个连接垫；多个电连接组件，分别电性连接于多个连接垫及多个焊接垫之间，并且任一个电连接组件包含：一头端焊料，设置于相对应的连接垫上；一导线，其第一端自头端焊料延伸，以使导线的第二端连接至相对应的焊接垫，并且导线形成有邻近于头端焊料的一第一折弯部及位于第一折弯部与第二端之间的一第二折弯部；及一尾端焊料，固定于导线的第二端及相对应的焊接垫上；一支撑胶层，形成于感测芯片的顶面并围绕于感测区域的外侧，并且任一个电连接组件的头端焊料及导线的局部皆埋置于支撑胶层内；以及一透光片，设置于支撑胶层上，以使透光片、支撑胶层、及感测芯片的顶面共同包围形成有一封闭空间。
可选地，于任一个电连接组件中，导线具有位于第一折弯部与第二折弯部之间的一横移段，并且横移段与感测芯片的顶面相夹有不大于15度的夹角。
综上所述，本申请实施例所公开的感测器封装结构，其通过任一个所述电连接组件的结构设计(如：任一个所述电连接组件的所述头端焊料及所述导线的所述第一折弯部皆埋置于所述支撑胶层内；或者，埋置于所述支撑胶层的任一个所述导线的所述局部具有与所述基板之间形成所述最大距离的最高点；又或者，任一个所述导线形成有邻近于所述头端焊料的所述第一折弯部及位于所述第一折弯部与所述第二端之间的所述第二折弯部)，据以使所述感测器封装结构不但能形成较薄厚度、还能具备有较佳的可靠度。
为能更进一步了解本申请的特征及技术内容，请参阅以下有关本申请的详细说明与附图，但是此等说明与附图仅用来说明本申请，而非对本申请的保护范围作任何的限制。
附图说明
图1为本申请实施例的感测器封装结构的俯视示意图。
图2为图1沿剖线II-II的剖视示意图。
图3为图2中的部位III的放大示意图。
图4为图2中的部位IV的放大示意图。
具体实施方式
以下是通过特定的具体实施例来说明本申请所公开有关“感测器封装结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解本申请的优点与效果。本申请可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本申请的构思下进行各种修改与变更。另外，事先声明，本申请的附图仅为简单示意说明，并非依实际尺寸的描绘。以下的实施方式将进一步详细说明本申请的相关技术内容，但所公开的内容并非用以限制本申请的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
请参阅图1至图4，其为本申请的一实施例。本实施例公开一种感测器封装结构100，其包含有一基板1、设置于所述基板1上的一感测芯片2、电性连接所述基板1与所述感测芯片2的多个电连接组件3、形成于所述感测芯片2上的一支撑胶层4、设置于所述支撑胶层4上的一透光片5、及形成于所述基板1上的一封装体6。
其中，所述感测器封装结构100于本实施例中虽是以包含有上述组件来做一说明，但所述感测器封装结构100也可以依据设计需求而加以调整变化。举例来说，在本申请未绘示的其他实施例中，所述感测器封装结构100也可以省略所述封装体6。
所述基板1于本实施例中呈矩形，但本申请不受限于此。其中，所述基板1具有位于相反侧的一第一板面11与一第二板面12，所述基板1包含有一芯片固定区111及位于所述芯片固定区111外侧的多个焊接垫112。于本实施例中，所述芯片固定区111大致位于所述第一板面11的中央处，而多个所述焊接垫112位于所述第一板面11且呈环状排列，但本申请不受限于此。
此外，所述基板1也可以于所述第二板面12设置有多个焊接球(图中未示出)，并且所述感测器封装结构100能通过多个所述焊接球而焊接固定于一电子构件(图中未示出)上，据以使所述感测器封装结构100能被安装且电性连接于所述电子构件。
所述感测芯片2于本实施例中是以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片2是设置于所述基板1的所述芯片固定区111上。再者，所述感测芯片2的一顶面21包含有一感测区域22及位于所述感测区域22外侧的多个连接垫23，并且多个所述连接垫23的位置较佳是分别对应于多个所述焊接垫112的位置。于本实施例中，多个所述连接垫23是大致呈环状排列以围绕所述感测区域22，但本申请不以此为限。
举例来说，在本申请未绘示的其他实施例中，多个所述连接垫23可以是排成两列且分布于所述感测区域22的相反两侧，多个所述焊接垫112也可以是排成两列且分布于所述芯片固定区111的相反两侧，并且多个所述连接垫23的位置分别对应于多个所述焊接垫112的位置。
多个所述电连接组件3分别电性连接于所述感测芯片2的多个所述连接垫23及所述基板1的多个所述焊接垫112之间；也就是说，一个所述电连接组件3对应地连接于一个所述连接垫23与一个所述焊接垫112之间。而由于多个所述电连接组件3于本实施例中的构造大致相同，所以为便于说明本实施例，以下仅介绍单个所述电连接组件3的构造，但本申请不以此为限。举例来说，在本申请未绘示的其他实施例中，多个所述电连接组件3的构造可以略有差异。
于本实施例中，所述电连接组件3包含一头端焊料31、一导线32、及一尾端焊料33。其中，所述头端焊料31设置于相对应的所述连接垫23上。所述导线32具有位于相反两个末端的一第一端321与一第二端322，并且所述第一端321自所述头端焊料31延伸，以使所述第二端322连接至相对应的所述焊接垫112。所述尾端焊料33固定于所述导线32的所述第二端322及相对应的所述焊接垫112上。
更详细地说，所述导线32于本实施例中形成有邻近于所述头端焊料31的一第一折弯部323、及位于所述第一折弯部323与所述第二端322之间的一第二折弯部324。其中，所述导线32在所述第一折弯部323之位置(如：所述第一折弯部323的顶点)与所述基板1(的所述第一板面11)间形成有一最大距离Dmax；也就是说，所述导线32的其他位置与所述基板1(的所述第一板面11)间的距离皆小于所述最大距离Dmax。需额外说明的是，所述感测芯片2的厚度可以依据设计需求而调整变化，但所述第一折弯部323(的顶点)与所述感测芯片2的所述顶面21较佳是相隔有介于50微米(μm)～100微米的一距离D321。
此外，所述导线32可以进一步形成有位于所述第二折弯部324与所述第二端322之间的一第三折弯部325，但本申请不以此为限。举例来说，在本申请未绘示的其他实施例中，所述导线32还可以形成有位在所述第三折弯部325与所述第二端322之间的至少一个第四折弯部。
换个角度来看，所述导线32包含有位于所述第一端321与所述第一折弯部323之间的一牵引段326、位于所述第一折弯部323与所述第二折弯部324之间的一横移段327、及位于所述第二折弯部324与所述第二端322之间的一下拉段328。其中，通过所述第一折弯部323与所述第二折弯部324而形成的所述横移段327，其与所述感测芯片2的所述顶面21相夹有不大于15度的夹角α，据以有效地缩小所述最大距离Dmax，进而降低所述导线32触碰到所述透光片5的可能性。
需额外说明的是，所述电连接组件3于本实施例中是以具备有上述构造与条件来说明，但所述电连接组件3的具体构造与条件也可以依据设计需求而加以调整变化，不受限于本实施例所载。举例来说，在本申请未绘示的其他实施例中，所述最大距离Dmax可以是介于所述导线32在所述第二折弯部324之位置与所述基板1(的所述第一板面11)间；或者，所述导线32可以不具有所述第三折弯部325；又或者，所述导线32也可以不具有所述第二折弯部324、所述第三折弯部325、与所述横移段327。
此外，所述电连接组件3的所述第二折弯部324于本实施例的图式中虽是以邻近于所述头端焊料31，但所述第二折弯部324的具体位置可依据设计需求而加以调整变化，并不受限于此。举例来说，在本申请未绘示的其他实施例中，所述导线32可以不具有所述第三折弯部325，并且所述第二折弯部324则是位于所述导线32的大致中央处，以使所述下拉段328自所述第二折弯部324朝向相对应的所述焊接垫112延伸，并有效地拉长所述横移段327的长度。
所述支撑胶层4形成于所述感测芯片2的所述顶面21并围绕于所述感测区域22的外侧，并且所述支撑胶层4于本实施例中呈环状且其外侧缘未突伸出所述感测芯片2的所述顶面21。任一个所述电连接组件3的所述头端焊料31及所述导线32的局部皆埋置于所述支撑胶层4内，并且埋置于所述支撑胶层4的任一个所述导线32的所述局部具有与所述基板1之间形成所述最大距离Dmax的一最高点。也就是说，所述最高点与所述感测芯片2的所述顶面21相隔有介于50微米～100微米的距离。
进一步地说，于本实施例的任一个所述导线32中，所述最高点位于所述第一折弯部323(如：所述第一折弯部323的顶点)，且其埋置于所述支撑胶层4内，而所述第二折弯部324则是位于所述支撑胶层4之外(也就是，埋置于所述支撑胶层4内的任一个所述导线32的所述局部包含有所述第一端321、所述牵引段326、所述第一折弯部323、及至少部分所述横移段327)，但本申请不限于此。举例来说，在本申请未绘示的其他实施例中，任一个所述导线32的所述第二折弯部324也可以埋置于所述支撑胶层4内且形成所述最高点。
据此，所述感测器封装结构100于本实施例中可以通过任一个所述电连接组件3的结构设计(如：任一个所述电连接组件3的所述头端焊料31及所述导线32的所述第一折弯部323皆埋置于所述支撑胶层4内；或者，埋置于所述支撑胶层4的任一个所述导线32的所述局部具有与所述基板1之间形成所述最大距离Dmax的最高点；又或者，任一个所述导线32形成有邻近于所述头端焊料31的所述第一折弯部323及位于所述第一折弯部323与所述第二端322之间的所述第二折弯部324)，据以使所述感测器封装结构100不但能形成较薄厚度、还能具备有较佳的可靠度。
所述透光片5于本实施例中是以呈透明状的一平板玻璃来说明，但本申请不受限于此。其中，所述透光片5、所述支撑胶层4、及所述感测芯片2的所述顶面21共同包围形成有一封闭空间S；也就是说，所述支撑胶层4是夹持于所述透光片5与所述感测芯片2的所述顶面21之间，而所述感测区域22位于所述封闭空间S内且面向所述透光片5。
所述封装体6设置于所述基板1的所述第一板面11上，并且所述感测芯片2、任一个所述电连接组件3的所述尾端焊料33与位于所述支撑胶层4之外的所述导线32部位(如：部分所述横移段327、所述第二折弯部324、所述下拉段328、所述第二端322)、所述支撑胶层4、及部分所述透光片5皆埋置于所述封装体6内。
进一步地说，所述封装体6于本实施例中是以一液态封胶(liquid compound)来说明，但本申请不受限于此。举例来说，在本申请未绘示的其他实施例中，所述封装体6的顶部能进一步形成有一模制封胶(molding compound)；或者，所述封装体6也可以是一模制封胶。
综上所述，本申请实施例所公开的感测器封装结构，其通过任一个所述电连接组件的结构设计(如：任一个所述电连接组件的所述头端焊料及所述导线的所述第一折弯部皆埋置于所述支撑胶层内；或者，埋置于所述支撑胶层的任一个所述导线的所述局部具有与所述基板之间形成所述最大距离的最高点；又或者，任一个所述导线形成有邻近于所述头端焊料的所述第一折弯部及位于所述第一折弯部与所述第二端之间的所述第二折弯部)，据以使所述感测器封装结构不但能形成较薄厚度的结构、还能具备有较佳的可靠度。
再者，本申请实施例所公开的感测器封装结构，其通过位于所述第一折弯部与所述第二折弯部的所述横移段来与所述感测芯片的所述顶面相夹有不大于15度的夹角，据以有效地缩小所述最大距离，进而降低所述导线触碰到所述透光片的可能性，进而提升所述感测器封装结构的可靠度。
以上所公开的内容仅为本申请的优选可行实施例，并非因此局限本申请的专利范围，所以凡是运用本申请说明书及图式内容所做的等效技术变化，均包含于本申请的专利范围内。

Claims (10)

1.一种感测器封装结构，其特征在于，所述感测器封装结构包括：
一基板，包含有一芯片固定区及位于所述芯片固定区外侧的多个焊接垫；
一感测芯片，设置于所述芯片固定区上，并且所述感测芯片的顶面具有一感测区域及位于所述感测区域外侧的多个连接垫；
多个电连接组件，分别电性连接于多个所述连接垫及多个所述焊接垫之间，并且任一个所述电连接组件包含：
一头端焊料，设置于相对应的所述连接垫上；
一导线，其第一端自所述头端焊料延伸，以使所述导线的第二端连接至相对应的所述焊接垫，并且所述导线形成有邻近于所述头端焊料的一第一折弯部；及
一尾端焊料，固定于所述导线的所述第二端及相对应的所述焊接垫上；
一支撑胶层，形成于所述感测芯片的所述顶面并围绕于所述感测区域的外侧，并且任一个所述电连接组件的所述头端焊料及所述导线的所述第一折弯部皆埋置于所述支撑胶层内；以及
一透光片，设置于所述支撑胶层上，以使所述透光片、所述支撑胶层、及所述感测芯片的所述顶面共同包围形成有一封闭空间。
2.依据权利要求1所述的感测器封装结构，其特征在于，于任一个所述电连接组件中，所述导线在所述第一折弯部之位置与所述基板间形成有一最大距离。
3.依据权利要求1所述的感测器封装结构，其特征在于，任一个所述电连接组件的所述第一折弯部与所述感测芯片的所述顶面相隔有介于50微米(μm)～100微米的一距离。
4.依据权利要求1所述的感测器封装结构，其特征在于，于任一个所述电连接组件中，所述导线包含有一第二折弯部，并且所述第二折弯部位于所述第一折弯部与所述第二端之间。
5.依据权利要求4所述的感测器封装结构，其特征在于，于任一个所述电连接组件中，所述导线具有位于所述第一折弯部与所述第二折弯部之间的一横移段，并且所述横移段与所述感测芯片的所述顶面相夹有不大于15度的夹角。
6.依据权利要求1所述的感测器封装结构，其特征在于，所述感测器封装结构进一步包括形成于所述基板上的一封装体，并且所述感测芯片、任一个所述电连接组件的所述尾端焊料与位于所述支撑胶层之外的所述导线部位、所述支撑胶层、及部分所述透光片皆埋置于所述封装体内。
7.一种感测器封装结构，其特征在于，所述感测器封装结构包括：
一基板，包含有一芯片固定区及位于所述芯片固定区外侧的多个焊接垫；
一感测芯片，设置于所述芯片固定区上，并且所述感测芯片的顶面具有一感测区域及位于所述感测区域外侧的多个连接垫；
多个电连接组件，分别电性连接于多个所述连接垫及多个所述焊接垫之间，并且任一个所述电连接组件包含：
一头端焊料，设置于相对应的所述连接垫上；
一导线，其第一端自所述头端焊料延伸，以使所述导线的第二端连接至相对应的所述焊接垫；及
一尾端焊料，固定于所述导线的所述第二端及相对应的所述焊接垫上；
一支撑胶层，形成于所述感测芯片的所述顶面并围绕于所述感测区域的外侧，并且任一个所述电连接组件的所述头端焊料及所述导线的局部皆埋置于所述支撑胶层内；其中，埋置于所述支撑胶层的任一个所述导线的所述局部具有一最高点，其与所述基板之间形成有一最大距离；以及
一透光片，设置于所述支撑胶层上，以使所述透光片、所述支撑胶层、及所述感测芯片的所述顶面共同包围形成有一封闭空间。
8.依据权利要求7所述的感测器封装结构，其特征在于，任一个所述电连接组件的所述最高点与所述感测芯片的所述顶面相隔有介于50微米(μm)～100微米的一距离。
9.一种感测器封装结构，其特征在于，所述感测器封装结构包括：
一基板，包含有一芯片固定区及位于所述芯片固定区外侧的多个焊接垫；
一感测芯片，设置于所述芯片固定区上，并且所述感测芯片的顶面具有一感测区域及位于所述感测区域外侧的多个连接垫；
多个电连接组件，分别电性连接于多个所述连接垫及多个所述焊接垫之间，并且任一个所述电连接组件包含：
一头端焊料，设置于相对应的所述连接垫上；
一导线，其第一端自所述头端焊料延伸，以使所述导线的第二端连接至相对应的所述焊接垫，并且所述导线形成有邻近于所述头端焊料的一第一折弯部及位于所述第一折弯部与所述第二端之间的一第二折弯部；及
一尾端焊料，固定于所述导线的所述第二端及相对应的所述焊接垫上；
一支撑胶层，形成于所述感测芯片的所述顶面并围绕于所述感测区域的外侧，并且任一个所述电连接组件的所述头端焊料及所述导线的局部皆埋置于所述支撑胶层内；以及
一透光片，设置于所述支撑胶层上，以使所述透光片、所述支撑胶层、及所述感测芯片的所述顶面共同包围形成有一封闭空间。
10.依据权利要求9所述的感测器封装结构，其特征在于，于任一个所述电连接组件中，所述导线具有位于所述第一折弯部与所述第二折弯部之间的一横移段，并且所述横移段与所述感测芯片的所述顶面相夹有不大于15度的夹角。
CN202110180331.8A 2021-02-08 2021-02-08 感测器封装结构 Pending CN114914220A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110180331.8A CN114914220A (zh) 2021-02-08 2021-02-08 感测器封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110180331.8A CN114914220A (zh) 2021-02-08 2021-02-08 感测器封装结构

Publications (1)

Publication Number Publication Date
CN114914220A true CN114914220A (zh) 2022-08-16

Family

ID=82760978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110180331.8A Pending CN114914220A (zh) 2021-02-08 2021-02-08 感测器封装结构

Country Status (1)

Country Link
CN (1) CN114914220A (zh)

Similar Documents

Publication Publication Date Title
CN107591420B (zh) 感测器封装结构
US10186538B2 (en) Sensor package structure
US11133348B2 (en) Sensor package structure and sensing module thereof
US10236313B2 (en) Sensor package structure
US10692917B2 (en) Sensor package structure
US8378289B2 (en) Optical receiver module and manufacturing method with a shifted and angled light receiving element
CN115514863B (zh) 无焊接式感测镜头
EP3628776B1 (en) Sensor package structure
CN114914220A (zh) 感测器封装结构
CN110943049B (zh) 光学感测器
JP2019125614A (ja) 半導体レーザ装置
US11723147B2 (en) Sensor lens assembly having non-reflow configuration
WO2019077990A1 (ja) 基板積層体、および、撮像装置
CN215680687U (zh) 侧发光式封装结构
CN115312550A (zh) 非回焊式感测镜头
CN112038299B (zh) 堆叠式感测器封装结构
US10418352B1 (en) Mobile communication device and optical package structure thereof
JP6743219B2 (ja) 撮像モジュール及び携帯電子機器
US20220254752A1 (en) Sensor package structure
CN115206893B (zh) 传感器封装结构
CN115312549A (zh) 传感器封装结构
US7345356B2 (en) Optical package with double formed leadframe
US12119363B2 (en) Sensor package structure
US11309275B2 (en) Sensor package structure
WO2024172068A1 (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230116

Address after: Taipei City, Taiwan Chinese Zhongzheng District Yanping Road No. 83 6 floor

Applicant after: TONG HSING ELECTRONIC INDUSTRIES, Ltd.

Address before: Hsinchu County

Applicant before: KINGPAK TECHNOLOGY Inc.

TA01 Transfer of patent application right