CN114911105A - 一种显示面板及显示装置 - Google Patents

一种显示面板及显示装置 Download PDF

Info

Publication number
CN114911105A
CN114911105A CN202210614965.4A CN202210614965A CN114911105A CN 114911105 A CN114911105 A CN 114911105A CN 202210614965 A CN202210614965 A CN 202210614965A CN 114911105 A CN114911105 A CN 114911105A
Authority
CN
China
Prior art keywords
signal
pixel electrode
pixel
display panel
signal trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210614965.4A
Other languages
English (en)
Other versions
CN114911105B (zh
Inventor
吴昊
林艺强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202210614965.4A priority Critical patent/CN114911105B/zh
Publication of CN114911105A publication Critical patent/CN114911105A/zh
Application granted granted Critical
Publication of CN114911105B publication Critical patent/CN114911105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种显示面板及显示装置，显示面板包括：位于衬底基板一侧的多条数据线、多条信号走线、多个公共电极和多个像素电极；在垂直于衬底基板所在平面的方向上，每条信号走线与一条数据线具有交叠；多条信号走线包括多条第一信号走线和多条第二信号走线；各第一信号走线与各公共电极电连接；任意相邻的两条数据线分别位于同一列像素电极的相对的两侧，且位于同一列的至少部分像素电极与同一数据线电连接；显示面板还包括与各条数据线一一对应的多个像素调整结构；通过像素调整结构的设置，影响像素电极所属区域的出光亮度，降低显示串扰，保证显示面板的显示均一性。

Description

一种显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置。
背景技术
在现有的液晶显示面板中，通常设置多条信号走线，信号走线可以处于悬浮状态无信号传输或是处于非悬浮状态进行信号传输，但当信号走线处于悬浮状态时，容易受到显示面板中其他处于信号传输状态的信号线的信号耦合，例如受到与信号走线交叠的数据线中的数据信号的耦合，造成显示串扰，进而影响显示面板的显示均一性。
发明内容
本发明提供了一种显示面板及显示装置，通过像素调整结构调整与该其交叠的数据线电连接的像素电极所属区域的出光亮度，改善显示面板中的显示串扰问题，保证显示均一性。
第一方面，本发明提供了一种显示面板，包括：
衬底基板；
位于所述衬底基板一侧的第一金属层；所述第一金属层包括多条数据线；
位于所述第一金属层背离所述衬底基板一侧的第二金属层；所述第二金属层包括多条信号走线；在垂直于所述衬底基板所在平面的方向上，每条所述信号走线与一条所述数据线具有交叠；多条所述信号走线包括多条第一信号走线和多条第二信号走线；与所述第一信号走线具有交叠的所述数据线为第一数据线；与所述第二信号走线具有交叠的所述数据线为第二数据线；
位于所述第一金属层背离所述衬底基板一侧的公共电极层；所述公共电极层包括相互绝缘的多个公共电极；各所述第一信号走线与各所述公共电极电连接；
位于所述公共电极层背离所述衬底基板一侧的像素电极层；所述像素电极层包括阵列排布的多个像素电极；任意相邻的两条所述数据线分别位于同一列所述像素电极的相对的两侧，且位于同一列的至少部分所述像素电极与同一所述数据线电连接；
所述显示面板还包括与各条所述数据线一一对应的多个像素调整结构；所述像素调整结构用于调整与该所述像素调整结构交叠的所述数据线电连接的所述像素电极所属区域的出光亮度。
第二方面，本发明提供了一种显示装置，包括第一方面中任一项所述的显示面板。
本发明实施例的技术方案，通过对各条数据线对应设置像素调整结构，用其调整与该像素调整结构交叠的数据线电连接的像素电极所属区域的出光亮度，改善像素电极所属区域产生的显示串扰问题，保证显示面板的显示均一性。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的结构示意图；
图2为图1中沿A-A’的剖面结构示意图；
图3为本发明实施例提供的另一种显示面板的结构示意图；
图4为本发明实施例提供的另一种显示面板的结构示意图；
图5为本发明实施例提供的另一种显示面板的结构示意图；
图6为本发明实施例提供的另一种显示面板的结构示意图；
图7为本发明实施例提供的另一种显示面板的结构示意图；
图8为本发明实施例提供的另一种显示面板的结构示意图；
图9为本发明实施例提供的另一种显示面板的结构示意图；
图10为本发明实施例提供的一种公共电极的结构示意图；
图11为本发明实施例提供的另一种显示面板的结构示意图；
图12为本发明实施例提供的另一种显示面板的结构示意图；
图13为图12中的公共电极的结构示意图；
图14为图12中沿B-B’的剖面结构示意图；
图15为本发明实施例提供的另一种显示面板的结构示意图；
图16为图15中的公共电极条的结构示意图；
图17为本发明实施例提供的另一种显示面板的结构示意图；
图18为图17中沿C-C’的剖面结构示意图；
图19为本发明实施例提供的另一种显示面板的结构示意图；
图20为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
现有技术中，显示面板中设置有多种信号线，信号线包括多条信号走线，信号走线可以包括第一信号走线和第二信号走线，第一信号走线用于传输电压信号，第二信号走线处于悬浮状态，使得与第二信号走线交叠的其他信号线在传输信号时，会耦合至第二信号走线，其他信号走线例如可以为数据线。数据线会分时传输与该数据线电连接的各像素电极对应的数据信号，但当与第二信号走线交叠的数据线传输其中一个像素电极对应的数据信号时，该像素电极对应的数据信号会耦合至第二信号走线上，这使得第二信号线与其它像素电极之间具有电压差产生附加电场，该附加电场会驱使对应区域的液晶发生偏转，使得该区域的显示发光亮度无法与该区域的像素电极对应的数据信号相匹配，从而造成显示串扰，严重影响显示面板的显示均一性。
为解决上述技术问题，本发明实施例提供一种显示面板，包括：衬底基板；位于衬底基板一侧的第一金属层；第一金属层包括多条数据线；位于第一金属层背离衬底基板一侧的第二金属层；第二金属层包括多条信号走线；在垂直于衬底基板所在平面的方向上，每条信号走线与一条数据线具有交叠；多条信号走线包括多条第一信号走线和多条第二信号走线；与第一信号走线具有交叠的数据线为第一数据线；与第二信号走线具有交叠的数据线为第二数据线；位于第一金属层背离衬底基板一侧的公共电极层；公共电极层包括相互绝缘的多个公共电极；各第一信号走线与各公共电极电连接；位于公共电极层背离衬底基板一侧的像素电极层；像素电极层包括阵列排布的多个像素电极；任意相邻的两条数据线分别位于同一列像素电极的相对的两侧，且位于同一列的至少部分像素电极与同一数据线电连接；显示面板还包括与各条数据线一一对应的多个像素调整结构；像素调整结构用于调整与该像素调整结构交叠的数据线电连接的像素电极所属区域的出光亮度。
采用上述技术方案，通过对各条数据线对应设置像素调整结构，用其调整与该像素调整结构交叠的数据线电连接的像素电极所属区域的出光亮度，改善像素电极所属区域产生显示串扰的问题，保证显示面板的显示均一性。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的一种显示面板的结构示意图，图2为图1中沿A-A’的剖面结构示意图，如图1和图2所示，显示面板100包括：衬底基板101；位于衬底基板101一侧的第一金属层102；位于第一金属层102背离衬底基板101一侧的第二金属层104，位于第一金属层102背离衬底基板101一侧的公共电极层106，位于公共电极层106背离衬底基板101一侧的像素电极层108。
其中，衬底基板101可以为柔性衬底基板或刚性衬底基板，衬底基板的材料可以根据实际设计需求进行选择，本发明实施例对此不作限定。
第一金属层102中设置有多条数据线103，像素电极层108包括阵列排布多个像素电极109，任意相邻的两条数据线103分别位于同一列像素电极109的相对的两侧，且位于同一列的至少部分像素电极109与同一数据线103电连接；数据线103用于分时向像素电极109传输数据信号。
第二金属层104包括多条信号走线105；在垂直于衬底基板101所在平面的方向上(如图中Z方向)，每条信号走线105与一条数据线103具有交叠，多条信号走线105包括多条第一信号走线1051和多条第二信号走线1052，第一信号走线1051可用于传输公共电压信号，第二信号走线1052可处于悬浮状态。其中，与第一信号走线1051具有交叠的数据线103可以为第一数据线1031；与第二信号走线1052具有交叠的数据线103可以为第二数据线1032。
公共电极层106包括相互绝缘的多个公共电极107，各第一信号走线1051与各公共电极107电连接，第一信号走线1051将公共电压信号传输至公共电极，当像素电极109接收到的数据线103传输的数据信号与公共电极107接收到的第一信号走线1051传输的公共电压信号之间存在压差时，像素电极109与公共电极107之间产生电场，电场驱动像素电极109所属区域的液晶会发生偏转，实现显示。当显示面板100具备触控功能时，公共电极层106还可以复用为触控电极层。此时第一信号走线1051为触控走线。
具体的，当与第一信号走线1051具有交叠的数据线103为第一数据线1031，与第二信号走线1052具有交叠的数据线103为第二数据线1032时，因第一信号走线1051上传输有公共电压信号，使得第一数据线1031上传输的数据信号无法耦合至与其交叠的第一信号走线1051，而第二信号走线1052处于悬浮状态，使得第二数据线1032上传输的数据信号会耦合至与其相交叠的第二信号走线1052上，此时，第二信号走线1052上的电信号和与其临近的像素电极109中写入的数据信号之间存在电压差，当该电压差与像素电极109和公共电极107之间的电压差不同时，会使第二信号走线1052与像素电极109之间产生附加电场，从而使该像素电极109所属区域的显示亮度无法与像素电极109中写入的数据信号对应的显示亮度相匹配，从而产生显示串扰，影响显示面板100显示均一性。
此时，通过在显示面板100中设置像素调整结构110，像素调整结构110与各条数据线103一一对应，像素调整结构110用于调整与该像素调整结构110交叠的数据线103电连接的像素电极109所属区域的出光亮度，以使得各像素电极109所属区域的出光亮度能够与该像素电极109中所写入的数据信号相匹配，在改善显示串扰问题的基础上，提高显示面板100的显示均一性。
本发明实施例通过设置对各条数据线对应设置像素调整结构，利用像素调整结构以降低数据线与数据线交叠的信号走线之间产生附加电场的几率，进而避免像素调整结构交叠的数据线电连接的像素电极所属区域的液晶发生翻转，产生显示串扰，保证显示面板的整体显示效果。
在上述实施例的基础上，像素调整结构110可以包括多种实现方式，下面以一种可行的实现方式进行示例性说明，如图2所示，像素调整结构110可以位于设置在信号走线105和数据线103之间的膜层中，如图2中的屏蔽层10；像素调整结构110可以接收固定电压信号，该固定电压信号例如可以与公共电压信号保持一致，使得第二数据线1032上的数据信号无法耦合至像素调整结构110上，且各个位置处的像素调整结构110接收到的固定电压信号相同，使得由像素调整结构110耦合至各第二信号走线1052上的信号量保持一致，第二信号走线1052上的电信号不再受第二数据线1032传输的数据信号的控制，即像素调整结构110可以起到一定的屏蔽作用，避免第二数据线1032上传输的数据信号耦合至第二信号走线1052上，从而达到改善显示串扰，提高显示均一性的效果。
在另一可选的实施例中，信号走线105可以复用为像素调整结构110，此时，可以将第二信号走线1052与第一信号走线1051进行对称设计，即第一信号走线1051和第二信号走线1052中均接入公共电压信号，第二数据线1032上的数据信号无法耦合至第二信号走线1052上，此时，同样可以避免显示串扰的问题，提高显示均一性。
可以理解的是，上述仅为本发明实施例的示例性说明，在像素调整结构能够调整其所对应的像素电极所属区域显示发光亮度的前提下，本发明实施例对像素调整结构的设置方式不做具体限定。以下就典型的示例对本发明实施例的技术方案进行示例性的说明。
可选的，图3为本发明实施例提供的另一种显示面板的结构示意图，如图3所示，与第一数据线1031对应的像素调整结构110为第一像素调整结构1101，与第二数据线1032对应的像素调整结构110为第二像素调整结构1102；位于同一像素电极109相对的两侧且相邻两条数据线103分别为第一数据线1031和第二数据线1032时，与第一数据线1031对应的第一像素调整结构1101的边缘到该像素电极109之间的距离为L1，与第二数据线1032对应第二像素调整结构1102的边缘到该像素电极109之间的间距为L2；其中，L1≠L2。
其中，各条数据线103均对应设置有像素调整结构110，当同一像素电极109相对两侧设置的两条数据线103分别为第一数据线1031和第二数据线1032，例如，位于该像素电极109右侧的为第一数据线1031，与第一数据线1031交叠的第一信号走线1051上传输公共电压信号；位于该像素电极109左侧的为第二数据线1032，与第二数据线1032交叠的第二信号走线1052上无信号传输，处于悬浮状态，第二数据线1032上传输的数据信号会耦合到第二信号走线1052上，导致第二信号走线1052与该像素电极109之间产生压差；同时，因第一信号走线1051传输的公共电压信号，使得第一数据线1031上传输的数据信号无法耦合至该第一信号走线1051，该第一信号走线1051与该像素电极109之间产生的压差保持为公共电极107与该像素电极109之间的压差，当第二信号走线1052与该像素电极109之间产生压差和公共电极107与该像素电极109之间的压差不同时，该像素电极109与第一信号走线1051之间产生的电场与该像素电极109与第二信号走线1052之间产生的电场无法抵消，从而影响该像素电极109所属区域的显示亮度。本发明实施例通过调节与该像素电极109两侧的第一数据线1031和第二数据线1032对应的第一像素调整结构1101和第二像素调整结构1102与该像素电极109之间的间距，使得第一像素调整结构1101和像素电极109之间的间距L1与第二像素调整结构1102与该像素电极109之间的间距L2不同，以使得经第一像素调整结构1101调节后的显示发光亮度能够与经第二像素调整结构1102调整后的显示发光亮度保持一致，进而使得该像素电极109所属区域的显示发光亮度与该像素电极109中写入的数据信号相匹配，提高显示发光准确性和显示均一性。
对于第一像素调整结构和第二像素调整结构与像素电极之间的间距调节方式具体可以如图3所示，设置与第一数据线1031对应的第一像素调整结构1101的边缘到该像素电极109之间的距离L1小于与第二数据线1032对应第二像素调整结构1102的边缘到该像素电极109之间的间距L2；或者，还可以设置与第一数据线1031对应的第一像素调整结构1101的边缘到该像素电极109之间的距离L1大于与第二数据线1032对应第二像素调整结构1102的边缘到该像素电极109之间的间距L2。在能够改善该像素电极109所属区域的显示串扰问题，保证显示面板100的显示均一性的前提下，本发明实施例对第一像素调整结构1101和第二像素调整结构1102的具体设置方式不做限定。
可选的，图4为本发明实施例提供的另一种显示面板的结构示意图，如图4所示，与数据线103相交叠的信号走线105复用为该数据线103对应的像素调整结构110的至少部分；位于同一像素电极109相对两侧且相邻两条信号走线105分别为第一信号走线1051和第二信号走线1052时，第二信号走线1052与该像素电极109之间的间距大于第一信号走线1051与该像素电极109之间的间距。
其中，当第一信号走线1051内传输公共电压信号，第二信号走线1052处于悬浮状态时，与第二数据线1032交叠的第二信号走线1052受第二数据线1032上传输的数据信号的耦合，而使得该第二信号走线1052上的电信号与和其相交叠的第二数据线1032上的数据信号保持一致，且在第二走线1052上的电信号与像素电极109中写入的数据信号之间的电压差和公共电极107上的公共电压信号与该像素电极109之间的电压差不同时，该第二信号走线1052与像素电极109之间会产生附加电场；而第一信号走线1031与像素电极109之间的电压差和该像素电极109与公共电极之间的电压差保持一致，使得该像素电极109与第一信号走线1051之间产生的电场与该像素电极109与第二信号走线1052之间产生的电场无法抵消，此时，通过调节像素电极109与其相对的两侧的第一信号走线1051和第二信号走线1052之间的间距，使得第二信号走线1052与像素电极109之间的间距L2大于第一信号走线1051与像素电极109之间的间距L1，即第二信号走线1052与像素电极109之间的间距较远，这将在一定程度上降低因第二信号走线1052与像素电极109之间压差而产生的附加电场的强度，从而改善因第二信号走线1052与像素电极109之间产生的附加电场而引起的显示串扰问题。
示例性的，如图4所示，通过在像素电极109和第一信号走线1051的位置不变化的前提下，仅调节第二信号走线1052相对于像素电极109的位置，即将第二信号走线1052向远离像素电极109一侧移动，可以保证第二信号走线1052与像素电极109之间具有较远的距离，降低第二信号走线1052与像素电极109之间附加电场的强度。此时，若第二信号走线1052和与其交叠的第二数据线1032之间的相对位置关系为第二位置关系，第一信号走线1051和与其交叠的第一数据线1031之间的相对位置关系为第一位置关系，则第一位置关系可以与第二位置关系保持一致。
可选的，图5为本发明实施例提供的另一种显示面板的结构示意图，如图5所示，位于同一像素电极109两侧且相邻的信号走线105均为第一信号走线1051时，该像素电极109到该两条第一信号走线1051之间的距离相等；和/或，位于同一像素电极109两侧且相邻的两条信号走线均为第二信号走线1052时，该像素电极109到该两条第二信号走线1052之间的距离相等。
其中，示例性的，如图5所示，位于同一像素电极1091两侧且相邻的信号走线105均为第一信号走线1051时，同一像素电极1091分别到与其相邻的第一信号走线1051之间的距离D1相等；像素电极1092与相邻第一信号走线1051之间产生的电场强度相同，电场方向相反，对应的液晶的偏转程度相同，保证该像素电极1091对应区域的显示均一性；位于同一像素电极1092两侧且相邻的两条信号走线均为第二信号走线1052时，同一像素电极1092分别到与其相邻的第二信号走线1052之间的距离D2相等，像素电极1092与相邻第二信号走线1052之间产生的电场强度相同，电场方向相反，对应的液晶的偏转程度相同，保证该像素电极1092对应区域的显示均一性。
图6为本发明实施例提供的另一种显示面板的结构示意图，图7为本发明实施例提供的另一种显示面板的结构示意图，图8为本发明实施例提供的另一种显示面板的结构示意图，图9为本发明实施例提供的另一种显示面板的结构示意图，如图5、图6、图7、图8和图9中的任一附图所示，可选的，位于同一像素电极109两侧且相邻的两条信号走线105均为第一信号走线1051时，该像素电极109为第一像素电极1091；位于同一像素电极109两侧且相邻的两条信号走线105均为第二信号走线1052时，该像素电极109为第二像素电极1092；位于同一像素电极109相对两侧且相邻两条信号走线105分别为第一信号走线1051和第二信号走线1052时，该像素电极109为第三像素电极1093；位于同一第一信号走线1051相对两侧的像素电极109分别为第一像素电极1091和第三像素电极1093时，该第一信号走线1051与该第一像素电极1091之间的间距大于或等于该第一信号走线1051与第三像素电极1093之间的间距；和/或，位于同一第二信号走线1052相对两侧的像素电极109分别为第二像素电极1092和第三像素电极1093时，该第二信号走线1052与第三像素电极1093之间的间距大于或等于该第二信号走线1052与第二像素电极1092之间的间距。
具体的，以同一行依次设置第一像素电极1091、第三像素电极和第二像素电极1092为例，分别位于第一像素电极1091相对的两侧且相邻的信号走线105均为第一信号走线1051，且第一像素电极1091与其两侧的两条第一信号走线1051之间的距离D1相同，分别位于第二像素电极1092相对的两侧且相邻的信号走线105均为第二信号走线1052且第二像素电极1092与其两侧的两条第二信号走线1052之间的距离D2相同；第三像素电极1093的右侧为第一信号走线1051，第三像素电极1093的左侧为第二信号走线1052，为使第三像素电极1093与第一信号走线1051之间产生的电场与第三像素电极1093与第一信号走线1051之间产生附加电场可以相互抵消，降低显示串扰，保证显示面板100的显示均一性，可以使位于第三像素电极1093的左侧的第二信号走线1052与该第三像素电极1093之间的间距L2大于位于该第三像素电极1093的右侧的第一信号走线1051与该第三像素电极1093之间的间距L1。
示例性的，如图5所示，第一像素电极1091与其两侧的两条第一信号走线1051之间的距离D1可以等于第二像素电极1092与其两侧的两条第二信号走线1052之间的距离D2；而位于同一条第一信号走线1051相对的两侧的第一像素电极1091和第三像素电极1093中，第一像素电极1091与该第一信号走线1051之间的间距D1可以大于第三像素电极1093与该第一信号走线1051之间的间距L1；位于同一条第二信号走线1052相对的两侧的第二像素电极1092和第三像素电极1093中，第三像素电极1093与该第二信号走线1052之间的间距L2可以大于该第二像素电极1092与该第二信号走线1052之间的间距D2，此时，在现有技术的基础上，可以保持第一信号走线1051和第二信号走线1052的位置保持不变，将第三像素电极1093向右移动，使位于第三像素电极1093的左侧的第二信号走线1052与该第三像素电极1093之间的间距L2大于位于该第三像素电极1093的右侧的第一信号走线1051与该第三像素电极1093之间的间距L1。
或者，如图6所示，第一像素电极1091与其两侧的两条第一信号走线1051之间的距离D1可以等于第二像素电极1092与其两侧的两条第二信号走线1052之间的距离D2，而位于同一条第一信号走线1051相对的两侧的第一像素电极1091和第三像素电极1093中，该第一信号走线1051与第一像素电极1091之间的间距D1大于该第一信号走线1051与第三像素电极1093之间的间距L1，位于同一条第二信号走线1052相对的两侧的第二像素电极1092和第三像素电极1093中，该第二信号走线1052与第三像素电极1093之间的间距L2等于该第二信号走线1052与第二像素电极1092之间的间距D2，此时，在现有技术的基础上，可以保持第三像素电极1093和第二信号走线1052的位置保持不变，将第一信号走线1051向左移动，使位于第三像素电极1093的左侧的第二信号走线1052与该第三像素电极1093之间的间距L2大于位于该第三像素电极1093的右侧的第一信号走线1051与该第三像素电极1093之间的间距L1。
或者，如图7所示，第一像素电极1091与其两侧的两条第一信号走线1051之间的距离D1等于第二像素电极1092与其两侧的两条第二信号走线1052之间的距离D2，而位于同一条第一信号走线1051相对的两侧的第一像素电极1091和第三像素电极1093中，该第一信号走线1051与第一像素电极1091之间的间距D1等于该第一信号走线1051与第三像素电极1093之间的间距L1，位于同一条第二信号走线1052相对的两侧的第二像素电极1092和第三像素电极1093中，该第二信号走线1052与第三像素电极1093之间的间距L2大于该第二信号走线1052与第二像素电极1092之间的间距D2，此时，在现有技术的基础上，可以保持第三像素电极1093和第一信号走线1051的位置保持不变，将第二信号走线1052向左移动，使位于第三像素电极1093的左侧的第二信号走线1052与该第三像素电极1093之间的间距L2大于位于该第三像素电极1093的右侧的第一信号走线1051与该第三像素电极1093之间的间距L1。
或者，如图8所示，第一像素电极1091与其两侧的两条第一信号走线1051之间的距离D1小于第二像素电极与其两侧的两条第二信号走线1052之间的距离D2，而位于同一条第一信号走线1051相对的两侧的第一像素电极1091和第三像素电极1093中，该第一信号走线1051与第一像素电极1091之间的间距D1大于该第一信号走线1051与第三像素电极1093之间的间距L1，位于同一条第二信号走线1052相对的两侧的第二像素电极1092和第三像素电极1093中，该第二信号走线1052与第三像素电极1093之间的间距L2大于该第二信号走线1052与第二像素电极1092之间的间距D2，此时，在现有技术的基础上，可以将第三像素电极1093和第一信号走线1051向右移动，将第二信号走线1052向左移动，使位于第三像素电极1093的左侧的第二信号走线1052与该第三像素电极1093之间的间距L2大于位于该第三像素电极1093的右侧的第一信号走线1051与该第三像素电极1093之间的间距L1。
上述均通过调节第一信号走线1051、第二信号走线1052、以及第三像素电极1093的位置的方式，使第三像素电极1093与位于其右侧的第一信号走线1051之间的距离和该第三像素电极1093与位于其左侧第二信号走线1052之间的距离不同，进而改善第三像素电极1093所属区域的显示串扰问题。
在一可选的实施例中，在实现第三像素电极1093与位于其右侧的第一信号走线1051之间的距离L1和该第三像素电极1093与位于其左侧第二信号走线1052之间的距离L2不同的前提下，还可以通过调节信号走线105的宽度进行实现。如图9所示，位于同一像素电极109两侧且相邻的信号走线分别为第一信号走线1051和第二信号走线1052时，该第一信号走线1051在第一方向上的宽度W1大于该第二信号走线1052在第一方向上的宽度W2；其中，第一方向为像素电极109的行方向(如图中X方向)。
其中，如图9所示，在在现有技术的基础上，保证各像素电极109、各第一信号走线1051、以及各第二信号走线1052的设置位置不变的前提下，可以通过将位于第三像素电极1093两侧的第一信号走线1051在第一方向上的宽度W1设置为大于第二信号走线1052在第一方向上的宽度W2，以使得第二信号走线1052与该第三像素电极1093之间的间距L2大于第一信号走线1051与该第三像素电极1093之间的间距L1，从而能够减小第二信号走线1052与该第三像素电极1093之间产生的附加场强的强度，进而改善第三像素电极109所属区域的显示串扰问题，同时有效保证显示面板100中单位面积中像素电极109的设置数量，提高显示面板100的开口率。
作为另一种可实施方式，图10为本发明实施例提供的一种公共电极的结构示意图，图11为本发明实施例提供的另一种显示面板的结构示意图，图12为本发明实施例提供的另一种显示面板的结构示意图，图13为图12中的公共电极的结构示意图，结合参考图10和图11(或图12)所示，公共电极107包括沿第一方向X排列的多个公共电极条1071和沿第一方向X延伸的至少一个连接结构1072；同一公共电极107中，各公共电极条1071通过连接结构1072相互电连接；其中，第一方向为像素电极109的行方向；公共电极条1071复用为像素调整结构110的至少部分；在垂直于衬底基板101所在平面的方向上，第二信号走线1052与连接结构1072以及复用为像素调整结构110的公共电极条1071均具有交叠。
其中，连接结构1072用于连接相邻的公共电极条1071，保证多个公共电极条同时接收相同的公共电压信号。此时，将公共电极107中的公共电极条1071复用为像素调整结构110，第二信号走线1052与公共电极条1071存在交叠，使得公共电极条1071上的公共电压信号耦合至第二信号走线1052，第二信号走线1052与第三像素电极1093之间的电压差和该第三像素电极1093与第一信号走线1051之间的电压差保持一致，第二信号走线1052与第三像素电极1093之间产生的电场强度与第一信号走线1051与第三像素电极1093之间产生的电场强度相同，电场方向相反，第二信号走线1052与第三像素电极1093之间产生的电场与第一信号走线1051与第三像素电极1093之间产生的电场可以相互抵消，不会影响第三像素电极1093所属区区域内的液晶偏转，避免该第三像素电极1093所属区域的显示串扰，保证显示面板100的显示均一性。
可以理解的是，在能够使公共电极条1071与第二信号走线1052相交叠的前提下，本发明实施例对公共电极条1071和第二信号走线1052的设置方式不做具体限定。
示例性的，如图11所示，将第二信号走线1052进行加宽设计，而公共电极条1071的位置及宽度保持原状，以使得第二信号走线1052与公共电极条1071具有交叠，公共电极条1071上的公共电压信号能够耦合至第二信号走线1052上，使得第二信号走线1052与第一信号走线1051上的电信号保持一致，第二信号走线1052与像素电极109之间产生的电场和第一信号走线1051与该像素电极109之间产生的电场能够相互抵消。此时，第二信号走线1052的在第一方向X上的宽度会大于第一信号走线1051在第一方向X上的宽度，第一信号走线1051与像素电极1052之间的距离可能会大于第二信号走线1052与像素电极109之间的距离；此时，若同时将信号走线105复用为像素调整结构110，则会有复用为第一像素调整结构1101的第一信号走线1051和复用为第二像素调整结构1102的第二信号走线1052与该两条信号走线105之间的像素电极109的相对距离不同。
或者，如图12和图13所示，对公共电极条1071进行加宽设置，公共电极条1071向第二信号走线1052一侧延伸，使得公共电极条1071与第二信号走线1052具有交叠，公共电极条1071上的公共电压信号能够耦合至第二信号走线1052上，使得第二信号走线1052与第一信号走线1051上的电信号保持一致，第二信号走线1052与像素电极109之间产生的电场和第一信号走线1051与该像素电极109之间产生的电场能够相互抵消。此时，该公共电极条1071相对的两侧的边缘与对应的像素电极109之间的间距不同，即靠近第二信号走线1052一侧的公共电极条1071的边缘与像素电极109之间的距离会大于靠近第一信号走线1051一侧的公共电极条1071的边缘与像素电极109之间的距离，此时，与第二信号走线1052具有交叠的公共电极条1071的在第一方向X上的宽度W3大于其它公共电极条1071的在第一方向X上的宽度W4。
可选的，继续参考图12，与数据线103相交叠的信号走线105复用为该数据线103对应的像素调整结构110的至少部分；位于同一像素电极109相对两侧且相邻两条信号走线105分别为第一信号走线1051和第二信号走线1052时，该第二信号走线1052与该像素电极109之间的间距L3等于该第一信号走线1051与该像素电极109之间的间距L4。
其中，为保证第二信号走线1052与像素电极109之间的电压差与公共电极107与像素电极109之间的电压差保持一致，在保证像素电极109和与其相邻两侧的信号走线105的位置不变的前提下，即第二信号走线1052与该像素电极109之间的间距L3等于第一信号走线1051与该像素电极109之间的间距L4，仅调整第二信号走线1052对应的公共电极条1071的尺寸，增加第二信号走线1052与公共电极条1071的交叠面积，保证第二信号走线1052耦合公共电压信号，使得第二信号走线1052与像素电极109之间产生电场可以与公共电极107与像素电极109之间的电场进行抵消，进而避免在像素电极109所属的区域发生液晶偏转，避免产生显示串扰。
可选的，参考图11或图12，在垂直于衬底基板101所在平面的方向上，第一信号走线1051与公共电极条1071互不交叠。
其中，通过设置第一信号走线1051与公共电极条1071在垂直衬底基板101所在平面的方向上互不交叠，尽可能的减小第一信号走线1051与公共电极107构成的耦合电容，进而能够减小整个显示面板100中的耦合电容，有利于显示面板100的低功耗，保证显示面板100的显示效果。
相应可选的，图14为图12中沿B-B’的剖面结构示意图，如图12、图13和图14，公共电极107还可以包括位于相邻两个公共电极条1071之间的镂空结构1073；镂空结构1073包括第一镂空结构1074和第二镂空结构1075；在垂直于衬底基板101所在平面的方向上Z，第一信号走线1051的至少部分与第一镂空结构1074交叠，第二信号走线1052的至少部分与第二镂空结构1075交叠。
其中，相邻公共电极条1071之间设置有镂空结构1073，镂空结构1073的设置可以减少显示面板100中的耦合电容，此时镂空结构1073也可以复用为像素调整结构110，沿垂直衬底基板101所在平面的方向上，镂空结构1073与信号走线105存在交叠，镂空结构包括第一镂空结构1074和第二镂空结构1075，第一信号走线1051与第一镂空结构1074存在交叠，第二信号走线1052与第二镂空结构1075存在交叠，其第二信号走线1052与公共电极条1071存在交叠，该公共电极条1071相对的两侧的边缘与对应的第三像素电极1093之间的间距不同，即靠近第二信号走线1052一侧的公共电极条1071的边缘与第三像素电极1093之间的距离L5会大于靠近第一信号走线1051一侧的公共电极条1071的边缘与第三像素电极1093之间的距离L6，第三像素电极1093与第二信号走线1052之间产生的电场与第三像素电极1093与第一信号走线1051之间产生的电场可以相互抵消，避免第三像素电极1093所属区域的液晶发生反转，保证显示面板100的显示效果，避免显示串扰。
图15为本发明实施例提供的另一种显示面板的结构示意图，图16为图15中的公共电极条的结构示意图，如图10和/或图16所示，可选的，在第一方向上，第一镂空结构1074的宽度小于或等于第二镂空结构1075的宽度。
其中，在保证第一信号走线1051与第一镂空结构1074存在交叠、第二信号走线1052分别与第二镂空结构1075和公共电极条1071存在交叠，第三像素电极1093及与该第三像素电极1093相邻的第一信号走线1051的位置不变，如图10所示，可以控制第一镂空结构1074的宽度W5等于第二镂空结构1075的宽度W6，相邻的公共电极条1071的宽度相同，即，现有技术的基础上，仅将与该第三像素电极1093相邻的第二信号走线1052加宽，就能够减小第二信号走线1052与该第三像素电极1093之间产生的附加场强的强度，进而改善第三像素电极109所属区域的显示串扰问题；或者，如图13所示，还可以控制第二镂空结构1075的宽度W6小于第一镂空结构1074的宽度W5，且沿第一方向X，相邻公共电极条1071的宽度不同，进而能够减小第二信号走线1052与该第三像素电极1093之间产生的附加场强的强度，进而改善第三像素电极109所属区域的显示串扰问题；图16所示，还可以控制第二镂空结构1075的宽度W6小于第一镂空结构1074的宽度W5，此时，沿第一方向X，相邻公共电极条的宽度相同。
本实施例通过调整第一镂空结构1074和第二镂空结构1075的宽度，能够减小第二信号走线1052与该第三像素电极1093之间产生的附加场强的强度，进而改善第三像素电极109所属区域的显示串扰问题，同时保证显示面板100中单位面积中像素电极109的设置数量，即可以提高显示面板100的开口率。
需要说明的是，镂空结构107和公共电极条1071之间设置方式的选择，可以根据实际需求进行选择，本发明实施例不做具体限定。
可选的，图17为本发明实施例提供的另一种显示面板的结构示意图，图18为图17中沿C-C’的剖面结构示意图，如图17和图18所示，显示面板100还包括：位于像素电极109背离衬底基板101一侧的遮光层111；遮光层111包括沿第一方向排列且沿第二方向(如图中Y方向)延伸的多个第一遮光结构1111；其中，第一方向为像素电极109的行方向；第二方向与第一方向交叉；在垂直于衬底基板101所在平面的方向上，每个第一遮光结构1111与一条信号走线105具有交叠；第一遮光结构1111复用为像素调整结构110的至少部分；位于像素电极109相对两侧的信号走线105分别为第一信号走线1051和第二信号走线1052时，与该第一信号走线1051交叠的第一遮光结构1111与该像素电极109之间的间距为L11，与第二信号走线1052交叠的第一遮光结构1111与该像素电极109之间的间距为L21；其中，L11＞L21。
其中，液晶显示面板中包括相对设置的阵列基板11和彩膜基板12，阵列基板11和彩膜基板12之间填充有液晶13，其中公共电极层107和像素电极层109可以均位于阵列基板11一侧，彩膜基板12一侧设置有色阻层14和以及位于相邻色阻层14之间的遮光层111，遮光层111可以由黑色遮光材料组成，用于吸收入射至遮光层111的光线，在垂直衬底基板所在平面的方向Z上，遮光层111中的第一遮光结构1111与信号走线105存在交叠，第一遮光结构1111复用为像素调整结构110的一部分，使得第一遮光结构1111对像素电极109对应区域进行遮挡，从而使得该像素电极109所属区域的显示亮度与该像素电极109中写入的数据信号对应的显示亮度相匹配，避免产生显示串扰，影响显示面板100的显示均一性。第一遮光结构1111与第三像素电极1093相对应，可以通过调节第一遮光结构1111与第三像素电极1093之间的间距，第一信号走线1051交叠的第一遮光结构1111与该第三像素电极1093之间的间距L11大于第二信号走线1052交叠的第一遮光结构1111与该第三像素电极1093之间的间距L21，通过第二信号走线1052对应的第一遮挡结构1111遮挡部分第三像素电极1093所属的区域出光面积，降低该区域的出光亮度，保证显示面板100的显示均一性。
图19为本发明实施例提供的另一种显示面板的结构示意图，如图19所示，可选的，位于像素电极109相对的两侧的信号走线105均为第一信号走线1051时，分别与该像素电极109相对两侧的第一信号走线1051相交叠的各第一遮光结构1111到该像素电极109的距离相等；和/或，位于像素电极109相对的两侧的信号走线105均为第二信号走线1052时，分别与该像素电极109相对两侧的第二信号走线1052相交叠的各第一遮光结构1111到该像素电极109的距离相等。
其中，示例性的，如图19所示，位于同一第一像素电极1091两侧且相邻的信号走线105均为第一信号走线1051时，同一第一像素电极1091相对两侧的第一信号走线1051相交叠的各第一遮光结构1111到该第一像素电极1091的距离L31相等，相邻第一遮挡结构1111对第一像素电极1091的遮挡效果相同，保证该第一像素电极1091对应区域的显示均一性；位于同一第二像素电极1092两侧且相邻的两条信号走线105均为第二信号走线1052时，同一第二像素电极109相对两侧的第二信号走线1052相交叠的各第一遮光结构1111到该第二像素电极109的距离L41相等，相邻第一遮挡结构1111对第二像素电极1092的遮挡效果相同，保证该第二像素电极1092对应区域的显示均一性。
基于同一发明构思，本发明实施例还提供的一种显示装置，该显示装置包括上述实施例的显示面板100，因此本实施例提供的一种显示装置具备上述实施例的显示面板100的相同或相应的有益效果，此处不做赘述。
示例性的，图20为本发明实施例提供的一种显示装置的结构示意图，如图20所示，显示装置200包括上述实施例所述的显示面板100。本发明实施例提供的显示装置200可以为图20所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (14)

1.一种显示面板，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的第一金属层；所述第一金属层包括多条数据线；
位于所述第一金属层背离所述衬底基板一侧的第二金属层；所述第二金属层包括多条信号走线；在垂直于所述衬底基板所在平面的方向上，每条所述信号走线与一条所述数据线具有交叠；多条所述信号走线包括多条第一信号走线和多条第二信号走线；与所述第一信号走线具有交叠的所述数据线为第一数据线；与所述第二信号走线具有交叠的所述数据线为第二数据线；
位于所述第一金属层背离所述衬底基板一侧的公共电极层；所述公共电极层包括相互绝缘的多个公共电极；各所述第一信号走线与各所述公共电极电连接；
位于所述公共电极层背离所述衬底基板一侧的像素电极层；所述像素电极层包括阵列排布的多个像素电极；任意相邻的两条所述数据线分别位于同一列所述像素电极的相对的两侧，且位于同一列的至少部分所述像素电极与同一所述数据线电连接；
所述显示面板还包括与各条所述数据线一一对应的多个像素调整结构；所述像素调整结构用于调整与该所述像素调整结构交叠的所述数据线电连接的所述像素电极所属区域的出光亮度。
2.根据权利要求1所述的显示面板，其特征在于，与所述第一数据线对应的所述像素调整结构为第一像素调整结构，与所述第二数据线对应的所述像素调整结构为第二像素调整结构；
位于同一所述像素电极相对的两侧且相邻两条所述数据线分别为所述第一数据线和所述第二数据线时，与所述第一数据线对应的所述第一像素调整结构的边缘到该所述像素电极之间的距离为L1，与所述第二数据线对应所述第二像素调整结构的边缘到该所述像素电极之间的间距为L2；其中，L1≠L2。
3.根据权利要求1所述的显示面板，其特征在于，与所述数据线相交叠的所述信号走线复用为该所述数据线对应的所述像素调整结构的至少部分；
位于同一所述像素电极相对两侧且相邻两条所述信号走线分别为所述第一信号走线和所述第二信号走线时，所述第二信号走线与该所述像素电极之间的间距大于所述第一信号走线与该所述像素电极之间的间距。
4.根据权利要求3所述的显示面板，其特征在于，位于同一所述像素电极两侧且相邻的所述信号走线均为所述第一信号走线时，该所述像素电极到该两条所述第一信号走线之间的距离相等；
和/或，位于同一所述像素电极两侧且相邻的两条所述信号走线均为所述第二信号走线时，该所述像素电极到该两条所述第二信号走线之间的距离相等。
5.根据权利要求4所述的显示面板，其特征在于，位于同一所述像素电极两侧且相邻的两条所述信号走线均为所述第一信号走线时，该所述像素电极为第一像素电极；位于同一所述像素电极两侧且相邻的两条所述信号走线均为所述第二信号走线时，该所述像素电极为第二像素电极；位于同一所述像素电极相对两侧且相邻两条所述信号走线分别为所述第一信号走线和所述第二信号走线时，该所述像素电极为第三像素电极；
位于同一所述第一信号走线相对两侧的像素电极分别为第一像素电极和所述第三像素电极时，该所述第一信号走线与该所述第一像素电极之间的间距大于或等于该所述第一信号走线与所述第三像素电极之间的间距；
和/或，位于同一所述第二信号走线相对两侧的像素电极分别为第二像素电极和所述第三像素电极时，该所述第二信号走线与所述第三像素电极之间的间距大于或等于该所述第二信号走线与所述第二像素电极之间的间距。
6.根据权利要求3所述的显示面板，其特征在于，位于同一所述像素电极两侧且相邻的所述信号走线分别为第一信号走线和第二信号走线时，该所述第一信号走线在第一方向上的宽度大于该所述第二信号走线在所述第一方向上的宽度；其中，所述第一方向为所述像素电极的行方向。
7.根据权利要求1所述的显示面板，其特征在于，所述公共电极包括沿第一方向排列的多个公共电极条和沿所述第一方向延伸的至少一个连接结构；同一所述公共电极中，各所述公共电极条通过所述连接结构相互电连接；其中，所述第一方向为所述像素电极的行方向；
所述公共电极条复用为所述像素调整结构的至少部分；在垂直于所述衬底基板所在平面的方向上，所述第二信号走线与所述连接结构以及复用为所述像素调整结构的所述公共电极条均具有交叠。
8.根据权利要求7所述的显示面板，其特征在于，在垂直于所述衬底基板所在平面的方向上，所述第一信号走线与所述公共电极条互不交叠。
9.根据权利要求7所述的显示面板，其特征在于，与所述数据线相交叠的所述信号走线复用为该所述数据线对应的所述像素调整结构的至少部分；
位于同一所述像素电极相对两侧且相邻两条所述信号走线分别为所述第一信号走线和所述第二信号走线时，该所述第二信号走线与该所述像素电极之间的间距等于该所述第一信号走线与该所述像素电极之间的间距。
10.根据权利要求7所述的显示面板，其特征在于，所述公共电极还包括位于相邻两个所述公共电极条之间的镂空结构；所述镂空结构包括第一镂空结构和第二镂空结构；
在垂直于所述衬底基板所在平面的方向上，所述第一信号走线的至少部分与所述第一镂空结构交叠，所述第二信号走线的至少部分与所述第二镂空结构交叠。
11.根据权利要求10所述的显示面板，其特征在于，在所述第一方向上，所述第一镂空结构的宽度小于或等于所述第二镂空结构的宽度。
12.根据权利要求1所述的显示面板，其特征在于，还包括：
位于所述像素电极背离所述衬底基板一侧的遮光层；所述遮光层包括沿第一方向排列且沿第二方向延伸的多个第一遮光结构；其中，所述第一方向为所述像素电极的行方向；所述第二方向与所述第一方向交叉；在垂直于所述衬底基板所在平面的方向上，每个所述第一遮光结构与一条所述信号走线具有交叠；
所述第一遮光结构复用为所述像素调整结构的至少部分；位于所述像素电极相对两侧的所述信号走线分别为所述第一信号走线和所述第二信号走线时，与该所述第一信号走线交叠的所述第一遮光结构与该所述像素电极之间的间距为L11，与所述第二信号走线交叠的所述第一遮光结构与该所述像素电极之间的间距为L21；其中，L11＞L21。
13.根据权利要求12所述的显示面板，其特征在于，位于所述像素电极相对的两侧的所述信号走线均为所述第一信号走线时，分别与该所述像素电极相对两侧的所述第一信号走线相交叠的各所述第一遮光结构到该所述像素电极的距离相等；
和/或，位于所述像素电极相对的两侧的所述信号走线均为所述第二信号走线时，分别与该所述像素电极相对两侧的所述第二信号走线相交叠的各所述第一遮光结构到该所述像素电极的距离相等。
14.一种显示装置，其特征在于，包括：权利要求1-13任一项所述的显示面板。
CN202210614965.4A 2022-05-31 2022-05-31 一种显示面板及显示装置 Active CN114911105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210614965.4A CN114911105B (zh) 2022-05-31 2022-05-31 一种显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210614965.4A CN114911105B (zh) 2022-05-31 2022-05-31 一种显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114911105A true CN114911105A (zh) 2022-08-16
CN114911105B CN114911105B (zh) 2023-11-21

Family

ID=82770353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210614965.4A Active CN114911105B (zh) 2022-05-31 2022-05-31 一种显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114911105B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547272A (zh) * 2022-10-28 2022-12-30 惠科股份有限公司 显示面板和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426807B (en) * 1994-06-15 2001-03-21 Sharp Kk Liquid crystal display panel
KR20040048518A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 표시판
KR20060077870A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
US20130293820A1 (en) * 2012-05-03 2013-11-07 Samsung Display Co., Ltd. Liquid crystal display
CN105974686A (zh) * 2016-07-19 2016-09-28 上海中航光电子有限公司 一种阵列基板以及显示面板
CN207148492U (zh) * 2017-09-25 2018-03-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111309177A (zh) * 2020-01-20 2020-06-19 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN113156651A (zh) * 2021-04-26 2021-07-23 京东方科技集团股份有限公司 一种显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW426807B (en) * 1994-06-15 2001-03-21 Sharp Kk Liquid crystal display panel
KR20040048518A (ko) * 2002-12-03 2004-06-10 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 표시판
KR20060077870A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
US20130293820A1 (en) * 2012-05-03 2013-11-07 Samsung Display Co., Ltd. Liquid crystal display
CN105974686A (zh) * 2016-07-19 2016-09-28 上海中航光电子有限公司 一种阵列基板以及显示面板
CN207148492U (zh) * 2017-09-25 2018-03-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111309177A (zh) * 2020-01-20 2020-06-19 厦门天马微电子有限公司 阵列基板、显示面板和显示装置
CN113156651A (zh) * 2021-04-26 2021-07-23 京东方科技集团股份有限公司 一种显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115547272A (zh) * 2022-10-28 2022-12-30 惠科股份有限公司 显示面板和显示装置
CN115547272B (zh) * 2022-10-28 2024-03-15 惠科股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
CN114911105B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
CN111180494B (zh) 一种显示面板及显示装置
US10644038B2 (en) Array substrate, display panel, and display device thereof
US20230081895A1 (en) Display panel and display device
US11393882B2 (en) Touch electrode configuration for organic light-emitting display panel
CN111427208B (zh) 一种阵列基板、显示面板及显示装置
CN108958539B (zh) 一种触控显示面板及触控显示装置
CN109445646B (zh) 一种触控显示面板及触控显示装置
CN207148492U (zh) 一种阵列基板、显示面板及显示装置
US10331253B2 (en) In-cell touch screen
KR20200066729A (ko) 디스플레이 패널, 디스플레이 스크린 및 디스플레이 단말기
CN109557733B (zh) 阵列基板、显示面板和显示装置
CN112748616A (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
CN112037704A (zh) 显示面板及电子设备
CN114911105B (zh) 一种显示面板及显示装置
US11227532B2 (en) Panel, manufacturing method thereof, and terminal
US20180284537A1 (en) Liquid crystal display panel and manufacturing method thereof, display device
CN114253013B (zh) 显示面板及显示装置
CN104731397A (zh) 触控面板及触控显示装置
CN114527596B (zh) 显示面板及移动终端
CN116153961A (zh) 一种显示面板及显示装置
CN114327163B (zh) 一种触控显示面板和触控显示装置
CN113703234B (zh) 显示面板和显示装置
US20210165516A1 (en) Display panel and display device
US9035190B2 (en) Flexible circuit board and display device
CN105182641A (zh) 像素结构、液晶显示器和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant