CN114899107A - 基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法 - Google Patents

基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法 Download PDF

Info

Publication number
CN114899107A
CN114899107A CN202210527745.8A CN202210527745A CN114899107A CN 114899107 A CN114899107 A CN 114899107A CN 202210527745 A CN202210527745 A CN 202210527745A CN 114899107 A CN114899107 A CN 114899107A
Authority
CN
China
Prior art keywords
femtosecond laser
conductor layer
transistor array
vertical transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210527745.8A
Other languages
English (en)
Inventor
蒋杰
张艺
黄卓慧
银恺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central South University
Original Assignee
Central South University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central South University filed Critical Central South University
Priority to CN202210527745.8A priority Critical patent/CN114899107A/zh
Publication of CN114899107A publication Critical patent/CN114899107A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • H01L21/423Bombardment with radiation with high-energy radiation
    • H01L21/428Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,包括以下步骤:在导电衬底上磁控溅射半导体层,并在半导体上旋涂聚苯乙烯微球溶液;待聚苯乙烯微球溶液中的溶剂挥发后,在其上磁控溅射导体层,并用有机溶剂溶解聚苯乙烯微球,即可在导体层中形成多孔结构;采用飞秒激光按照预先设定好的图案对半导体层和含有多孔结构的导体层打穿形成沟槽,并将离子液滴入沟槽和覆盖离子液在部分含有多孔结构的导体层上;在未覆盖离子液的区域引出源极和栅极,并将源极所在单元对应的底部导电衬底作为漏极。本申请减少了图案化过程中的不确定因素,易于集成形成晶体管阵列,且图案化过程简单,可进行多样化图案设计。

Description

基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法
技术领域
本发明涉及垂直晶体管阵列技术领域,具体涉及一种基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法。
背景技术
激光是二十世纪最伟大的发明之一。飞秒激光具有超短脉冲宽度和超高峰值功率的特点。近些年来,飞秒激光成为了一种现代制造和精密制造领域的有力工具之一。可以通过飞秒激光微纳加工技术处理在固体材料表面制备出各种超浸润微结构。激光作用位置可以精确控制,从而可以在调控材料表面获得各种二维三维微结构,即材料浸润性受表面微纳结构的显著影响,利用飞秒激光处理在材料表面形成特殊的微尺度和纳米尺度结构,可实现各种不同的浸润性。飞秒激光在设计和改性材料润湿性方面显示出强大的能力。飞秒激光制备的具有超浸润表面的功能化材料在防液体、自清洁、防结冰/雾/雪、防污、油/水分离、防腐、减阻、水雾收集、液滴操纵、液体图案化、微流体、实验室芯片、细胞工程、浮力增强等方面有重要的应用。目前飞秒激光是用于设计高分子材料表面维纳结构和化学组成以改变其浸润性。
光刻工艺是精细图案制作的关键制程,其包含光刻胶涂覆、显影、光刻胶剥离等过程。
光刻胶的主要作用是将设计的图形从掩膜版转移到基片上。剥离的作用是指在选择性地进行蚀刻,形成微细电路后,用剥离技术将不要的光刻胶层除去。光刻胶去除技术在微电子制备中占据非常重要的地位,其成本约占集成电路制造工艺的30%,剥离的好坏直接影响器件的成品率及器件和电路的最终制造成本。同时,光刻胶涂覆于基片上的厚度和本身的质量对后续的图形化显影过程也有着重要的影响,容易发生显影不完全留下残胶的情况,以致无法保证后续制备的器件性能的一致性和集成的稳定性,光刻胶显影的好坏,直接影响到图形转换的质量。
另外,使用的光刻胶性能要求比较苛刻,需要能在低温下短时间内剥离光刻胶、防止冲洗后光刻胶的剩余物质残留在基板上、剥离液溶剂混合时彼此不发生反应,同时即使在高温下也能确保稳定。光刻胶残留机率的加大,致使器件的不良率也大幅度提高。
而传统微加工工艺的图案转移过程需要使用光刻技术,该步骤通常需要使用物理掩模版,通过紫外光将掩膜版上的图形复制到衬底上,之后显影形成需要的图形。步骤较为繁琐,工艺过程中由于工艺设备的不稳定或者是卫生、清洗步骤的不彻底等因素,都非常容易引入各种缺陷。
垂直晶体管器件的制备通常采用光刻机套刻、使用具有不同图形的掩膜版在基底上分步沉积或者喷墨打印技术等。套刻精度是分步重复投影光刻机的一项非常重要指标,是制备集成垂直器件过程中的一项关键性的设计规则。套刻误差的产生来源于整机各个相关分系统误差综合的作用。整机套刻精度主要取决于对准系统的精度和工件台的定位精度。它也受物镜倍率的变化、掩模倾斜和旋转、工艺处理过程中硅片变形、生产环境中的温度、气压、湿度等多种因素的影响。
使用掩模版制备垂直晶体管,无法制备微小尺寸的垂直器件,且校准正确位置的误差很大,精度极低。其图案化的尺寸精度通常只能控制在几十微米范围甚至更大,无法满足微小尺寸的要求。
喷墨打印技术打印过程主要分5部分:墨滴从喷嘴喷出,墨滴下落,附着在基底上,墨滴扩散和溶剂挥发。由于墨水通常具有低粘度的特性,因此墨水沉积在基底表面之后会发生一定程度的扩散现象,对喷墨打印的图案精度造成一定的影响,进而限制整体印刷器件的分辨率大小。墨滴的扩散主要受喷头与基底间距、基底表面能大小、基底的温度以及氧化物墨水本身的性能等多方面影响。当基板的表面能较低时,可以阻止扩散过程,但非常低的表面能量会影响图案的稳定性,并导致线路分裂成单个的液滴。为减小墨滴在低表面能衬底上的团聚现象,通常需对衬底进行UV照射,或等离子体处理等复杂过程。同时,喷墨打印目前面临咖啡环效应、打印精度等问题(喷墨打印出的液滴沉积位置精度的控制,对薄膜图案的精度有巨大的影响,因此在打印过程中,需保证墨水能够均匀地浸润喷头,保证液滴垂直落在基底上。这要求喷头处的墨水溶剂既不能挥发过快,以免溶质堵塞针头,影响针尖出墨量的大小、破坏打印的连续性和准确性;又不能挥发过慢,导致沉积的墨滴产生偏移,使图案发生形变。以上两点均会对喷墨打印的精度造成严重的影响。因此,这对墨水提出了较高要求,需综合调节氧化物墨水成分、浆料配比及粘度等因素,保证打印过程的流畅性和可控性,优化喷墨打印精度。)。
因此,目前的垂直晶体管能实现短沟道,但是工艺复杂苛刻。
发明内容
鉴于目前存在的上述不足,本发明提供一种基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,本申请通过常温下在半导体层上旋涂一层聚苯乙烯微粒溶液,之后再磁控溅射上导体电极层后用丙酮溶解清洗掉聚苯乙烯微球,就可以形成多孔导体电极;本专利基于飞秒激光微纳加工技术,飞秒激光微纳加工技术,减少了图案化过程中的不确定因素,易于集成形成晶体管阵列,且图案化过程简单,可进行多样化图案设计。
为了达到上述目的,本发明提供基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,包括以下步骤:
步骤一:将导电衬底清洗后,在导电衬底上磁控溅射半导体层,并在半导体上旋涂聚苯乙烯微球溶液;
步骤二:待半导体层上的聚苯乙烯微球溶液中的溶剂挥发后,在其上磁控溅射导体层,并用有机溶剂溶解聚苯乙烯微球,即可在导体层中形成微球轮廓留下的多孔结构;
步骤三:采用飞秒激光按照预先设定好的图案对半导体层和含有多孔结构的导体层打穿形成沟槽,并将离子液滴入沟槽和覆盖离子液在部分含有多孔结构的导体层上;
步骤四:在未覆盖离子液的区域引出源极和栅极,并将源极所在单元对应的底部导电衬底作为漏极,即获得独立的垂直晶体管形成的阵列。
依照本发明的一个方面,所述有机溶剂为丙酮、醋酸乙酯、四氢呋喃的一种或多种。
依照本发明的一个方面,所述导电衬底为硅片,所述半导体层为通氧的透明ITO薄膜,所述导体层为不通氧的透明ITO薄膜。
依照本发明的一个方面,所述聚苯乙烯微球溶液为聚苯乙烯微球与溶剂混合形成。
依照本发明的一个方面,所述半导体层的厚度为5-20nm。
依照本发明的一个方面,所述导体层的厚度为5-20nm。
依照本发明的一个方面,所述导电衬底清洗具体为:将导电衬底依次使用丙酮、酒精和去离子水进行超声波清洗,再通过氮气枪吹干。
依照本发明的一个方面,所述步骤四具体为:将未覆盖离子液的区域的一个独立单元的顶部多孔结构的导体层表面引出源极,在其底部导电衬底作为漏极,将未覆盖离子液的区域的另一个独立单元的顶部多孔结构的导体层表面引出栅极。
依照本发明的一个方面,所述离子液的制备过程具体为:将聚偏氟乙烯-六氟丙烯、1-乙基-3-甲基咪唑和丙酮以1:4:7的重量比混合后加入磁子,放在90℃和700rpm/s的加热搅拌台上混合搅拌3h制备而成。
本发明的有益效果:
(1)本申请采用飞秒激光微纳加工技术制备短沟道的垂直晶体管,减少了图案化过程中的不确定因素,易于集成形成晶体管阵列,且图案化过程简单,可进行多样化图案设计;
(2)本申请相对传统工艺,省略了传统图案化过程中的光刻步骤,从而降低制备难度;
(3)本申请通过丙酮、醋酸乙酯、四氢呋喃等有机溶剂溶解聚苯乙烯微球形成的多孔电极,或者通过设计的有孔洞形状的光刻掩模版图案制备的多孔电极,具有提高电极的孔隙率,可以增大电解质的比表面积,为电解质离子与电荷的积累提供场所,从而提高比电容,同时也为栅极与沟道的有效耦合提供了直接接触;
(4)将设计高分子材料表面微纳结构和化学组成以改变其浸润性的飞秒激光用于刻蚀材料形成沟槽以制备神经形态晶体管阵列。通过控制飞秒激光的功率,将特定的材料层打穿,形成沟槽,通过滴入的离子液,实现集成的晶体管调控。
附图说明
图1为本发明步骤一制得的结构的立体示意图;
图2为本发明步骤二磁控溅射导体层的结构的截面示意图;
图3为本发明步骤二有机溶剂溶解聚苯乙烯微球后的结构的截面示意图;
图4为本发明步骤三飞秒激光处理后形成沟槽结构的截面示意图;
图5为本发明步骤三制得的离子液后结构的截面示意图;
图6为本发明步骤三制得的离子液后结构的上平面示意图。
附图说明:1、导电衬底;2、半导体层;3、聚苯乙烯微球溶液;4、导体层;5、飞秒激光;6、固态固态电解质;7、漏极;8、源极;9、栅极。
具体实施方式
为使本发明更加容易理解,下面结合具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另有定义,下文所用专业术语和本领域专业技术人员所理解的含义一致;除非特殊说明,本文所涉及的原料、试剂均可从市场购买,或通过公知的方法制得。
本申请采用的飞秒激光的型号为:华日飞秒光纤激光器(中心波长为1035nm,脉冲宽度为350fs),来自商用飞秒光纤激光系统(HR-Femto-IR-50-40B,Huaray,中国)。
本发明提供基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,包括以下步骤:
步骤一:将导电衬底清洗后,在导电衬底上磁控溅射半导体层,并在半导体上旋涂聚苯乙烯微球溶液,具体如图1所示;其中,导半导电体的厚度为5-20nm,聚苯乙烯微球溶液为用聚苯乙烯微球和溶剂(此处的溶剂具体为水)配置成所需浓度的微粒溶液,浓度范围为50mg/ml至100mg/ml;聚苯乙烯微球为微纳米级别,纳米、微米级别的聚苯乙烯微球粒径均一性好,直径在范围10~1000nm内可调,单分散系数高,呈标准球形形貌结构,在水溶液中性质稳定,可长时间储存;所述导电衬底清洗具体为:将导电衬底依次使用丙酮、酒精和去离子水进行超声波清洗,再通过氮气枪吹干;所述导电衬底为硅片,所述半导体层为通氧的透明ITO薄膜,所述导体层为不通氧的透明ITO薄膜。
步骤二:待半导体层上的聚苯乙烯微球溶液中的水挥发后,在其上磁控溅射导体层,具体如图2所示,其中,导体层的厚度为5-20nm;并用有机溶剂溶解聚苯乙烯微球,即可在导体层中形成微球轮廓留下的多孔结构,具体如图3所示;其中,所述有机溶剂为丙酮、醋酸乙酯、四氢呋喃的一种或多种;所述有机溶剂优选为丙酮。
步骤三:采用飞秒激光按照预先设定好的图案对半导体层和含有多孔结构的导体层打穿形成沟槽,具体如图4所示;并将离子液滴入沟槽和部分覆盖含有多孔结构的导体层上,具体如图5和图6所示;其中,所述离子液的制备过程具体为:将聚偏氟乙烯-六氟丙烯、1-乙基-3-甲基咪唑和丙酮以1:4:7的重量比混合后加入磁子,放在90℃和700rpm/s的加热搅拌台上混合搅拌3h制备而成。
步骤四:将未覆盖离子液的区域的一个独立单元的顶部多孔结构的导体层表面引出源极,在其底部导电衬底作为漏极,将未覆盖离子液的区域的另一个独立单元的顶部多孔结构的导体层表面引出栅极。
图5为图6的横向对称轴处的截面示意图;图6为顶部导体层及飞秒激光形成的沟槽处滴入离子液形成固态电解质类型的栅介质,以绝缘的硅片(导电衬底)为垂直晶体管的漏极,以顶部的导体层为垂直晶体管的源极,并以附近器件的顶部导体层作为侧栅对晶体管沟道电流进行调控。
实施例1
本实施例中,导电衬底为硅片,导体层为不通氧的透明ITO薄膜,半导体层为通氧的透明ITO薄膜,聚苯乙烯溶液作为形成多孔的模板,固态离子电解质为配置的离子液。
(1)将面积为2cm×2cm、厚度为600μm左右的硅片导电衬底依次使用丙酮、酒精和去离子水进行超声波清洗,之后通过氮气枪吹干。把硅片放入射频磁控溅射真空腔内,参数设定:射频功率、氩气流量、氧气流量和工作压强分别为50W、20sccm、14sccm和0.65Pa(Ar:O2=10:7)。使用ITO靶材,在氩气和氧气混合气体中,通过溅射工艺在该衬底上沉积一层厚度5-20nm的透明ITO薄膜作为半导体层。
(2)使用旋涂仪在沉积好的ITO半导体薄膜层上面,以设定的700rpm/s和5000rpm/s分别旋涂6秒和30秒微球直径为500nm的聚苯乙烯微球溶液(聚苯乙烯微球+水)。
(3)待聚苯乙烯微球溶液中的水挥发后,再次将其放入射频磁控溅射真空腔内,参数设定为射频功率、氩气流量和工作压强分别为50W、15sccm和0.65Pa。使用ITO靶材在聚苯乙烯微球间隙处沉积一层厚度5-20nm的透明ITO薄膜作为导体层。
(4)用丙酮或者四氢呋喃溶液将聚苯乙烯微球溶解掉后,即可在顶部导体层中形成微球轮廓留下的多孔结构。
(5)用飞秒激光按设定的图案对硅片上沉积好两层材料的样品进行处理,将顶部多孔导体层和半导体层打穿形成沟槽,设定激光功率为60%,刻蚀速度为100mm/s,以此形成多个独立的单元集成的阵列。
(6)将聚偏氟乙烯-六氟丙烯(poly(vinylidene fluoride-co-hexafluoropropylene))、1-乙基-3-甲基咪唑(三氟甲烷磺酸盐)(1-ethyl-3-methylimidazolium(trifluoromethanesulfonate))和丙酮以1:4:7的重量比混合后加入磁子,放在90℃和700rpm/s的加热搅拌台上混合搅拌3h制备成离子液。把制备好的离子液滴入飞秒激光形成的沟槽和顶部多孔导体层处,且离子液不能铺满顶部多孔导体层,需要留出位置作为源极和漏极的压针位置。
(7)在一个独立单元的顶部多孔ITO薄膜区域(未覆盖离子液区域)表面引出源电极,同时将该单元的底部硅片衬底作为漏极,另一个独立单元的顶部多孔ITO薄膜区域表面引出栅极,通过离子液作为电介质进行侧栅调控,由此得到由一个个独立的垂直晶体管形成的阵列。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本领域技术的技术人员在本发明公开的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,包括以下步骤:
步骤一:将导电衬底清洗后,在导电衬底上磁控溅射半导体层,并在半导体上旋涂聚苯乙烯微球溶液;
步骤二:待半导体层上的聚苯乙烯微球溶液中的溶剂挥发后,在其上磁控溅射导体层,并用有机溶剂溶解聚苯乙烯微球,即可在导体层中形成微球轮廓留下的多孔结构;
步骤三:采用飞秒激光按照预先设定好的图案对半导体层和含有多孔结构的导体层打穿形成沟槽,并将离子液滴入沟槽和覆盖离子液在部分含有多孔结构的导体层上;
步骤四:在未覆盖离子液的区域引出源极和栅极,并将源极所在单元对应的底部导电衬底作为漏极,即获得独立的垂直晶体管形成的阵列。
2.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述有机溶剂为丙酮、醋酸乙酯、四氢呋喃的一种或多种。
3.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述导电衬底为硅片,所述半导体层为通氧的透明ITO薄膜,所述导体层为不通氧的透明ITO薄膜。
4.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述聚苯乙烯微球溶液为聚苯乙烯微球与溶剂混合形成。
5.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述半导体层的厚度为5-20nm。
6.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述导体层的厚度为5-20nm。
7.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述导电衬底清洗具体为:将导电衬底依次使用丙酮、酒精和去离子水进行超声波清洗,再通过氮气枪吹干。
8.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述步骤四具体为:将未覆盖离子液的区域的一个独立单元的顶部多孔结构的导体层表面引出源极,在其底部导电衬底作为漏极,将未覆盖离子液的区域的另一个独立单元的顶部多孔结构的导体层表面引出栅极。
9.根据权利要求1所述的基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法,其特征在于,所述离子液的制备过程具体为:将聚偏氟乙烯-六氟丙烯、1-乙基-3-甲基咪唑和丙酮以1:4:7的重量比混合后加入磁子,放在90℃和700rpm/s的加热搅拌台上混合搅拌3h制备而成。
CN202210527745.8A 2022-05-16 2022-05-16 基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法 Pending CN114899107A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210527745.8A CN114899107A (zh) 2022-05-16 2022-05-16 基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210527745.8A CN114899107A (zh) 2022-05-16 2022-05-16 基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法

Publications (1)

Publication Number Publication Date
CN114899107A true CN114899107A (zh) 2022-08-12

Family

ID=82724835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210527745.8A Pending CN114899107A (zh) 2022-05-16 2022-05-16 基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法

Country Status (1)

Country Link
CN (1) CN114899107A (zh)

Similar Documents

Publication Publication Date Title
KR101125412B1 (ko) 레지스트 패턴 후육화 재료
EP1398671B1 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
EP0221093B1 (en) Double layer photoresist technique for side-wall profile control in plasma etching processes
US7550248B2 (en) Resist pattern thickening material and process for forming resist pattern, and semiconductor device and process for manufacturing the same
US20040096780A1 (en) Resist pattern thickening material, resist pattern and process for forming the same, and semiconductor device and process for manufacturing the same
KR100382022B1 (ko) 성막 방법
US20040029047A1 (en) Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
CN111039253B (zh) 一种凹槽复合多凸起结构及其制备工艺
Yu et al. Spray coating of photoresist for 3D microstructures with different geometries
CN113629374B (zh) 基于金属辅助化学刻蚀的毫米波芯片腔体器件制备方法
US20080153287A1 (en) Method for patterning a semiconductor device
KR100933538B1 (ko) 레지스트 커버막 형성 재료, 레지스트 패턴의 형성 방법,전자 디바이스 및 그 제조 방법
CN114899107A (zh) 基于飞秒激光的多孔源栅电极垂直晶体管阵列的制备方法
JP2005256110A (ja) 電鋳用型の構造と製造方法およびその電鋳用型を用いた電鋳方法
US20100247770A1 (en) Method for applying coating liquid, method for forming coated film, method for forming a pattern by using the same, and method for manufacturing semiconductor device
CN108962726A (zh) 半导体器件的形成方法
US7361448B2 (en) Resist pattern thickening material and process for forming the same, and semiconductor device and process for manufacturing the same
KR102242524B1 (ko) 전기화학적 물질 반응의 영역제한을 이용하는 패턴 형성 장치 및 방법
CN208898974U (zh) 精细金属掩模的制造系统
JPH03222409A (ja) 半導体装置の製造方法
KR101250411B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
KR101176541B1 (ko) 절연층 패터닝 방법, 상기 방법에 의해서 제조된 절연층 및이를 포함하는 표시 소자
US11487206B2 (en) Methods and apparatus for digital material deposition onto semiconductor wafers
CN109860030A (zh) 自对准双重图形化的方法
CN113140505B (zh) 通孔的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination