CN114896181A - 基于预测分类的硬件旁路电路、方法及电子设备 - Google Patents

基于预测分类的硬件旁路电路、方法及电子设备 Download PDF

Info

Publication number
CN114896181A
CN114896181A CN202210489968.XA CN202210489968A CN114896181A CN 114896181 A CN114896181 A CN 114896181A CN 202210489968 A CN202210489968 A CN 202210489968A CN 114896181 A CN114896181 A CN 114896181A
Authority
CN
China
Prior art keywords
relay
bypass
control end
port
net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210489968.XA
Other languages
English (en)
Other versions
CN114896181B (zh
Inventor
陈先良
周玲
冯志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Leyan Technology Co ltd
Original Assignee
Beijing Leyan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Leyan Technology Co ltd filed Critical Beijing Leyan Technology Co ltd
Priority to CN202210489968.XA priority Critical patent/CN114896181B/zh
Publication of CN114896181A publication Critical patent/CN114896181A/zh
Application granted granted Critical
Publication of CN114896181B publication Critical patent/CN114896181B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种基于预测分类的硬件旁路电路、方法及电子设备，属于电气与电子设备技术领域。该方案包括CPU、FPGA核心处理器、I2C总线、第一继电器控制端、第二继电器控制端、第三继电器控制端、第四继电器控制端、第五继电器控制端、第六继电器控制端、第七继电器控制端、第八继电器控制端；FPGA核心处理器与CPU通过I2C总线连接，CPU向FPGA核心处理器传递8位控制数据；FPGA核心处理器通过GPIO接口与第一、第二、第三、第四、第五、第六、第七、第八继电器控制端电连接。该方案通过FPGA和磁保持继电器，实现对于硬件设备的旁路控制，并根据输入数据的电压等级，进行分类映射，实现对GPIO的控制。

Description

基于预测分类的硬件旁路电路、方法及电子设备
技术领域
本发明涉及电气与电子设备技术领域，更具体地，涉及一种基于预测分类的硬件旁路电路、方法及电子设备。
背景技术
为了避免产品产生单点故障，在设备出现断电和死机时，不能因为串接产品的不可用而导致网络故障。在网络传输过程中，需要设置有旁路电路。旁路电路能够实现在设备死机或设备断电器件，将内外两个端口进行物理联通，变成一根网线，这样数据流量可以直接通过设备，而不受设备自身状态影响。
在本发明技术之前，设备上的旁路开关主要是通过手动设置的，一般通过如下发送进行开启和关闭。在断电状态下，设备的旁路开关处于打开状态，在设备通电状态下，设备的旁路开关经过GPIO控制，实现旁路开关的关闭。现有旁路硬件驱动电路设计时均为采用大量的MOS管，三极管等元器件，并利用大量的与非门等逻辑电路实现对GPIO的控制，从而实现对旁路继电器的控制。但是，由于使用大量的MOS管，三极管等元器件，硬件设计繁琐，可调整性很低，在进行PCB摆件时，会导致使用面积的增大，不利于其他器件的摆件，而且成本极高。
发明内容
鉴于上述问题，本发明提出了一种基于预测分类的硬件旁路电路、方法及电子设备，通过FPGA和磁保持继电器，实现对于硬件设备的旁路控制，并根据输入数据的电压等级，进行分类映射，实现对GPIO的控制。
根据本发明实施例第一方面，提供一种基于预测分类的硬件旁路电路。该电路包括CPU、FPGA核心处理器、I2C总线、第一继电器控制端、第二继电器控制端、第三继电器控制端、第四继电器控制端、第五继电器控制端、第六继电器控制端、第七继电器控制端、第八继电器控制端；所述FPGA核心处理器与所述CPU通过所述I2C总线连接，所述CPU向所述FPGA核心处理器传递8位控制数据；所述FPGA核心处理器通过GPIO接口与所述第一继电器控制端、所述第二继电器控制端、所述第三继电器控制端、所述第四继电器控制端、所述第五继电器控制端、所述第六继电器控制端、所述第七继电器控制端、所述第八继电器控制端电连接；
所述硬件旁路电路还用于通过旁路继电器确定网口的连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器；所述硬件旁路电路还用于获取所述I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据；所述CPU根据所述历史控制数据计算总均方差最小时的目标分类关系；所述FPGA核心处理器获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令；
其中，第一继电器控制器与所述第一继电器控制端、所述第二继电器控制端电连接，所述第一继电器控制器控制第一继电器；
其中，第二继电器控制器与所述第三继电器控制端、所述第四继电器控制端电连接，所述第二继电器控制器控制第二继电器；
其中，第三继电器控制器与所述第五继电器控制端、所述第六继电器控制端电连接，所述第三继电器控制器控制第三继电器；
其中，第四继电器控制器与所述第七继电器控制端、所述第八继电器控制端电连接，所述第四继电器控制器控制第四继电器；
第五继电器控制器与第一继电器组电连接，第六继电器控制器与第二继电器组电连接，第七继电器控制器与第三继电器组电连接，第八继电器控制器与第四继电器组电连接；
所述基于预测分类的硬件旁路电路，具体实施为：获取当前的8位控制数据，根据目标分类关系，判断当前旁路状态，并发出控制指令。
在一个或多个实施例中，优选地，所述第一继电器组包括7个非磁保持继电器，所述第二继电器组包括7个非磁保持继电器，所述第三继电器组包括7个非磁保持继电器，所述第四继电器组包括7个非磁保持继电器。
在一个或多个实施例中，优选地，所述网口包括第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口，且所述网口均有设置有8个接口，其中，所述第一网口与所述第一继电器、所述第一继电器组中的继电器电连接，所述第二网口与所述第一继电器、所述第一继电器组中的继电器电连接，所述第三网口与所述第二继电器、所述第二继电器组中的继电器电连接，所述第四网口与所述第二继电器、所述第二继电器组中的继电器电连接，所述第五网口与所述第三继电器、所述第三继电器组中的继电器电连接，所述第六网口与所述第三继电器、所述第三继电器组中的继电器电连接，所述第七网口与所述第四继电器、所述第四继电器组中的继电器电连接，所述第八网口与所述第四继电器、所述第四继电器组中的继电器电连接。
在一个或多个实施例中，优选地，所述第一继电器、所述第二继电器、所述第三继电器和所述第四继电器均为磁保持继电器。
根据本发明实施例第二方面，提供一种基于预测分类的硬件旁路方法。
在一个或多个实施例中，优选地，所述的一种基于预测分类的硬件旁路方法包括：
确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器；
获取I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据；
根据所述历史控制数据计算总均方差最小时的目标分类关系；
获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令。
在一个或多个实施例中，优选地，所述确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器，具体包括：
所述第一网口的第一接口发送第一测试信号，自动判断所述第一继电器、所述第二继电器、所述第三继电器、所述第四继电器中接收到所述第一测试信号的引脚，并将所述第一网口的第一接口与对应的接受收到所述第一测试信号的引脚之间的关系保存到所述网口连接关系；
所述第一网口的第二接口发送第二测试信号，自动判断所述旁路继电器中接收到所述第二测试信号的引脚，并将所述第一网口的第二接口与对应的接受收到所述第二测试信号的引脚之间的关系保存到所述网口连接关系；
依次完成所述第一网口、所述第二网口、所述第三网口、所述第四网口、所述第五网口、所述第六网口、所述第七网口、所述第八网口中的全部接口发送测试信号，并自动判断全部接口发送测试信号后与对应的所述旁路继电器之间的连接关系，保存到所述网口连接关系。
在一个或多个实施例中，优选地，所述获取I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据，具体包括：
获取在FPGA核心处理器中存储的所述I2C总线的历史上发送的全部的所述8位控制数据；
根据所述网口连接关系获取在FPGA核心处理器中存储的对应的所述全部历史控制指令；
根据所述全部历史控制指令对应获得所述旁路继电器的工作状态。
在一个或多个实施例中，优选地，所述根据所述历史控制数据计算总均方差最小时的目标分类关系，具体包括：
根据所述历史控制数据生成两个序列，所述两个序列分别为I2C总线样本集和预设个数的旁路继电器工作状态集；
随机将所述I2C总线样本集的数据归类到预设个数的所述旁路继电器工作状态集；
利用第一计算公式计算均值向量；
根据第二计算公式计算所有旁路继电器工作状态集的总均方差；
重复随机分配所述I2C总线样本集，利用第三计算公式，确定所述总均方差最小时的目标分类关系；
所述第一计算公式为：
Figure BDA0003630797450000051
其中，Nk为第k个所述均值向量，Mk为第k个所述旁路继电器工作状态集内的样本数目，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，k为表示所述旁路继电器工作状态集序号的整数，i为表示所述I2C总线样本集中样本序号的整数；
其中，旁路继电器工作状态集的通过预设的方式进行设置，每个工作状态集下均有至少一组样本数据。
所述第二计算公式为：
Figure BDA0003630797450000052
其中，E为所有的所述旁路继电器工作状态集的总均方差，S为所述旁路继电器工作状态集的总个数，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，Nk为第k个所述均值向量，k为用于表示所述旁路继电器工作状态集序号的整数，i为用于表示所述I2C总线样本集中样本序号的整数；
所述第三计算公式为：
Figure BDA0003630797450000053
其中，imgmin为获取总均方差最小值时对应的所述旁路继电器工作状态集分布的函数，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，k为表示所述旁路继电器工作状态集序号的整数，i为表示所述I2C总线样本集中样本序号的整数，E为所有的所述旁路继电器工作状态集的总均方差。
在一个或多个实施例中，优选地，所述获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令，具体包括：
获取当前的所述8位控制数据，代入到所述目标分类关系中，确定当前的所述旁路继电器工作状态；
获取所述旁路继电器工作状态，并根据预设表格对应设置为所有继电器的状态值；
根据第四计算公式计算越限程度；
根据所述越限程度利用第五计算公式计算相对越限程度，当所述越限程度或所述相对越限程度不满足预设条件时，所述FPGA核心处理器发出报警信号并停止运行；
在所述绝对越限程度和所述相对越限程度满足预设条件的前提下，利用第六计算公式计算整体健康程度，当所述整体健康程度不在预设范围内时，所述FPGA核心处理器发出报警信号并停止运行；
当所述整体健康程度在预设范围内时，利用第七计算公式计算风险指标；
当所述风险指标低于0.01时，发出正常通断控制指令，当所述风险指标不低于0.01时，所述FPGA核心处理器发出报警信号并停止运行；
收到所述正常通断控制指令后，根据当前的所述旁路继电器工作状态，所述FPGA核心处理器发出控制指令，控制所述第一继电器、所述第二继电器、所述第三继电器、所述第四继电器、所述第五继电器、所述第六继电器、所述第七继电器、所述第八继电器的通断；
所述第四计算公式为：
rx＝|x-xlim|
其中，rx为所述越限程度，x为所述继电器的状态值，xlim为所述继电器的状态值的限值；所述继电器的状态值的限值设置为额定值。
所述第五计算公式为：
Figure BDA0003630797450000071
其中，
Figure BDA0003630797450000072
为所述相对越限程度；
所述第六计算公式为：
Figure BDA0003630797450000073
其中，XPI(k)为所述整体健康程度，Sk为第k次采样获取数据的预想故障集，xl为所述继电器的状态值的风险下限，xh为所述继电器的状态值的风险上限，nx为一个预设整数，wx为所述继电器的状态值x对应的权重值；
预想故障集在每次评估前有具体的设备评估单位提供评估故障的范围；对应每个评估故障的所述继电器的状态值x对应的权重值由评估单位提供；所述继电器的状态值的风险下限和所述继电器的状态值的风险上限由评估单位提供为一个正数。
所述第七计算公式为：
Figure BDA0003630797450000074
其中，fSk为所述第k次采样获取数据的预想故障产生概率，Rx为所述风险指标。第k次采样获取数据的预想故障产生概率为一个固定序列，通过根据经验预设获得，取值小于0.01。
根据本发明实施例第三方面，提供一种电子设备，包括存储器和处理器，所述存储器用于存储一条或多条计算机程序指令，其中，所述一条或多条计算机程序指令被所述处理器执行以实现本发明实施例第一方面中任一项所述的步骤。
本发明的实施例提供的技术方案可以包括以下有益效果：
1)本发明实施例通过磁保持继电器，实现对于硬件设备的旁路控制；
2)本发明实施例根据历史数据，训练获得根据输入数据进行输出状态的自动映射；
3)本发明实施例利用FPGA实现对于单个I2C总线信号的多路转发，进而利用旁路继电器完成了多路网络通断状态的自动控制；
4)本发明实施例利用FPGA进行健康分析和风险校验，进而保证旁路继电器能够安全的执行自动控制命令。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例的一种基于预测分类的硬件旁路电路的结构图。
图2是本发明一个实施例的一种基于预测分类的硬件旁路电路中旁路继电器的连接结构示意图。
图3是本发明一个实施例的一种基于预测分类的硬件旁路方法的流程图。
图4是本发明一个实施例的一种基于预测分类的硬件旁路方法中的确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器的流程图。
图5是本发明一个实施例的一种基于预测分类的硬件旁路方法中的获取I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据的流程图。
图6是本发明一个实施例的一种基于预测分类的硬件旁路方法中的根据所述历史控制数据计算总均方差最小时的目标分类关系的流程图。
图7是本发明一个实施例的一种基于预测分类的硬件旁路方法中的获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令的流程图。
图8是本发明一个实施例中一种电子设备的结构图。
图9是本发明实施例中一种网口接口编号方式。
图10是本发明实施例中旁路状态下第一继电器、第一继电器组和网口连接示意图。
图11是本发明实施例中非旁路状态下第一继电器、第一继电器组和网口连接示意图。
具体实施方式
在本发明的说明书和权利要求书及上述附图中的描述的一些流程中，包含了按照特定顺序出现的多个操作，但是应该清楚了解，这些操作可以不按照其在本文中出现的顺序来执行或并行执行，操作的序号如101、102等，仅仅是用于区分开各个不同的操作，序号本身不代表任何的执行顺序。另外，这些流程可以包括更多或更少的操作，并且这些操作可以按顺序执行或并行执行。需要说明的是，本文中的“第一”、“第二”等描述，是用于区分不同的消息、设备、模块等，不代表先后顺序，也不限定“第一”和“第二”是不同的类型。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了避免产品产生单点故障，在设备出现断电和死机时，不能因为串接产品的不可用而导致网络故障。在网络传输过程中，需要设置有旁路电路。旁路电路能够实现在设备死机或设备断电器件，将内外两个端口进行物理联通，变成一根网线，这样数据流量可以直接通过设备，而不受设备自身状态影响。
在本发明技术之前，设备上的旁路开关主要是通过手动设置的，一般通过如下发送进行开启和关闭。在断电状态下，设备的旁路开关处于打开状态，在设备通电状态下，设备的旁路开关经过GPIO控制，实现旁路开关的关闭。现有旁路硬件驱动电路设计时均为采用大量的MOS管，三极管等元器件，并利用大量的与非门等逻辑电路实现对GPIO的控制，从而实现对旁路继电器的控制。但是，由于使用大量的MOS管，三极管等元器件，硬件设计繁琐，可调整性很低，在进行PCB摆件时，会导致使用面积的增大，不利于其他器件的摆件，而且成本极高。
本发明实施例中，提供了一种基于预测分类的硬件旁路电路、方法及电子设备。该方案通过FPGA和磁保持继电器，实现对于硬件设备的旁路控制，并根据输入数据的电压等级，进行分类映射，实现对GPIO的控制。
根据本发明实施例第一方面，提供一种基于预测分类的硬件旁路电路。
图1是本发明一个实施例的一种基于预测分类的硬件旁路电路的结构图。
如图1所示，所述的一种基于预测分类的硬件旁路电路包括：CPU、FPGA核心处理器、I2C总线、第一继电器控制端、第二继电器控制端、第三继电器控制端、第四继电器控制端、第五继电器控制端、第六继电器控制端、第七继电器控制端、第八继电器控制端；所述FPGA核心处理器与所述CPU通过所述I2C总线连接，所述CPU向所述FPGA核心处理器传递8位控制数据；所述FPGA核心处理器通过GPIO接口与所述第一继电器控制端、所述第二继电器控制端、所述第三继电器控制端、所述第四继电器控制端、所述第五继电器控制端、所述第六继电器控制端、所述第七继电器控制端、所述第八继电器控制端电连接；
图2是本发明一个实施例的一种基于预测分类的硬件旁路电路中旁路继电器的连接结构示意图。
所述硬件旁路电路还用于通过旁路继电器确定网口的连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器；所述硬件旁路电路还用于获取所述I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据；所述CPU根据所述历史控制数据计算总均方差最小时的目标分类关系；所述FPGA核心处理器获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令；
其中，第一继电器控制器与所述第一继电器控制端、所述第二继电器控制端电连接，所述第一继电器控制器控制第一继电器；
其中，第二继电器控制器与所述第三继电器控制端、所述第四继电器控制端电连接，所述第二继电器控制器控制第二继电器；
其中，第三继电器控制器与所述第五继电器控制端、所述第六继电器控制端电连接，所述第三继电器控制器控制第三继电器；
其中，第四继电器控制器与所述第七继电器控制端、所述第八继电器控制端电连接，所述第四继电器控制器控制第四继电器；
第五继电器控制器与第一继电器组电连接，第六继电器控制器与第二继电器组电连接，第七继电器控制器与第三继电器组电连接，第八继电器控制器与第四继电器组电连接；
所述基于预测分类的硬件旁路电路，具体实施为：获取当前的8位控制数据，根据目标分类关系，判断当前旁路状态，并发出控制指令。
在一个或多个实施例中，优选地，所述第一继电器组包括7个非磁保持继电器，所述第二继电器组包括7个非磁保持继电器，所述第三继电器组包括7个非磁保持继电器，所述第四继电器组包括7个非磁保持继电器。
在一个或多个实施例中，优选地，所述网口包括第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口，且所述网口均有设置有8个接口，其中，所述第一网口与所述第一继电器、所述第一继电器组中的继电器电连接，所述第二网口与所述第一继电器、所述第一继电器组中的继电器电连接，所述第三网口与所述第二继电器、所述第二继电器组中的继电器电连接，所述第四网口与所述第二继电器、所述第二继电器组中的继电器电连接，所述第五网口与所述第三继电器、所述第三继电器组中的继电器电连接，所述第六网口与所述第三继电器、所述第三继电器组中的继电器电连接，所述第七网口与所述第四继电器、所述第四继电器组中的继电器电连接，所述第八网口与所述第四继电器、所述第四继电器组中的继电器电连接。
在一个或多个实施例中，优选地，所述第一继电器、所述第二继电器、所述第三继电器和所述第四继电器均为磁保持继电器。
其中，I2C总线英文全称为Inter－Integrated Circuit，对应中文翻译为两线式串行总线。时钟引脚对应串行时钟线，一般串行时钟线也别表示为SCL，SDA引脚对应串行数据线，串行时钟线和串行数据线是I2C总线的信号线，I2C总线在传送数据过程中共有三种类型信号，分别为：开始信号、结束信号和应答信号。其中，开始信号为SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据；结束信号为SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据；应答信号为接收数据的IC在接收到8bit数据后，向发出特定的低电平脉冲，表示已收到数据。向受控单元发出一个信号后，等待受控单元发出一个应答信号，接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。
在本发明实施例中，通过FPGA核心处理器对I2C总线发送的数据进行数据的处理，根据所述8位控制数据的不同，实现对应的所述FPGA核心处理器的GPIO引脚不同输出，例如，当I2C总线输入的8位控制数据为10101010时，对应的FPGA核心处理器的GPIO引脚分别输出1、0、1、0、1、0、1、0。因此，根据此方式，可以直接实现对于数据的分发和处理。
在本发明实施例中，通过BIOS设置一个默认值，例如，默认值为0x55，将该默认值写入FPGA的flash中，通过FPGA控制继电器来实现BYPASS控制。
其中，FPGA全称为Field Programmable Gate Array，对应中文名为现场可编程逻辑门阵列，是一种半定制电路，用于进行电路编程设计；BYPASS为旁路的意思，BYPASS状态表示旁路状态；BIOS为Basic Input Output System的缩写，中文名为基本输入输出系统，用于启动时加载的第一个软件；flash为一种存储器，具体的是一种电可擦可编程只读存储器的形式,允许在操作中被多次擦或写；
图2是本发明一个实施例的一种基于预测分类的硬件旁路电路的旁路继电器控制示意图。
如图2所示，在本发明实施例中，使用一个磁保持继电器，磁保持继电器可以在掉电时，保持在上电之前最后一次的状态。如上电之前为打开，则掉电也变为打开状态，其余非磁保持继电器也打开，则掉电之后，网络可以通过继电器ping通；如上电之后为关闭状态，则掉电之后也为关闭状态，其余非磁保持继电器打开，因为有其中一条信号线未导通，则无法使两个网口ping通。
根据本发明实施例第二方面，提供一种基于预测分类的硬件旁路方法。
图3是本发明一个实施例的一种基于预测分类的硬件旁路方法的流程图。
如图3所示，在一个或多个实施例中，优选地，所述的一种基于预测分类的硬件旁路方法包括：
S301、确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器；
S302、获取I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据；
S303、根据所述历史控制数据计算总均方差最小时的目标分类关系；
S304、获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令。
在本发明实施例中，首先需要确定旁路继电器与所有网口之间的连接关系，通过此网络连接关系后，则可根据对应的网络连接关系，进行全部历史控制数据的训练。所以，通过训练后，生成了目标分类函数。进而则根据当前的8位控制数据，利用目标分类函数，判断当前分类，生成控制指令，使所述旁路继电器进行自动运行。
图4是本发明一个实施例的一种基于预测分类的硬件旁路方法中的确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器的流程图。
如图4所示，在一个或多个实施例中，优选地，所述确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器，具体包括：
S401、所述第一网口的第一接口发送第一测试信号，自动判断所述第一继电器、所述第二继电器、所述第三继电器、所述第四继电器中接收到所述第一测试信号的引脚，并将所述第一网口的第一接口与对应的接受收到所述第一测试信号的引脚之间的关系保存到所述网口连接关系；
S402、所述第一网口的第二接口发送第二测试信号，自动判断所述旁路继电器中接收到所述第二测试信号的引脚，并将所述第一网口的第二接口与对应的接受收到所述第二测试信号的引脚之间的关系保存到所述网口连接关系；
S403、依次完成所述第一网口、所述第二网口、所述第三网口、所述第四网口、所述第五网口、所述第六网口、所述第七网口、所述第八网口中的全部接口发送测试信号，并自动判断全部接口发送测试信号后与对应的所述旁路继电器之间的连接关系，保存到所述网口连接关系。
在本发明实施例中，在进行确定所述旁路继电器时，首先通过第一网口和第二网口分别发送各自的测试信号，对应的在每个旁路继电器上将会收到自动的测试信号，当确认收到了对应的测试信号后，将会自动保存到网口连接关系。因此，最终所述网口连接关系将会作为进行进一步的分类函数训练的基础数据。
图5是本发明一个实施例的一种基于预测分类的硬件旁路方法中的获取I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据的流程图。
如图5所示，在一个或多个实施例中，优选地，所述获取I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据，具体包括：
S501、获取在FPGA核心处理器中存储的所述I2C总线的历史上发送的全部的所述8位控制数据；
S502、根据所述网口连接关系获取在FPGA核心处理器中存储的对应的所述全部历史控制指令；
S503、根据所述全部历史控制指令对应获得所述旁路继电器的工作状态。
在本发明实施例中，在FPGA核心处理器内保存全部的历史数据，每次确定了对应了网口连接关系后，则可以根据网口连接关系直接确定对应的I2C总线的控制指令与继电器的工作，进而通过全部历史控制指令确定所述旁路继电器的工作状态。
图6是本发明一个实施例的一种基于预测分类的硬件旁路方法中的根据所述历史控制数据计算总均方差最小时的目标分类关系的流程图。
如图6所示，在一个或多个实施例中，优选地，所述根据所述历史控制数据计算总均方差最小时的目标分类关系，具体包括：
S601、根据所述历史控制数据生成两个序列，所述两个序列分别为I2C总线样本集和预设个数的旁路继电器工作状态集；
S602、随机将所述I2C总线样本集的数据归类到预设个数的所述旁路继电器工作状态集；
S603、利用第一计算公式计算均值向量；
S604、根据第二计算公式计算所有旁路继电器工作状态集的总均方差；
S605、重复随机分配所述I2C总线样本集，利用第三计算公式，确定所述总均方差最小时的目标分类关系；
所述第一计算公式为：
Figure BDA0003630797450000161
其中，Nk为第k个所述均值向量，Mk为第k个所述旁路继电器工作状态集内的样本数目，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，k为表示所述旁路继电器工作状态集序号的整数，i为表示所述I2C总线样本集中样本序号的整数；
所述第二计算公式为：
Figure BDA0003630797450000162
其中，E为所有的所述旁路继电器工作状态集的总均方差，S为所述旁路继电器工作状态集的总个数，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，Nk为第k个所述均值向量，k为用于表示所述旁路继电器工作状态集序号的整数，i为用于表示所述I2C总线样本集中样本序号的整数；
所述第三计算公式为：
Figure BDA0003630797450000163
其中，
Figure BDA0003630797450000171
为获取总均方差最小值时对应的所述旁路继电器工作状态集分布的函数，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，k为表示所述旁路继电器工作状态集序号的整数，i为表示所述I2C总线样本集中样本序号的整数，E为所有的所述旁路继电器工作状态集的总均方差。
在本发明实施例中，在进行数据训练前，先将全部的所述历史控制数据生成为两个序列，一个序列为I2C总线样本集序列，第二个序列为预设个数的旁路继电器工作状态集。由于，在不同的旁路继电器工作状态下，对应的第一网口和第二网口连接关系是不同的。因此，通过训练获得了目标分类模型。
图7是本发明一个实施例的一种基于预测分类的硬件旁路方法中的获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令的流程图。
如图7所示，在一个或多个实施例中，优选地，所述获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令，具体包括：
S701、获取当前的所述8位控制数据，代入到所述目标分类关系中，确定当前的所述旁路继电器工作状态；
S702、获取所述旁路继电器工作状态，并根据预设表格对应设置为所有继电器的状态值；
S703、根据第四计算公式计算越限程度；
S704、根据所述越限程度利用第五计算公式计算相对越限程度，当所述越限程度或所述相对越限程度不满足预设条件时，所述FPGA核心处理器发出报警信号并停止运行；
S705、在所述绝对越限程度和所述相对越限程度满足预设条件的前提下，利用第六计算公式计算整体健康程度，当所述整体健康程度不在预设范围内时，所述FPGA核心处理器发出报警信号并停止运行；
S706、当所述整体健康程度在预设范围内时，利用第七计算公式计算风险指标；
S707、当所述风险指标低于0.01时，发出正常通断控制指令，当所述风险指标不低于0.01时，所述FPGA核心处理器发出报警信号并停止运行；
S708、收到所述正常通断控制指令后，根据当前的所述旁路继电器工作状态，所述FPGA核心处理器发出控制指令，控制所述第一继电器、所述第二继电器、所述第三继电器、所述第四继电器、所述第五继电器、所述第六继电器、所述第七继电器、所述第八继电器的通断；
所述第四计算公式为：
rx＝|x-xlim|
其中，rx为所述越限程度，x为所述继电器的状态值，xlim为所述继电器的状态值的限值；
所述第五计算公式为：
Figure BDA0003630797450000181
其中，
Figure BDA0003630797450000182
为所述相对越限程度；
所述第六计算公式为：
Figure BDA0003630797450000183
其中，XPI(k)为所述整体健康程度，Sk为第k次采样获取数据的预想故障集，xl为所述继电器的状态值的风险下限，xh为所述继电器的状态值的风险上限，nx为一个预设整数，wx为所述继电器的状态值x对应的权重值；
所述第七计算公式为：
Figure BDA0003630797450000184
其中，fSk为所述第k次采样获取数据的预想故障产生概率，Rx为所述风险指标。
在本发明实施例中，在进行数据训练后，对于任何的8位控制数据，均可以产生对应的旁路继电器工作状态，而每个所述旁路继电器工作状态下，均能够使每个继电器产生对应的通断，进而完成旁路控制。
本发明实施例中，通过对于每次采样中的所有旁路继电器的工作状态作为输入，利用FPGA核心处理器进行在线的故障风险和异常风险的评估，评估后在满足需求的情况下，才能进行FPGA核心处理器的旁路控制，否则可能会引起故障。通过对于状态的限制，健康程度的评估的基础上，最终分析预想故障下的风险指标，在三个条件都满足情况下，FPGA核心处理器产生的信号将会保证整个硬件旁路系统的控制命令可靠执行。
根据本发明实施例第三方面，提供一种电子设备。图8是本发明一个实施例中一种电子设备的结构图。图8所示的电子设备为通用时序数据分类装置，其包括通用的计算机硬件结构，其至少包括处理器801和存储器802。处理器801和存储器802通过总线803连接。存储器802适于存储处理器801可执行的指令或程序。处理器801可以是独立的微处理器，也可以是一个或者多个微处理器集合。由此，处理器801通过执行存储器802所存储的指令，从而执行如上所述的本发明实施例的方法流程实现对于数据的处理和对于其它装置的控制。总线803将上述多个组件连接在一起，同时将上述组件连接到显示控制器804和显示装置以及输入/输出(I/O)装置805。输入/输出(I/O)装置805可以是鼠标、键盘、调制解调器、网络接口、触控输入装置、体感输入装置、打印机以及本领域公知的其他装置。典型地，输入/输出装置805通过输入/输出(I/O)控制器806与系统相连。
图9是本发明实施例中一种网口接口编号方式。依次提供了每个接口的编号，并以此为基础进行旁路状态的分析，A网口为对应第一网口，B网口为第二网口，此种情况下，对应接口分别为A1-A8和B1-B8。图10是本发明实施例中旁路状态下第一继电器、第一继电器组和网口连接示意图。在旁路状态下，第一继电器采用磁保持继电器，而第一继电器组中的全部继电器采用非磁保持继电器。在旁路状态下的连通通路为：A1-B1、A2-B2、A3-B3、A4-B4、A5-B5、A6-B6、A7-B7、A8-B8。图11是本发明实施例中非旁路状态下第一继电器、第一继电器组和网口连接示意图。在非旁路状态下，第一继电器采用磁保持继电器，而第一继电器组中的全部继电器采用非磁保持继电器。在非旁路状态下的连通通路为网口与网络变压器C的C1-C12连接。这种情况下，信号通过网络变压器与网口形成通路，进行传输。
本发明的实施例提供的技术方案可以包括以下有益效果：
1)本发明实施例通过磁保持继电器，实现对于硬件设备的旁路控制；
2)本发明实施例根据历史数据，训练获得根据输入数据进行输出状态的自动映射；
3)本发明实施例利用FPGA实现对于单个I 2C总线信号的多路转发，进而利用旁路继电器完成了多路网络通断状态的自动控制；
4)本发明实施例利用FPGA进行健康分析和风险校验，进而保证旁路继电器能够安全的执行自动控制命令。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种基于预测分类的硬件旁路电路，其特征在于，该电路包括：CPU、FPGA核心处理器、I2C总线、第一继电器控制端、第二继电器控制端、第三继电器控制端、第四继电器控制端、第五继电器控制端、第六继电器控制端、第七继电器控制端、第八继电器控制端；所述FPGA核心处理器与所述CPU通过所述I2C总线连接，所述CPU向所述FPGA核心处理器传递8位控制数据；所述FPGA核心处理器通过GPIO接口与所述第一继电器控制端、所述第二继电器控制端、所述第三继电器控制端、所述第四继电器控制端、所述第五继电器控制端、所述第六继电器控制端、所述第七继电器控制端、所述第八继电器控制端电连接；
所述硬件旁路电路还用于通过旁路继电器确定网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器；所述硬件旁路电路还用于获取所述I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据；所述CPU根据所述历史控制数据计算总均方差最小时的目标分类关系；所述FPGA核心处理器获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令；
其中，第一继电器控制器与所述第一继电器控制端、所述第二继电器控制端电连接，所述第一继电器控制器控制第一继电器；
其中，第二继电器控制器与所述第三继电器控制端、所述第四继电器控制端电连接，所述第二继电器控制器控制第二继电器；
其中，第三继电器控制器与所述第五继电器控制端、所述第六继电器控制端电连接，所述第三继电器控制器控制第三继电器；
其中，第四继电器控制器与所述第七继电器控制端、所述第八继电器控制端电连接，所述第四继电器控制器控制第四继电器；
第五继电器控制器与第一继电器组电连接，第六继电器控制器与第二继电器组电连接，第七继电器控制器与第三继电器组电连接，第八继电器控制器与第四继电器组电连接；
所述基于预测分类的硬件旁路电路，具体实施为：获取当前的8位控制数据，根据目标分类关系，判断当前旁路状态，并发出控制指令。
2.如权利要求1所述的一种基于预测分类的硬件旁路电路，其特征在于，所述第一继电器组包括7个非磁保持继电器，所述第二继电器组包括7个非磁保持继电器，所述第三继电器组包括7个非磁保持继电器，所述第四继电器组包括7个非磁保持继电器。
3.如权利要求1所述的一种基于预测分类的硬件旁路电路，其特征在于，所有网口包括第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口，且所述网口均有设置有8个接口，其中，所述第一网口与所述第一继电器、所述第一继电器组中的继电器电连接，所述第二网口与所述第一继电器、所述第一继电器组中的继电器电连接，所述第三网口与所述第二继电器、所述第二继电器组中的继电器电连接，所述第四网口与所述第二继电器、所述第二继电器组中的继电器电连接，所述第五网口与所述第三继电器、所述第三继电器组中的继电器电连接，所述第六网口与所述第三继电器、所述第三继电器组中的继电器电连接，所述第七网口与所述第四继电器、所述第四继电器组中的继电器电连接，所述第八网口与所述第四继电器、所述第四继电器组中的继电器电连接。
4.如权利要求1所述的一种基于预测分类的硬件旁路电路，其特征在于，所述第一继电器、所述第二继电器、所述第三继电器和所述第四继电器均为磁保持继电器。
5.一种基于预测分类的硬件旁路方法，其特征在于，该方法包括：
确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器；
获取I2C总线在历史中发送的8位控制数据，根据网口连接关系提取全部的历史控制数据；
根据所述历史控制数据计算总均方差最小时的目标分类关系；
获取当前的所述8位控制数据，根据所述目标分类关系，判断当前旁路状态，并发出控制指令。
6.如权利要求5所述的一种基于预测分类的硬件旁路方法，其特征在于，所述确定旁路继电器与第一网口、第二网口、第三网口、第四网口、第五网口、第六网口、第七网口、第八网口之间的网口连接关系，其中，所述旁路继电器包括第一继电器、第二继电器、第三继电器、第四继电器，具体包括：
所述第一网口的第一接口发送第一测试信号，自动判断所述第一继电器、所述第二继电器、所述第三继电器、所述第四继电器中接收到所述第一测试信号的引脚，并将所述第一网口的第一接口与对应的接受收到所述第一测试信号的引脚之间的关系保存到所述网口连接关系；
所述第一网口的第二接口发送第二测试信号，自动判断所述旁路继电器中接收到所述第二测试信号的引脚，并将所述第一网口的第二接口与对应的接受收到所述第二测试信号的引脚之间的关系保存到所述网口连接关系；
依次完成所述第一网口、所述第二网口、所述第三网口、所述第四网口、所述第五网口、所述第六网口、所述第七网口、所述第八网口中的全部接口发送测试信号，并自动判断全部接口发送测试信号后与对应的所述旁路继电器之间的连接关系，保存到所述网口连接关系。
7.如权利要求5所述的一种基于预测分类的硬件旁路方法，其特征在于，所述获取I2C总线在历史中发送的8位控制数据，根据所述网口连接关系提取全部的历史控制数据，具体包括：
获取在FPGA核心处理器中存储的所述I2C总线的历史上发送的全部的所述8位控制数据；
根据所述网口连接关系获取在FPGA核心处理器中存储的对应的所述全部历史控制指令；
根据所述全部历史控制指令对应获得所述旁路继电器的工作状态。
8.如权利要求7所述的一种基于预测分类的硬件旁路方法，其特征在于，所述根据所述历史控制数据计算总均方差最小时的目标分类关系，具体包括：
根据所述历史控制数据生成两个序列，所述两个序列分别为I2C总线样本集和预设个数的旁路继电器工作状态集；
随机将所述I2C总线样本集的数据归类到预设个数的所述旁路继电器工作状态集；
利用第一计算公式计算均值向量；
根据第二计算公式计算所有旁路继电器工作状态集的总均方差；
重复随机分配所述I2C总线样本集，利用第三计算公式，确定所述总均方差最小时的目标分类关系；
所述第一计算公式为：
Figure FDA0003630797440000041
其中，Nk为第k个所述均值向量，Mk为第k个所述旁路继电器工作状态集内的样本数目，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，k为表示所述旁路继电器工作状态集序号的整数，i为表示所述I2C总线样本集中样本序号的整数；
所述第二计算公式为：
Figure FDA0003630797440000042
其中，E为所有的所述旁路继电器工作状态集的总均方差，S为所述旁路继电器工作状态集的总个数，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，Nk为第k个所述均值向量，k为用于表示所述旁路继电器工作状态集序号的整数，i为用于表示所述I2C总线样本集中样本序号的整数；
所述第三计算公式为：
Figure FDA0003630797440000051
其中，imgmin为获取总均方差最小值时对应的所述旁路继电器工作状态集分布的函数，Ck为第k个所述旁路继电器工作状态集，xi为所述I2C总线样本集中的第i个样本，k为表示所述旁路继电器工作状态集序号的整数，i为表示所述I2C总线样本集中样本序号的整数，E为所有的所述旁路继电器工作状态集的总均方差。
9.一种电子设备，包括存储器和处理器，其特征在于，所述存储器用于存储一条或多条计算机程序指令，其中，所述一条或多条计算机程序指令被所述处理器执行以实现如权利要求5-8任一项所述的步骤。
CN202210489968.XA 2022-05-06 2022-05-06 基于预测分类的硬件旁路电路、方法及电子设备 Active CN114896181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210489968.XA CN114896181B (zh) 2022-05-06 2022-05-06 基于预测分类的硬件旁路电路、方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210489968.XA CN114896181B (zh) 2022-05-06 2022-05-06 基于预测分类的硬件旁路电路、方法及电子设备

Publications (2)

Publication Number Publication Date
CN114896181A true CN114896181A (zh) 2022-08-12
CN114896181B CN114896181B (zh) 2023-03-31

Family

ID=82719264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210489968.XA Active CN114896181B (zh) 2022-05-06 2022-05-06 基于预测分类的硬件旁路电路、方法及电子设备

Country Status (1)

Country Link
CN (1) CN114896181B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006101460A (ja) * 2004-09-30 2006-04-13 Yazaki Corp ネットワーク中継装置
CN1795396A (zh) * 2003-04-15 2006-06-28 真实定位公司 多路定位处理器
CN102377586A (zh) * 2010-08-16 2012-03-14 研祥智能科技股份有限公司 一种网络旁路装置及其处理网络旁路的方法
CN103580901A (zh) * 2012-08-06 2014-02-12 研祥智能科技股份有限公司 一种网络旁路控制装置及其控制方法
CN103856338A (zh) * 2012-12-03 2014-06-11 上海粱江通信系统股份有限公司 一种用于串接通信设备的自动旁路装置及方法
CN205901764U (zh) * 2016-06-14 2017-01-18 深圳市祈飞科技有限公司 一种网口bypass系统
CN106773961A (zh) * 2016-12-19 2017-05-31 中国电子科技集团公司第十八研究所 基于fpga的空间锂电池均衡控制系统
CN109407574A (zh) * 2018-09-19 2019-03-01 北京机械设备研究所 一种多总线可选择输出控制装置及其方法
CN110389571A (zh) * 2018-04-20 2019-10-29 广州小鹏汽车科技有限公司 一种总线自动化测试系统及方法
CN212750729U (zh) * 2020-08-17 2021-03-19 北京乐研科技有限公司 一种旁路控制电路及网络安全设备
CN112804265A (zh) * 2021-04-08 2021-05-14 北京乐研科技有限公司 一种单向网闸接口电路、方法及可读存储介质
CN112995337A (zh) * 2021-04-13 2021-06-18 北京乐研科技有限公司 基于高性能处理器芯片的高性能物联网硬件平台及方法
CN113259183A (zh) * 2021-07-05 2021-08-13 北京简网科技有限公司 一种网络继电器的控制方法、装置、电子设备及存储介质
CN214412749U (zh) * 2021-09-06 2021-10-15 北京华电众信技术股份有限公司 网络安全设备
CN113723377A (zh) * 2021-11-02 2021-11-30 南京信息工程大学 一种基于ld-ssd网络的交通标志检测方法
CN114090360A (zh) * 2022-01-20 2022-02-25 苏州浪潮智能科技有限公司 一种服务器调试装置、方法及其介质
CN114384896A (zh) * 2022-01-12 2022-04-22 北京交通大学 轨道交通列控车载设备模拟电路级健康度预测方法及系统

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1795396A (zh) * 2003-04-15 2006-06-28 真实定位公司 多路定位处理器
JP2006101460A (ja) * 2004-09-30 2006-04-13 Yazaki Corp ネットワーク中継装置
CN102377586A (zh) * 2010-08-16 2012-03-14 研祥智能科技股份有限公司 一种网络旁路装置及其处理网络旁路的方法
CN103580901A (zh) * 2012-08-06 2014-02-12 研祥智能科技股份有限公司 一种网络旁路控制装置及其控制方法
CN103856338A (zh) * 2012-12-03 2014-06-11 上海粱江通信系统股份有限公司 一种用于串接通信设备的自动旁路装置及方法
CN205901764U (zh) * 2016-06-14 2017-01-18 深圳市祈飞科技有限公司 一种网口bypass系统
CN106773961A (zh) * 2016-12-19 2017-05-31 中国电子科技集团公司第十八研究所 基于fpga的空间锂电池均衡控制系统
CN110389571A (zh) * 2018-04-20 2019-10-29 广州小鹏汽车科技有限公司 一种总线自动化测试系统及方法
CN109407574A (zh) * 2018-09-19 2019-03-01 北京机械设备研究所 一种多总线可选择输出控制装置及其方法
CN212750729U (zh) * 2020-08-17 2021-03-19 北京乐研科技有限公司 一种旁路控制电路及网络安全设备
CN112804265A (zh) * 2021-04-08 2021-05-14 北京乐研科技有限公司 一种单向网闸接口电路、方法及可读存储介质
CN112995337A (zh) * 2021-04-13 2021-06-18 北京乐研科技有限公司 基于高性能处理器芯片的高性能物联网硬件平台及方法
CN113259183A (zh) * 2021-07-05 2021-08-13 北京简网科技有限公司 一种网络继电器的控制方法、装置、电子设备及存储介质
CN214412749U (zh) * 2021-09-06 2021-10-15 北京华电众信技术股份有限公司 网络安全设备
CN113723377A (zh) * 2021-11-02 2021-11-30 南京信息工程大学 一种基于ld-ssd网络的交通标志检测方法
CN114384896A (zh) * 2022-01-12 2022-04-22 北京交通大学 轨道交通列控车载设备模拟电路级健康度预测方法及系统
CN114090360A (zh) * 2022-01-20 2022-02-25 苏州浪潮智能科技有限公司 一种服务器调试装置、方法及其介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
崔德庆: "DWR-1型电机软启动器的自动旁路运行", 《电子世界》 *
齐亚琳等: "提高继电器触点抗浪涌能力的一种新颖旁路保护电路", 《电子元器件应用》 *

Also Published As

Publication number Publication date
CN114896181B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
CN109617241B (zh) 一种基于变电站内全景数据的智能顺控系统和方法
CN109613329A (zh) 一种精细线损分析系统
CN109948808A (zh) 变电站设备故障案例库的建库方法、故障诊断方法及系统
CN101937222A (zh) 板级测试系统
CN111796233B (zh) 双母线接线形式下多台电压互感器继发性误差的评估方法
CN105894920A (zh) 一种使用仿真智能电能表的故障模拟方法
CN103913728B (zh) 一种基于便携式雷达综合测试仪的测试方法
CN114511026A (zh) 一种故障诊断方法、装置、终端设备及存储介质
CN107169658A (zh) 基于可信度的湿法冶金浓密机的故障诊断方法
CN106296440A (zh) 基于ann和es集成的变电站告警信息分析决策系统和方法
CN114239734A (zh) 一种分布式车载健康管理系统
WO2002039645A2 (en) Network diagnostic meter
CN114896181B (zh) 基于预测分类的硬件旁路电路、方法及电子设备
CN106610462A (zh) 电子系统、系统诊断电路与其操作方法
CN109116835A (zh) 一种船用功能插件测试方法及装置
CN106093629A (zh) 红外旋转导弹的弹载计算机的单元测试系统及测试方法
CN112666878A (zh) 一种联锁系统io接点模拟装置
CN107861004A (zh) 一种备自投自动测试系统
CN207703311U (zh) 一种民用智能燃气表整机功能检测设备的控制系统
CN116106733A (zh) 一种隔离开关位置确认方法及系统
SE420972B (sv) Kopplingsanordning for en indirekt styrd formedlingsanleggning, serskilt telefonformedlingsanleggning
CN109450044A (zh) 充电桩电能管理方法及系统
CN205449232U (zh) Ic卡智能燃气表整机综合检测装置
Le et al. Adaptive thresholding-a robust fault detection approach
Kornaszewski Programmable logic controllers for systems of automatic of the level crossing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant