CN114880036B - 一种risc-v系统中处理多核访问的调试模块的调试方法 - Google Patents
一种risc-v系统中处理多核访问的调试模块的调试方法 Download PDFInfo
- Publication number
- CN114880036B CN114880036B CN202210564677.2A CN202210564677A CN114880036B CN 114880036 B CN114880036 B CN 114880036B CN 202210564677 A CN202210564677 A CN 202210564677A CN 114880036 B CN114880036 B CN 114880036B
- Authority
- CN
- China
- Prior art keywords
- core
- debugging
- target
- request
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开一种RISC‑V系统中处理多核访问的调试模块的调试方法,调试模块用于将调试器发送的多核访问命令,转换为基于RISC‑V架构的CPU内核能够识别的指令,通过本发明的方法能够使用外部调试器在单核或多核RISC‑V架构系统中实现同时暂停或唤醒多核并调试的功能,并且能够实现复位即可调试。
Description
技术领域
本发明涉及芯片调试领域,具体而言,涉及一种RISC-V系统中处理多核访问的调试模块的调试方法。
背景技术
在多核(Multiple harts)系统中,由于封装或良率的原因,不能保证所有内核都可以正常工作,很大概率部分内核是无效的。多核系统的调试(DEBUG),大部分情况是系统运行后,通过外部调试工具加载调试程序,借助仿真器进行测试。在调试时,由于部分内核失效,导致外部调试工具选择错误调试目标,导致调试失败。在个别情况下,还需要在内核复位后立刻启动调试功能,而现有的调试方法均无法实现。因此,需要设计一种能够自动过滤无效内核调试模块进行调试,且复位即可调试。
发明内容
为了解决上述问题,本发明提供一种针对RISC-V(基于精简指令集(RISC)原则的开源指令集架构)系统中处理多核访问的调试模块的调试方法,该模块用于将调试器发送的多核访问命令,转换为基于RISC-V架构的CPU内核能够识别的指令,通过本发明的方法能够使用外部调试器对单核或多核RISC-V架构系统中实现同时暂停(halt)或唤醒(resume)多核并调试的功能,并且能够实现复位即可调试。
为达到上述目的,本发明提供了一种RISC-V系统中处理多核访问的调试模块的调试方法,其包括:
步骤S1:解析RISC-V调试标准定义的寄存器,所述寄存器包括控制寄存器dmcontrol和内核阵列寄存器hawindow,并提取单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的信息,其中CPU的每个核有一个唯一的ID;
步骤S2:根据单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的内容,生成最终的调试目标,其中:
如果根据单核多核选择控制信号hasel判断处理器为单核,则通过单核ID选择信号hartsel选择目标核,生成调试目标为单核调试目标;
如果根据单核多核选择控制信号hasel判断处理器为为多核,则通过多核ID选择信号hawindow选择目标核,生成调试目标为多核调试目标;
步骤S3:调试模块根据控制寄存器dmcontrol操作的暂停请求和步骤S2选中的目标核,生成多组暂停请求信号,并同时发送给对应的目标核;
步骤S4:调试模块根据每个核的状态统计系统内多核运行的状态信息,并结合调试目标核统计有效的暂停请求,生成多核暂停状态信息;其中,有效暂停请求为:
若目标核当前处于运行状态,那么此时的暂停请求是有效的;
若目标核已经处于暂停状态,那么此时的暂停请求是无效的;
步骤S5:调试模块根据目标核的ID通过APB总线接口,对每一目标核发送调试命令并读取调试命令运行结果,完成调试功能;
步骤S6:调试模块根据控制寄存器dmcontrol操作的唤醒命令请求、步骤S2选中的目标核及步骤S4的多核暂停状态信息,生成多组唤醒请求信号,并分别发送给对应的目标核;
步骤S7:调试模块根据步骤S4统计的系统内多核运行的状态信息,生成唤醒命令确认信号,用于反馈唤醒请求的行为结果;
步骤S8:完成全部调试过程。
在本发明一实施例中,其中,步骤S2还包括对单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的内容进行多配置组合,排除错误配置,生成有效的多核选择信号,具体包括:
若上一次调试选择的是单核调试目标,本次选择的是多核调试目标,则在本次选择的多核调试目标中,保留上一次调试选择的是单核调试目标的结果,调试目标核取最大值;以及
调试模块通过内核状态判断对应核是否为有效核,并在有效核中选取目标核进行调试。
在本发明一实施例中,其中,步骤S3具体为:
当在步骤S2选中的目标核为单核调试目标时,当控制寄存器dmcontrol发出暂停请求时,调试模块则直接向单核调试目标发送暂停控制信号;
当在步骤S2选中的目标核为多核调试目标时,当控制寄存器dmcontrol发出暂停请求时,调试模块则分别向每个目标核发送一暂停控制信号。
在本发明一实施例中,其中,步骤S3还包括:
当控制寄存器dmcontrol发出暂停请求时,调试模块将暂停请求命令和多核选择信号进行与操作,以实现多核同时暂停的功能;
当控制寄存器dmcontrol发出复位暂停请求时,即内核在复位撤除后立刻暂停,调试模块保留步骤S2中的多核调试目标的ID,并同时发送复位暂停命令,以在下次复位撤除后,对应内核进入暂停状态。
在本发明一实施例中,其中,步骤S4中调试模块同时监控所有核的运行状态,以便于信息统计并快速反馈给状态寄存器;且调试模块统计有效的多核暂停状态,并在任何调试命令执行前确认每一核的当前状态。
在本发明一实施例中,其中,在步骤S5中,调试模块对不同目标核发送的调试命令为不同的命令,且核与核之间相互不影响。
在本发明一实施例中,其中,在步骤S6中,还包括:
调试模块根据控制寄存器dmcontrol操作的唤醒命令请求及当前核的状态,仅对当前处于暂停状态核发送有效的唤醒请求信号。
本发明的RISC-V系统中处理多核访问的调试模块的调试方法,与现有技术相比,在RISC-V架构系统中能够对单核或多核实现同时暂停(halt)或唤醒(resume)并调试的功能,并且能够实现复位即可调试。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明一实施例的流程图,如图1所示,本实施例提供了一种RISC-V系统中处理多核访问的调试模块的调试方法,其包括:
步骤S1:解析RISC-V调试标准定义的寄存器,所述寄存器包括控制寄存器dmcontrol和内核阵列寄存器hawindow(Hart Array Window),并提取单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow等的信息,其中CPU的每个核有一个唯一的ID,即标识信息;其中,RISC-V调试标准(RISC-V DEBUG spec)是由RISC-V组织定义的基于RISC-V架构的调试标准。
步骤S2:根据单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的内容,生成最终的调试目标;本实施例是根据基于RISC-V架构的调试标准,控制寄存器定义的选择信号,生成最终的调试目标,调试目标可为单核调试目标或多核调试目标。
其中,具体为:
如果根据单核多核选择控制信号hasel判断处理器为单核,则通过单核ID选择信号hartsel选择目标核,生成调试目标为单核调试目标;
如果根据单核多核选择控制信号hasel判断处理器为为多核,则通过多核ID选择信号hawindow选择目标核,生成调试目标为多核调试目标;
在本实施例中,其中,步骤S2还包括对单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的内容进行多配置组合,排除错误配置,生成有效的多核选择信号,具体包括:
若上一次调试选择的是单核调试目标,本次选择的是多核调试目标,则在本次选择的多核调试目标中,保留上一次调试选择的是单核调试目标的结果,调试目标核取最大值;以及
调试模块通过内核状态判断对应核是否为有效核,并在有效核中选取目标核进行调试。
首先,根据外部调试器发送的命令,判断当前调试目标是单核还是多核。在基于RISC-V架构的调试标准中,定义了两种方法选择目标核。一种是选择单核,一种是选择多核。这两种选择方法不是互斥的。如果前一次调试选择的是单核,后一次调试选择多核,选择的多核目标可能包含了前一次调试的单核,也可能没有包含该单核。为了防止调试器重复操作,选择多核时,仍保留单核的选择结果,调试目标核取最大值。
其次,调试器可以通过内核状态判断哪些是有效核,然后在有效核中选取目标核进行调试。如果调试人员忽略此步骤,会导致调试结果和预期不符。本方法内部会排除这样的错误配置。
步骤S3:调试模块根据控制寄存器dmcontrol操作的暂停请求和步骤S2选中的目标核,生成多组暂停请求信号,并同时发送给对应的目标核;
在本实施例中,其中,步骤S3具体为:
当在步骤S2选中的目标核为单核调试目标时,当控制寄存器dmcontrol发出暂停请求时,调试模块则直接向单核调试目标发送暂停控制信号;
当在步骤S2选中的目标核为多核调试目标时,当控制寄存器dmcontrol发出暂停请求时,调试模块则分别向每个目标核发送一暂停控制信号。由于调试模块与每个核都是由单独的一根信号线连接,因此,本实施例针对多核目标发出的多个暂停控制信号是对每个核单独发出的。
在本实施例中,其中,步骤S3还包括:
当控制寄存器dmcontrol发出暂停请求时,调试模块将暂停请求命令和多核选择信号进行与操作,以实现多核同时暂停的功能;
当控制寄存器dmcontrol发出复位暂停请求时,即内核在复位撤除后立刻暂停,调试模块保留步骤S2中的多核调试目标的ID,并同时发送复位暂停命令,以在下次复位撤除后,对应内核进入暂停状态。
步骤S4:调试模块根据每个核的状态统计系统内多核运行的状态信息,并结合调试目标核统计有效的暂停请求,生成多核暂停状态信息(Halted状态信息:内核暂停状态,即内核不执行指令);其中,有效暂停请求为:
若目标核当前处于运行状态,那么此时的暂停请求是有效的;
若目标核已经处于暂停状态,那么此时的暂停请求是无效的;此时,调试模块不会把暂停请求发送给目标核。
由于每个核都有2种状态,运行状态和暂停状态。当对应核处于运行状态时,可以接受调试模块发送的暂停控制信号,则运行状态变成暂停状态;而当对应核处于暂停状态时,可以接受调试模块发送的唤醒控制信号,则暂停状态变成运行状态;目标核的ID包含在多核暂停状态信息中,对于多核暂停信息,每个bit代表一个核,如bit0代表ID为0的核;bit1代表ID为1的核,以此类推。
在本实施例中,其中,步骤S4中调试模块同时监控所有核的运行状态,以便于信息统计并快速反馈给状态寄存器;且调试模块统计有效的多核暂停状态,并在任何调试命令执行前确认每一核的当前状态。
步骤S5:调试模块根据目标核的ID通过APB(Advanced Peripheral Bus)总线接口,对每一目标核发送调试命令abstract command并读取调试命令abstract command运行结果,完成调试功能;
在本实施例中,其中,在步骤S5中,调试模块对不同目标核发送的调试命令abstract command可为不同的命令,且核与核之间相互不影响。
步骤S6:调试模块根据控制寄存器dmcontrol操作的唤醒命令请求、步骤S2选中的目标核及步骤S4的多核暂停状态信息,生成多组唤醒请求信号(resume),并分别发送给对应的目标核;
在本实施例中,其中,在步骤S6中,还包括:
调试模块根据控制寄存器dmcontrol操作的唤醒命令请求及当前核的状态,仅对当前处于暂停状态核发送有效的唤醒请求信号。
步骤S7:调试模块根据步骤S4统计的系统内多核运行的状态信息,生成唤醒命令确认(resumeack)信号,用于反馈唤醒请求(resume)的行为结果;
running:运行状态,表征目前内核正在正常运行;
resume:唤醒命令请求,通常为唤醒处于暂停状态的内核,使其继续执行指令;
resumeack:唤醒命令确认,通常用于对唤醒命令的确认,步骤S7中DEBUG模块实现了区别于running状态的resumeack信号,避免在单步调试过程中无法正确获取resume请求的运行结果。
内核的状态有两种,一种是运行状态,一种是暂停状态,而对于DEBUG模块,内核的运行状态又分为两种情况,一种是内核复位后的正常工作状态,一种是调试器发送唤醒请求以后,内核从暂停到运行的状态。DEBUG模块会记录唤醒请求,结合内核的运行状态,生成唤醒请求确认,以提供给调试器。
步骤S8:完成全部调试过程。
调试过程即DEBUG过程,包含了暂停和唤醒2个操作,暂停指的是前述DEBUG模块(调试模块),对处于运行态的目标核发送暂停控制信号,目标核进入暂停态,处于暂停态的目标核可以接受DEBUG模块发送的调试命令;而调试过程结束以后,需要对目标核发送唤醒请求,使目标核从暂停态回到运行态,这时才算完成一次标准的DEBUG过程。
本发明的RISC-V系统中处理多核访问的调试模块的调试方法,与现有技术相比,在RISC-V架构系统中能够对单核或多核实现同时暂停(halt)或唤醒(resume)并调试的功能,并且能够实现复位即可调试。
本领域普通技术人员可以理解:附图只是一个实施例的示意图,附图中的模块或流程并不一定是实施本发明所必须的。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (7)
1.一种RISC-V系统中处理多核访问的调试模块的调试方法,其特征在于,包括:
步骤S1:解析RISC-V调试标准定义的寄存器,所述寄存器包括控制寄存器dmcontrol和内核阵列寄存器hawindow,并提取单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的信息,其中CPU的每个核有一个唯一的ID;
步骤S2:根据单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的内容,生成最终的调试目标,其中:
如果根据单核多核选择控制信号hasel判断处理器为单核,则通过单核ID选择信号hartsel选择目标核,生成调试目标为单核调试目标;
如果根据单核多核选择控制信号hasel判断处理器为为多核,则通过多核ID选择信号hawindow选择目标核,生成调试目标为多核调试目标;
步骤S3:调试模块根据控制寄存器dmcontrol操作的暂停请求和步骤S2选中的目标核,生成多组暂停请求信号,并同时发送给对应的目标核;
步骤S4:调试模块根据每个核的状态统计系统内多核运行的状态信息,并结合调试目标核统计有效的暂停请求,生成多核暂停状态信息;其中,有效暂停请求为:
若目标核当前处于运行状态,那么此时的暂停请求是有效的;
若目标核已经处于暂停状态,那么此时的暂停请求是无效的;
步骤S5:调试模块根据目标核的ID通过APB总线接口,对每一目标核发送调试命令并读取调试命令运行结果,完成调试功能;
步骤S6:调试模块根据控制寄存器dmcontrol操作的唤醒命令请求、步骤S2选中的目标核及步骤S4的多核暂停状态信息,生成多组唤醒请求信号,并分别发送给对应的目标核;
步骤S7:调试模块根据步骤S4统计的系统内多核运行的状态信息,生成唤醒命令确认信号,用于反馈唤醒请求的行为结果;
步骤S8:完成全部调试过程。
2.根据权利要求1所述的调试方法,其特征在于,步骤S2还包括对单核多核选择控制信号hasel、单核ID选择信号hartsel以及多核ID选择信号hawindow的内容进行多配置组合,排除错误配置,生成有效的多核选择信号,具体包括:
若上一次调试选择的是单核调试目标,本次选择的是多核调试目标,则在本次选择的多核调试目标中,保留上一次调试选择的是单核调试目标的结果,调试目标核取最大值;以及
调试模块通过内核状态判断对应核是否为有效核,并在有效核中选取目标核进行调试。
3.根据权利要求2所述的调试方法,其特征在于,步骤S3具体为:
当在步骤S2选中的目标核为单核调试目标时,当控制寄存器dmcontrol发出暂停请求时,调试模块则直接向单核调试目标发送暂停控制信号;
当在步骤S2选中的目标核为多核调试目标时,当控制寄存器dmcontrol发出暂停请求时,调试模块则分别向每个目标核发送一暂停控制信号。
4.根据权利要求3所述的调试方法,其特征在于,步骤S3还包括:
当控制寄存器dmcontrol发出暂停请求时,调试模块将暂停请求命令和多核选择信号进行与操作,以实现多核同时暂停的功能;
当控制寄存器dmcontrol发出复位暂停请求时,即内核在复位撤除后立刻暂停,调试模块保留步骤S2中的多核调试目标的ID,并同时发送复位暂停命令,以在下次复位撤除后,对应内核进入暂停状态。
5.根据权利要求4所述的调试方法,其特征在于,步骤S4中调试模块同时监控所有核的运行状态,以便于信息统计并快速反馈给状态寄存器;且调试模块统计有效的多核暂停状态,并在任何调试命令执行前确认每一核的当前状态。
6.根据权利要求5所述的调试方法,其特征在于,在步骤S5中,调试模块对不同目标核发送的调试命令为不同的命令,且核与核之间相互不影响。
7.根据权利要求6所述的调试方法,其特征在于,在步骤S6中,还包括:
调试模块根据控制寄存器dmcontrol操作的唤醒命令请求及当前核的状态,仅对当前处于暂停状态核发送有效的唤醒请求信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210564677.2A CN114880036B (zh) | 2022-05-23 | 2022-05-23 | 一种risc-v系统中处理多核访问的调试模块的调试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210564677.2A CN114880036B (zh) | 2022-05-23 | 2022-05-23 | 一种risc-v系统中处理多核访问的调试模块的调试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114880036A CN114880036A (zh) | 2022-08-09 |
CN114880036B true CN114880036B (zh) | 2023-07-28 |
Family
ID=82677310
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210564677.2A Active CN114880036B (zh) | 2022-05-23 | 2022-05-23 | 一种risc-v系统中处理多核访问的调试模块的调试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114880036B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111881636A (zh) * | 2020-07-07 | 2020-11-03 | 广芯微电子(广州)股份有限公司 | 一种基于risc-v芯片的仿真调试方法及装置 |
CN114239806A (zh) * | 2021-12-16 | 2022-03-25 | 浙江大学 | 一种risc-v架构的多核神经网络处理器芯片 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11023342B2 (en) * | 2018-11-30 | 2021-06-01 | Western Digital Technologies, Inc. | Cache diagnostic techniques |
-
2022
- 2022-05-23 CN CN202210564677.2A patent/CN114880036B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111881636A (zh) * | 2020-07-07 | 2020-11-03 | 广芯微电子(广州)股份有限公司 | 一种基于risc-v芯片的仿真调试方法及装置 |
CN114239806A (zh) * | 2021-12-16 | 2022-03-25 | 浙江大学 | 一种risc-v架构的多核神经网络处理器芯片 |
Non-Patent Citations (2)
Title |
---|
基于RISC-V微处理器的软硬件调试方法研究与实现;苏嘉玮 等;航天标准化;全文 * |
基于RISC-V的多核可重构处理器架构研究;刘强;关宁;王冠雄;杨凯;黄硕;;航天标准化(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114880036A (zh) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20210011451A (ko) | 하드웨어 가속을 위한 하드웨어 리소스들의 임베디드 스케줄링 | |
CN105446933B (zh) | 多核心处理器的调试系统与调试方法 | |
US9251308B2 (en) | Simulation method, system, and program | |
JP5308098B2 (ja) | 情報処理装置試験プログラム及び方法 | |
JP5379862B2 (ja) | シミュレーション方法、システム及びプログラム | |
US20220237144A1 (en) | Baseboard management controller and construction method thereof | |
CN114153783B (zh) | 多核通信机制的实现方法、系统、计算机设备及存储介质 | |
US7698544B2 (en) | Automatic halting of a processor in debug mode due to reset | |
CN110955503B (zh) | 任务调度方法及装置 | |
CN114880036B (zh) | 一种risc-v系统中处理多核访问的调试模块的调试方法 | |
RU2432601C2 (ru) | Метод внедрения детерминизма среди множества интервалов тактирования | |
US10088523B2 (en) | Debug adapter | |
CN109992388B (zh) | 一种用于核电厂安全级设备软件多任务管理系统 | |
US9563494B2 (en) | Systems and methods for managing task watchdog status register entries | |
Ma et al. | design of safety PLC execution unit based on redundancy structure of heterogeneous dual-processor | |
CN101458671B (zh) | 外设访问控制方法、装置与系统 | |
CN108196849A (zh) | 一种低延迟指令调度器 | |
CN102819508B (zh) | 响应来自安防监控子系统信号的方法 | |
CN114218067A (zh) | 一种异构众核软件调试装置及调试方法 | |
US6463482B1 (en) | Control, of conflict between MPC transfer and DMC transfer with measurement of instruction execution time | |
CN117971743B (zh) | 一种基于总线结构的嵌入式平台同步通信系统和方法 | |
CN111143141B (zh) | 一种状态机设置方法及系统 | |
CN117332742B (zh) | 一种芯片设计阶段的仿真验证方法和装置 | |
CN112860622B (zh) | 一种处理系统以及一种片上系统 | |
Weinstock et al. | AMVP-a high performance virtual platform using parallel SystemC for multicore ARM architectures: work-in-progress |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |