CN114879014A - 射频芯片测试方法、装置、测试设备、介质及测试系统 - Google Patents

Abstract

本发明实施例公开了一种射频芯片测试方法、装置、测试设备、介质及测试系统。所述方法包括：确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点；按照所述测试频点次序对各所述被测射频芯片进行测试。该方法通过确定各被测射频芯片对应的测试频点次序，并按照该次序对各被测射频芯片进行测试，能够使得在多芯片测试的情况下，同一测试时间段内每颗芯片所对应的测试频点不同，有效避免了测试时多颗芯片之间存在信号频率相互干扰的问题，从而提高了芯片的测试效率。

Description

射频芯片测试方法、装置、测试设备、介质及测试系统

技术领域

本发明实施例涉及芯片测试技术领域，尤其涉及一种射频芯片测试方法、装置、测试设备、介质及测试系统。

背景技术

射频芯片，是指将无线电信号通信转换成一定的无线电信号波形，并通过天线谐振发送出去的一个电子元器件。为了保证芯片的品质，通常会对制造完成的芯片进行测试。

目前，在芯片的量产测试中，通常使用多芯片(Multi-Site)测试方式同时对多颗芯片进行测试，以提升生产的效率。

然而，当芯片测试中涉及到射频测试项目，采用Multi-Site方式会使得同一测试时间段内多颗芯片之间存在信号频率的相互干扰，例如M芯片(Site-M)中的待测试器件(Device under Test，DUT)发射的信号被N芯片(Site-N)中的标准器件(Golden Unit，GU)接收到，或者是Site-M中的GU发射的信号被Site-N中的DUT接收到。为了避免芯片在进行射频测试时出现信号干扰的情况，目前多采用串行测试方法，即每个测试时间段内，每次使用一个芯片依次进行测试，但是串行测试方法会提高时间上的成本，降低芯片测试效率。故，如何在采用Multi-Site测试方式的情况下避免芯片间射频信号频率的相互干扰，以提升测试效率，是当前亟待解决的技术问题。

发明内容

本发明实施例提供了一种射频芯片测试方法、装置、测试设备、介质及测试系统，以降低在同时测试时多颗芯片间射频信号的相互干扰，提高芯片的测试效率。

第一方面，本发明实施例提供了一种射频芯片测试方法，包括：

确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点；

按照所述测试频点次序对各所述被测射频芯片进行测试。

可选的，按照如下至少一种方式确定各所述被测射频芯片对应的测试频点次序：

从预设频率列表中选取设定数量个第一测试频点，并将各所述第一测试频点按照第一排序规则确定各所述被测射频芯片对应的测试频点次序；

从至少两个预设频率间隔内各选取一个第二测试频点，并将各所述第二测试频点按照第二排序规则确定各所述被测射频芯片对应的测试频点次序；

将待测频段中的预设特征频点按照第三排序规则确定各所述被测射频芯片对应的测试频点次序。

可选的，按照所述测试频点次序对各所述被测射频芯片进行测试，包括：

在预设同步指令和/或预设测试指令的控制下，按照各自的测试频点次序，对相应的被测射频芯片进行测试。

可选的，所述被测射频芯片包括封装有天线的雷达芯片，所述天线包括发射天线和接收天线。

可选的，同一时段内被测射频芯片的数量不超过所述测试频点次序中各测试频点的数量。

可选的，在按照所述测试频点次序对各所述被测射频芯片进行测试之前，还包括：

针对每个被测射频芯片，控制所述被测射频芯片对应的待测试器件与所述被测射频芯片中的发射天线和/或接收天线耦接。

可选的，还包括：按照如下方式通过所述待测试器件对所述被测射频芯片进行测试：

通过所述待测试器件对所述被测射频芯片中的发射链路进行测试，和/或对所述被测射频芯片中的接收链路进行测试。

第二方面，本发明实施例还提供了一种射频芯片测试装置，包括：

配置模块，用于确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，同一时段各所述被测射频芯片对应的测试频点不同；

测试模块，用于按照所述测试频点次序，对对应的被测射频芯片进行测试。

第三方面，本发明实施例还提供了一种测试设备，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序；

所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现本发明实施例提供的射频芯片测试方法。

第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现本发明实施例提供的射频芯片测试方法。

第五方面，本发明实施例还提供了一种射频芯片测试系统，包括：至少两个被测射频芯片以及本发明实施例提供的测试设备，所述测试设备与各所述被测射频芯片连接。

本发明实施例提供了一种射频芯片测试方法、装置、测试设备、介质及测试系统，首先确定至少两个被测射频芯片的测试频点，以及各被测射频芯片对应的测试频点次序，其中，测试频点次序满足：同一时段各被测射频芯片对应于不同的测试频点；然后按照测试频点次序对各被测射频芯片进行测试。本实施例通过确定各被测射频芯片对应的测试频点次序，并按照该次序对各被测射频芯片进行测试，能够使得在多芯片测试的情况下，同一测试时间段内每颗芯片所对应的测试频点不同，有效避免了测试时多颗芯片之间存在信号频率相互干扰的问题，从而提高了芯片的测试效率。利用上述测试方式，本申请适用于用于产生调频连续波的雷达芯片批量测试其发射链路和接收链路，由此有效提高测试效率。

附图说明

图1为本发明实施例一提供的一种射频芯片测试方法的流程示意图；

图2为本发明实施例二提供的一种射频芯片测试方法的流程示意图；

图3为本发明实施例二提供的一种测试频点及测试频点次序初始化的示意图；

图4为本发明实施例二提供的一种测试频点次序调整后的示意图；

图5为本发明实施例三提供的一种射频芯片测试装置的架构示意图；

图6为本发明实施例四提供的一种测试设备的结构示意图；

图7为本发明实施例六提供的一种射频芯片测试系统的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。此外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

本发明使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分地基于”。术语“一个实施例”表示“至少一个实施例”。

需要注意，本发明中提及的“第一”、“第二”等概念仅用于对相应内容进行区分，并非用于限定顺序或者相互依存关系。

需要注意，本发明中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。

实施例一

图1为本发明实施例一提供的一种射频芯片测试方法的流程示意图，该方法可适用于芯片测试的情况，该方法可以由射频芯片测试装置来执行，其中该装置可由软件和/或硬件实现，并一般集成在测试设备上，在本实施例中测试设备包括但不限于：自动测试机台(Automatic Test Equipment，ATE)等设备。

如图1所示，本发明实施例一提供的一种射频芯片测试方法，该方法包括如下步骤：

S110、确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点。

其中，测试频点可以认为是指被测射频芯片的测试频段内的各个固定频率；在本步骤中，为了便于多芯片的同时测试，每个被测射频芯片的测试频点数量可以保持一致。需要说明的是，为保证被测射频芯片测试结果的准确性，测试频点的选取需要包括测试频段的频率上限值、频率下限值以及中心频率值，除此之外的其他测试频点可以在测试频段内根据固定的频率间隔进行选取，也可以在测试频段内随机选取，此处对此不作限定，可根据实际测试需求进行其他测试频点的选取，且其他频点的选取数量也可根据实际需求和测试频段的大小来灵活确定。

此外，需要说明的是，同一测试时间段内，如若多个被测射频芯片对应的测试频点间相差过小，则可能会产生信号频率间的相互干扰。因此，在本实施例中，采用基于固定频率间隔的形式选取测试频点的方式，即从测试频段的最低频点值(或最高频点值)开始，依次设选取大于或等于某个预设数值的频点作为测试频点，其中该预设数值可以保证同一测试时间段内，所选取的测试频点间不会产生信号频率干扰。此处不对预设数值的设定进行限定，可根据被测射频芯片的测试频段大小和实际需求进行灵活设定；例如，若测试频段为76-81GHz，则可以设置预设数值为100MHz；若测试频段为500-700MHz，则可以设置预设数值为10MHz等。

测试频段可以是指被测射频芯片需要被测试的频率范围，在本实施例中可根据实际需求和被测射频芯片的实际频段来确定对应的测试频段。在本步骤中，以被测射频芯片的测试频段为76-81GHz为例，若按照固定的频率间隔为1GHz进行测试频点的选取，则选取出测试频段的频率下限值76GHz和频率上限值81GHz。例如在测试频点的数量为偶数的情况下，中心频率值可以选取为两个测试频点，即78GHz和79GHz，则所选取的测试频点可以表示为76GHz、77GHz、78GHz、79GHz、80GHz和81GHz。

测试频点次序可以认为是指对于某一个被测射频芯片，所对应的各个测试频点之间的排列顺序。其中，测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点，可以认为是指在进行多芯片测试时，各个被测射频芯片在同一测试时间段内所对应的测试频点各不同。也就是说，各个被测射频芯片各自所对应的测试频点次序之间是两两互不相同的。甚至在相邻测试时间段内，各个被测射频芯片各自所对应的测试频点次序之间是两两互不相同的，由此有效减少在同一时段内切换不同测试频点的测试时隙时，多个被测射频芯片之间产生信号干扰的机会。同一时段各被测射频芯片对应于不同的测试频点，还可以认为是指进行多芯片测试时，在测试的干扰范围内的各个被测射频芯片在同一测试时间段内所对应的测试频点各不同。例如，在同一测试时间段内，若相邻的被测射频芯片之间以相同测试频点进行测试，会彼此信号干扰，则相邻的被测射频芯片之间的测试频点各不相同，不相邻的被测射频芯片之间的测试频点可能相同。

S120、按照所述测试频点次序对各所述被测射频芯片进行测试。

在步骤中，可以按照所确定的测试频点次序，通过ATE机台对各被测射频芯片进行测试。此外，在测试过程中，每个被测射频芯片针对同一个测试频点都要进行发射信号和接收信号的测试，但是需要说明的是，在该过程中发射信号和接收信号的测试是不能同时进行的；如可以是先进行发射信号的测试再进行接收信号的测试，也可以是先进行接收信号的测试再进行发送信号的测试，此处对此不作限定。

需要说明的是，在本实施例中，为了保证测试频点次序满足同一时段各被测射频芯片对应于不同的测试频点这一条件，可以对被测射频芯片的数量和测试频点的数量进行限定；如在每次的多芯片测试过程中，被测射频芯片的数量不超过测试频点的数量。

本发明实施例一提供的一种射频芯片测试方法，首先确定至少两个被测射频芯片的测试频点，以及各被测射频芯片对应的测试频点次序，其中，测试频点次序满足：同一时段各被测射频芯片对应于不同的测试频点；然后按照测试频点次序对各被测射频芯片进行测试。该方法通过确定各被测射频芯片对应的测试频点次序，并按照该次序对各被测射频芯片进行测试，能够使得在多芯片测试的情况下，同一测试时间段内每颗芯片所对应的测试频点不同，有效避免了测试时多颗芯片之间存在信号频率相互干扰的问题，从而提高了芯片的测试效率。

实施例二

图2为本发明实施例二提供的一种射频芯片测试方法的流程示意图，本实施例二在上述各实施例的基础上进行细化。在本实施例中，对确定各被测射频芯片对应的测试频点次序的过程进行了具体描述。需要说明的是，未在本实施例中详尽描述的技术细节可参见上述任意实施例。

如图2所示，本发明实施例二提供的一种射频芯片测试方法，该方法包括如下步骤：

S210、确定待测频段的特征频点，所述特征频点包括频率上限值、频率下限值以及中心频率值。

其中，待测频段可以认为是指被测射频芯片待测试的测试频段。特征频点可以认为是指影响被测射频芯片测试结果准确性等性能指标的标志性测试频点，如待测频段的频率上限值、频率下限值以及中心频率值中的至少之一。

中心频率值可以是根据频率上限值和频率下限值之间的中间值来计算得到的；也可以是按照所设定的频率间隔先得到各个测试频点(此处的测试频点中包括待测频段的频率上限值和频率下限值)，然后从各个测试频点中选取处于中间位置的频点作为中心频率值，且需要说明的是，若选取的测试频点为偶数个，则中心频率值可以选取处于中间位置的两个测试频点；若选取的测试频点为奇数个，则中心频率值可以选取处于中心位置的单个测试频点。

S220、按照设定频率间隔，确定所述频率下限值与所述中心频率值之间、所述中心频率值与所述频率上限值之间的测试频点。

其中，所设定的频率间隔可以认为是每个测试频点之间的频率差，此处对此不作限定，可以根据实际需求和待测频段的范围大小进行灵活设置。

示例性的，在本步骤中是通过先确定频率上限值、频率下限值以及中心频率值，此时中心频率值可以认为是通过频率上限值和频率下限值之间计算得到的中心值，然后再按照设定的频率间隔来确定测试频点。其具体实现过程如下：首先可以根据待测频段的范围大小确定频率下限值(即待测频段的最小值)与频率上限值(即待测频段的最大值)，并根据频率上限值和频率下限值计算得到中心频率值，然后按照所设定的频率间隔来确定频率下限值与中心频率值之间的测试频点，同样按照所设定的频率间隔来确定频率上限值与中心频率值之间的测试频点。需要说明的是，在确定测试频点时，确定频率下限值与中心频率值之间的测试频点所采用的频率间隔与确定频率上限值与中心频率值之间的测试频点所采用的频率间隔，可以是设定成相同的，也可以是设定成不同的，本步骤中对此不作限定。

可选的，根据设定冗余度，确定所述频率下限值的第一冗余测试频点，以及所述频率上限值的第二冗余测试频点，其中，所述测试频点包括所述第一冗余测试频点和所述第二冗余测试频点。

其中，冗余度可以认为是从安全性角度考虑多余的一个量，这个量是为了保障被测射频芯片在工作频段(工作频段可理解为被测射频芯片可工作的频率范围)之外的某段频率范围内也可以正常运转。也就是说，被测射频芯片的测试频率范围(即待测频段)可能要比工作频段大，此时测试频率范围中非工作频段范围的频段可以认为是被测射频芯片的冗余度。可理解的是，待测频段可以大于被测射频芯片的工作频段。为了确保被测射频芯片的测量结果全面性，一般情况下，可以在冗余度的频率范围内确定相应的冗余测试频点也作为测试频点。冗余测试频点可以认为是与待测频段范围的频率下限值和频率上限值相差一定频率间隔的固定频率点，其中频率间隔和冗余测试频点的数量可以根据被测射频芯片的真实频率范围和实际需求进行设定，此处对此不作限定。

在本步骤中，以在工作频段范围的左右两侧各选取一个冗余测试频点为例，如可以将与频率下限值相差一定频率间隔的一个固定频率点确定为第一冗余测试频点，将与频率上限值相差一定频率间隔的一个固定频率点确定为第二冗余测试频点，然后将上述两个所确定的冗余测试频点也作为测试频点进行芯片测试。需要说明的是，在进行芯片测试时，可以选取冗余测试频点加入测试频点一起进行测试，也可以只针对待测频段所选取的测试频点进行测试，此处对此不作限定。

S230、将测试频点按照指定顺序排列，得到一个射频芯片的测试频点次序。

其中，指定顺序可以认为是将所选取的测试频点按照从小到大的顺序排列；也可以认为是将所选取的测试频点按照从大到小的顺序排列；或者也可以是将所选取的测试频点随机排列等。

S240、按照设定步长对所述测试频点次序中的测试频点进行至少一次循环移位，每次循环移位得到另一个射频芯片的测试频点次序。

在一个实施例中，首先选取每组中的其中一个被测射频芯片作为第一被测射频芯片，并按照指定顺序进行测试频点排序，得到第一被测射频芯片的一个测试频点次序，作为第一测试频点次序；然后根据第一测试频点次序，按照设定步长对第一测试频点次序中的测试频点进行至少一次循环移位，得到第二个被测射频芯片所对应的第二测试频点次序；以此类推，每组中剩下的被测射频芯片所对应的测试频点次序均可以通过按照设定步长，对上一个被测射频芯片所对应的测试频点次序中的测试频点进行至少一次循环移位的方式来得到。

需要说明的是，设定步长可以认为是每隔预设数量的测试频点就进行至少一次循环移位，其中预设数量可以是一个测试频点，也可以是两个测试频点等，以达到同一时段内各被测射频芯片对应于不同的测试频点的目的。如此只要保证最后所获得的各被测射频芯片对应的测试频点次序，能够使得在同一时段内各被测射频芯片对应于不同的测试频点即可。

在本步骤中，可以通过ATE机台自主控制各被测射频芯片所对应的测试频点次序，并对各被测射频芯片进行测试；也可以通过计算机等设备来编程实现测试频点次序的控制指令，并将通过控制指令来控制调整各被测射频芯片所对应的测试频点次序，然后ATE机台根据所调整的测试频点次序来对各被测射频芯片进行测试。

S250、按照所述测试频点次序对各所述被测射频芯片进行测试。

在一实施例中，S230和S240也可以替换为S260和S270，具体包括：

S260、初始化所述测试频点以及各所述被测射频芯片对应的测试频点次序，其中，各所述被测射频芯片初始化的测试频点次序相同。

其中，初始化测试频点，可以认为是将每组中的各个被测射频芯片所对应的测试频点选取为相同的。初始化各被测射频芯片对应的测试频点次序，可以认为是将每组中的各个被测射频芯片所对应的测试频点的排列顺序(即测试频点次序)设定为相同的，此处不对初始化的测试频点的排列顺序进行限定。在本步骤中，可以通过计算机等设备编程来实现控制测试频点以及各被测射频芯片对应的测试频点次序的初始化。

S270、根据外接设备的次序调整指令，调整各所述被测射频芯片对应的测试频点次序。

其中，次序调整指令可以认为是控制各被测射频芯片对应的测试频点次序进行调整的指令。外接设备可以认为是计算机、上位机等电子设备。示例性的，可以根据外接设备，如计算机所编程实现的次序调整指令，来调整各被测射频芯片对应的测试频点次序，使得同一时段内各被测射频芯片对应于不同的测试频点。在本步骤中，不对测试频点次序的调整方式进行限定，如可以是通过上述S240循环移位的方式来调整测试频点次序。

可选的，射频芯片测试方法还包括：对被测射频芯片进行分组，每个分组中被测射频芯片的数量不超过所述测试频点的数量；按照所述测试频点次序对各所述被测射频芯片进行测试，具体包括：在不同时段，依次对每个分组中的被测射频芯片进行测试。

其中，可以根据实际需求、芯片的性能以及所需测试频点的数量对被测射频芯片进行分组。芯片的性能可以认为是指芯片所具有的射频信号工作范围，如有的被测射频芯片的射频信号工作范围为76-81GHz，有的被测射频芯片的射频信号工作范围为60-64GHz等，可以把射频信号工作范围一致的被测射频芯片分到一组进行测试，从而实现对不同工作范围的被测射频芯片的测试。在分组时，为了满足同一时段各被测射频芯片对应于不同的测试频点，每个分组中被测射频芯片的数量不超过测试频点的数量，如被测射频芯片的数量等于测试频点的数量，或者是被测射频芯片的数量小于测试频点的数量，此处对此不作限定。

在本实施例中，对被测射频芯片进行分组时，每个测试组中的被测射频芯片数量可以是相同的，如每组都分到固定数量的被测射频芯片进行测试；也可以是不同的，如有的测试组分到5个被测射频芯片，有的测试组分到4个被测射频芯片等；此处对此不作限定。

在一个实施例中，若测试频点数量为10个，则为满足被测射频芯片的数量不超过测试频点数量，分组方式可以为10个被测射频芯片为一组，分到最后若剩余芯片不足10个也分为一组，此时多芯片测试的效率可以达到最高。

在一个实施例中，在进行多芯片测试时，可以先对被测射频芯片进行分组，每组中所分到的被测射频芯片数量相同；且每组中的各个被测射频芯片所对应的测试频点次序互不相同，而各组之间的测试频点次序可以是相互对应并相同的。如假设被测射频芯片1-4为第一组，被测射频芯片5-8为第二组，以此类推。在这种情况下，第一组中的各个被测射频芯片所对应的测试频点次序互不相同，第二组中的各个被测射频芯片所对应的测试频点次序也互不相同，但是第二组中的被测射频芯片5-8的测试频点次序可以对应于第一组中的被测射频芯片1-4的测试频点次序，即可以与第一组对应相同，以此类推，后续的每组被测射频芯片的测试频点次序可以与第一组对应相同。然后，按照测试频点次序，在不同的测试时段，依次对每个分组中的被测射频芯片进行测试。在此基础上，对于被测射频芯片数量较多的情况，尤其是被测射频芯片的数量大于测试频点的数量的情况，也可以实现高效的测试。

需要说明的是，本实施例不限定对于每个分组内的被测射频芯片确定测试频点以及测试频点次序的具体方式，具体可参见本申请任意实施例。

还需要说明的是，上述步骤S210-S230作为实施例一中的步骤S110中确定至少两个被测射频芯片的测试频点的至少一种具体示例。其按照实际测试需求而进行组合，例如兼顾预设的频率间隔和特征频点、测试频点的数量等，选择包含预设特征频点以及大于等于预设频率间隔的对应数量的测试频点。所述步骤S240-S270作为实施例一中的步骤S110中确定各被测射频芯片对应的测试频点次序的至少一种具体示例。其按照实际测试需求而进行组合，例如，当所确定的各测试频点中既包含特征频点又包含预设频率列表中所提及的测试频点，则结合各自的排序规则，对所得到的各测试频点进行多种排序，并分配给不同的被测射频芯片，例如，各排序规则依据被测射频芯片的测试位置而设置，或随机设置等。如此，达到同一时段各被测射频芯片对应于不同的测试频点的目的。

图3为本发明实施例二提供的一种测试频点及测试频点次序初始化的示意图。

在一个实施例中，以4个被测射频芯片同时测试，且被测射频芯片的待测频段为76-81GHz为例，具体实现过程如下：首先确定频率上限值和频率下限值分别为76GHz和81GHz，然后可以采用频率间隔为1GHz的方式来选取中心频率值和其他测试频点，所选取的测试频点可以表示为76GHz、77GHz、78GHz、79GHz、80GHz和81GHz，其中78GHz和79GHz可以认为是所选取的中心频率值。然后，对上述所选取的测试频点以及各被测射频芯片对应的测试频点次序进行初始化，如图3所示，初始化后的各个被测射频芯片(即图3中的Site1、Site2、Site3和Site4)所对应的测试频点次序均相同，即以从小到大的顺序进行排序。可见，这种情况下各被测射频芯片之间存在信号频率相互干扰的问题，只适用串行测试。

图4为本发明实施例二提供的一种测试频点次序调整后的示意图。初始化的各个被测射频芯片对应的测试频点次序是相同的，在此基础上可以通过计算机编程生成一个对应的次序调整指令，以对各个被测射频芯片所对应的测试频点次序进行调整；如图4所示，该次序调整指令为Site1保持原有测试频点次序，Site2以Site1为参考，按照步长为1对测试频点次序中的测试频点进行一次循环移位得到调整后的测试频点次序，以此类推，按照上述方式可分别得到Site3和Site4调整后的测试频点次序。最后按照测试频点次序对各个被测射频芯片进行测试。调整后的测试频点次序满足同一测试时间段内每颗芯片所对应的测试频点不同，有效避免了测试时多颗芯片之间存在信号频率相互干扰的问题，从而提高了芯片的测试效率。

本发明实施例二提供的一种射频芯片测试方法，该方法具体化了确定各被测射频芯片对应的测试频点次序的过程。该方法通过调整不同被测射频芯片的测试频点次序，能够使得同一时段内各被测射频芯片对应于不同的测试频点，在进行多芯片测试时有效避免了多颗芯片之间存在信号频率相互干扰的问题，从而提高了芯片的测试效率。此外，通过对被测射频芯片进行分组测试，对于被测射频芯片数量较多或者多个被测射频芯片性能存在差异的情况，都可以实现灵活、高效的测试。

可选的，按照如下至少一种方式确定各被测射频芯片对应的测试频点次序：从预设频率列表中选取设定数量个第一测试频点，并将各第一测试频点按照第一排序规则确定各被测射频芯片对应的测试频点次序；从至少两个预设频率间隔内各选取一个第二测试频点，并将各第二测试频点按照第二排序规则确定各被测射频芯片对应的测试频点次序；将待测频段中的预设特征频点按照第三排序规则确定各被测射频芯片对应的测试频点次序。

其中，预设频率列表可理解为预先设定的包含多个固定频率的列表，该多个固定频率为测试频段内的频率值；此处对预设频率列表中所包含的固定频率值以及所包含的固定频率个数不作具体限定，可根据实际需求进行设定。第一测试频点可以是指从预设频率列表中所选取的测试频点。设定数量可理解为预先设定的测试频点选取数量，此处对设定数量不作具体限定，如可以选取预设频率列表中的所有固定频率，也可以选取预设频率列表中的部分固定频率。第一排序规则可理解为预先设定的对第一测试频点进行排序的规则，此处对第一排序规则不作具体限定，只要保证排序后的各个被测射频芯片对应的测试频点次序之间是两两互不相同的即可。

具体的，可以从预设频率列表中选取设定数量的第一测试频点，并将各第一测试频点按照第一排序规则确定各被测射频芯片对应的测试频点次序。

预设频率间隔可理解为预先设定的频率间隔。可理解的是，预设频率间隔在待测频段内。第二测试频点可以是指从预设频率间隔中所选取的测试频点。第二排序规则可理解为预先设定的对第二测试频点进行排序的规则，此处对第二排序规则不作具体限定，只要保证排序后的各个被测射频芯片对应的测试频点次序之间是两两互不相同的即可。

具体的，可从至少两个预设频率间隔内各选取一个第二测试频点，并将所选取的各第二测试频点按照第二排序规则确定各被测射频芯片对应的测试频点次序。

预设特征频点可理解为预先设定的特征频点，此处对预设特征频点不作具体限定，如预设特征频点可以包括待测频段的频率上限值、频率下限值以及中心频率值等。第三排序规则可理解为预先设定的对预设特征频点进行排序的规则，此处对第三排序规则不作具体限定，只要保证排序后的各个被测射频芯片对应的测试频点次序之间是两两互不相同的即可。

具体的，可以将待测频段中的预设特征频点按照第三排序规则确定各被测射频芯片对应的测试频点次序。

其中上述第一排序规则、第二排序规则、第三排序规则的排序规则可相同，也可不同。例如上述示例中提及的：各排序规则依据被测射频芯片的测试位置而设置，或随机设置等。

需要说明的是，可选的，同一时段内被测射频芯片的数量不超过测试频点次序中各测试频点的数量。

可理解的是，为了保证测试频点次序满足同一时段各被测射频芯片对应于不同的测试频点这一条件，同一时段(即同一测试时间段内)内被测射频芯片的数量不超过测试频点次序中各测试频点的数量。

可选的，与实施例一中的步骤S110不同的是，按照测试频点次序对各被测射频芯片进行测试的方式包括：在预设同步指令和/或预设测试指令的控制下，按照各自的测试频点次序，对相应的被测射频芯片进行测试。

其中，预设同步指令可理解为在同一测试时间段内，预先设定的用于控制各被测射频芯片同步处理对应测试频点的指令；为此，在同一时间段内，测试设备依据最慢的测试频点的测试时长来输出同步指令，由此减少在测试频点切换的时隙内，至少相邻的被测射频芯片处于同一测试频点的测试环境下。

预设测试指令可理解为预先设定的控制各被测射频芯片按照测试频点的排列顺序依次测试发射链路或测试接收链路的指令。如预设测试指令可以是按照所对应的被测射频芯片的测试频点的排列顺序，先测试发射链路后测试接收链路，或者是先测试接收链路后测试发射链路。如此，测试设备依据该测试指令自动按照各测试频点的排列顺序依次对发射链路和接收链路进行测试。

本实施例可以在预设同步指令和/或预设测试指令的控制下，按照各自的测试频点次序，对相应的被测射频芯片进行测试。例如，可以在预设同步指令的控制下，使得在同一测试时间段内，每个被测射频芯片同步开始按照该测试时间段内的测试频点进行测试。也可以在预设测试指令的控制下(如先测试发射链路后测试接收链路)，使得在同一测试时间段内，每个被测射频芯片按照对应的测试频点先测试发射链路后测试接收链路。

例如，被测射频芯片包括封装有天线的雷达芯片，其中，天线包括发射天线和接收天线。其中，被测射频芯片包括封装有天线的雷达芯片，该天线可以包括发射天线和接收天线。雷达芯片可以是一种基于雷达频率应用的微型传感器，其中可封装有天线，以用于发射和接收相应的信号。发射天线可理解为用于发射相应信号的天线；接收天线可理解为用于接收相应信号的天线。为此，发射天线耦接测试设备中的接收波导装置，以形成测试发射链路；以及接收天线耦接测试设备中的发射波导装置，以形成测试接收链路。

又如，被测射频芯片包括射频发射装置和射频接收装置，其中，射频发射装置的射频发射信号引脚连接测试设备，以形成测试发射链路；以及射频接收装置的射频接收信号引脚连接测试设备，以形成测试接收链路。

可选的，在按照测试频点次序对各被测射频芯片进行测试之前，还包括：针对每个被测射频芯片，控制被测射频芯片对应的待测试器件与被测射频芯片中的发射天线和/或接收天线耦接。

其中，两个器件的耦接可理解为在两个器件之间串联加入了一个电容器件。在按照测试频点次序对各被测射频芯片进行测试之前，针对每个被测射频芯片，可以控制被测射频芯片对应的待测试器件(即DUT)与被测射频芯片中的发射天线和/或接收天线耦接，以用于后续被测射频芯片测试过程中，待测试器件与被测射频芯片之间发射信号和接收信号的传递。

可选的，在按照测试频点次序对各被测射频芯片进行测试之前，还可以针对每个被测射频芯片，控制被测射频芯片对应的待测试器件与被测射频芯片中的发射部和/或接收部耦接。

其中，发射部和接收部可分别理解为被测射频芯片中发射器(又称射频发射装置)的外接引脚，和接收器(又称射频接收装置)的外接引脚。发射器的外接引脚连接相应的发射天线，接收器的外接引脚可连接相应的接收天线。

可选的，所述方法还包括：按照如下方式通过待测试器件对被测射频芯片进行测试：通过待测试器件对被测射频芯片中的发射链路进行测试，和/或对被测射频芯片中的接收链路进行测试。

其中，发射链路可以指由信号发射机(用于产生发射信号)、传输线(用于传输信号)、和发射天线构成的链路。相应的，接收链路可以指由信号接收机、传输线、和接收天线构成的链路。发射链路和接收链路的测试可以包括：发射功率和接收功率的测试，信号衰减的测试，以及发射链路和接收链路是否异常的测试等。

在通过待测试器件对被测射频芯片进行测试时，可以通过待测试器件对被测射频芯片中的发射链路进行测试，和/或对被测射频芯片中的接收链路进行测试。例如，测试发射链路和/或接收链路的功率、辐射性能、噪声指标中的至少一种等。

实施例三

图5为本发明实施例三提供的一种射频芯片测试装置的架构示意图，该装置可由软件和/或硬件实现。如图5所示，该装置包括：配置模块310和测试模块320。

其中，配置模块310用于确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，同一时段各所述被测射频芯片对应的测试频点不同；

测试模块320用于按照所述测试频点次序，对对应的被测射频芯片进行测试。

在本实施例中，该装置首先通过配置模块310，确定至少两个被测射频芯片的测试频点，以及各被测射频芯片对应的测试频点次序，其中，同一时段各被测射频芯片对应的测试频点不同；然后通过测试模块320，按照测试频点次序，对对应的被测射频芯片进行测试。该装置通过确定各被测射频芯片对应的测试频点次序，并按照该次序对各被测射频芯片进行测试，能够使得在多芯片测试的情况下，同一测试时间段内每颗芯片所对应的测试频点不同，有效避免了测试时多颗芯片之间存在信号频率相互干扰的问题，从而提高了芯片的测试效率。

可选的，按照如下至少一种方式确定各所述被测射频芯片对应的测试频点次序：

从预设频率列表中选取设定数量个第一测试频点，并将各所述第一测试频点按照第一排序规则确定各所述被测射频芯片对应的测试频点次序；

从至少两个预设频率间隔内各选取一个第二测试频点，并将各所述第二测试频点按照第二排序规则确定各所述被测射频芯片对应的测试频点次序；和

将待测频段中的预设特征频点按照第三排序规则确定各所述被测射频芯片对应的测试频点次序。

可选的，测试模块320，具体用于：

在预设同步指令和/或预设测试指令的控制下，按照各自的测试频点次序，对相应的被测射频芯片进行测试。

可选的，所述被测射频芯片包括封装有天线的雷达芯片，所述天线包括发射天线和接收天线。

可选的，同一时段内被测射频芯片的数量不超过所述测试频点次序中各测试频点的数量。

可选的，在按照所述测试频点次序对各所述被测射频芯片进行测试之前，还包括：

针对每个被测射频芯片，控制所述被测射频芯片对应的待测试器件与所述被测射频芯片中的发射天线和/或接收天线耦接。

可选的，还包括：按照如下方式通过所述待测试器件对所述被测射频芯片进行测试：

通过所述待测试器件对所述被测射频芯片中的发射链路进行测试，和/或对所述被测射频芯片中的接收链路进行测试。

上述射频芯片测试装置可执行本发明任意实施例所提供的射频芯片测试方法，具备执行方法相应的功能模块和有益效果。

实施例四

图6为本发明实施例四提供的一种测试设备的结构示意图。如图6所示，本发明实施例四提供的测试设备包括：一个或多个处理器41和存储装置42；该测试设备中的处理器41可以是一个或多个，图6中以一个处理器41为例；存储装置42用于存储一个或多个程序；所述一个或多个程序被所述一个或多个处理器41执行，使得所述一个或多个处理器41实现如本发明实施例中任一项所述的射频芯片测试方法。

所述测试设备还可以包括：输入装置43和输出装置44。

测试设备中的处理器41、存储装置42、输入装置43和输出装置44可以通过总线或其他方式连接，图6中以通过总线连接为例。

该测试设备中的存储装置42作为一种计算机可读存储介质，可用于存储一个或多个程序，所述程序可以是软件程序、计算机可执行程序以及模块，如本发明实施例一或二所提供射频芯片测试方法对应的程序指令/模块(例如，附图5所示的射频芯片测试装置中的模块，包括：配置模块310和测试模块320)。处理器41通过运行存储在存储装置42中的软件程序、指令以及模块，从而执行测试设备的各种功能应用以及数据处理，即实现上述方法实施例中射频芯片测试方法。

存储装置42可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据测试设备的使用所创建的数据等。此外，存储装置42可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储装置42可进一步包括相对于处理器41远程设置的存储器，这些远程存储器可以通过网络连接至测试设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置43可用于接收输入的数字或字符信息，以及产生与测试设备的用户设置以及功能控制有关的键信号输入。输出装置44可包括显示屏等显示设备。

并且，当上述测试设备所包括一个或者多个程序被所述一个或者多个处理器41执行时，程序进行如下操作：确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点；按照所述测试频点次序对各所述被测射频芯片进行测试。

实施例五

本发明实施例五提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时用于执行射频芯片测试方法，该方法包括：确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点；按照所述测试频点次序对各所述被测射频芯片进行测试。

可选的，该程序被处理器执行时还可以用于执行本发明任意实施例所提供的射频芯片测试方法。

本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(Random Access Memory，RAM)、只读存储器(Read Only Memory，ROM)、可擦式可编程只读存储器(ErasableProgrammable Read Only Memory，EPROM)、闪存、光纤、便携式CD-ROM、光存储器件、磁存储器件、或者上述的任意合适的组合。计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于：电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆或无线电频率(RadioFrequency，RF)等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言，诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

实施例六

图7为本发明实施例六提供的一种射频芯片测试系统的结构示意图。如图7所示，该射频芯片测试系统包括：至少两个被测射频芯片520以及测试设备510，所述测试设备510与各所述被测射频芯片连接。

其中，测试设备510可以认为是用于射频芯片测试的设备，如ATE机台等设备。

在本实施例中，测试设备可以用于调整被测射频芯片的测试频点次序，然后用于芯片测试。也可以通过计算机等设备来控制调整被测射频芯片的测试频点次序，其中计算机与测试设备相连接，然后将通过计算机调整后的测试频点次序发送至测试设备，测试设备根据该测试频点次序对被测射频芯片进行测试。

本实施例六提供的一种射频芯片测试系统可以用于执行上述任意实施例提供的射频芯片测试方法，具备相应的功能和有益效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种射频芯片测试方法，其特征在于，包括：

确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，所述测试频点次序满足：同一时段各所述被测射频芯片对应于不同的测试频点；

按照所述测试频点次序对各所述被测射频芯片进行测试。

2.根据权利要求1所述的方法，其特征在于，按照如下至少一种方式确定各所述被测射频芯片对应的测试频点次序：

从预设频率列表中选取设定数量个第一测试频点，并将各所述第一测试频点按照第一排序规则确定各所述被测射频芯片对应的测试频点次序；

从至少两个预设频率间隔内各选取一个第二测试频点，并将各所述第二测试频点按照第二排序规则确定各所述被测射频芯片对应的测试频点次序；和

将待测频段中的预设特征频点按照第三排序规则确定各所述被测射频芯片对应的测试频点次序。

3.根据权利要求1所述的方法，其特征在于，按照所述测试频点次序对各所述被测射频芯片进行测试，包括：

在预设同步指令和/或预设测试指令的控制下，按照各自的测试频点次序，对相应的被测射频芯片进行测试。

4.根据权利要求1所述的方法，其特征在于，所述被测射频芯片包括封装有天线的雷达芯片，所述天线包括发射天线和接收天线。

5.根据权利要求1所述的方法，其特征在于，同一时段内被测射频芯片的数量不超过所述测试频点次序中各测试频点的数量。

6.根据权利要求1所述的方法，其特征在于，在按照所述测试频点次序对各所述被测射频芯片进行测试之前，还包括：

针对每个被测射频芯片，控制所述被测射频芯片对应的待测试器件与所述被测射频芯片中的发射天线和/或接收天线耦接。

7.根据权利要求6所述的方法，其特征在于，还包括：按照如下方式通过所述待测试器件对所述被测射频芯片进行测试：

通过所述待测试器件对所述被测射频芯片中的发射链路进行测试，和/或对所述被测射频芯片中的接收链路进行测试。

8.一种射频芯片测试装置，其特征在于，包括：

配置模块，用于确定至少两个被测射频芯片的测试频点，以及各所述被测射频芯片对应的测试频点次序，其中，同一时段各所述被测射频芯片对应的测试频点不同；

测试模块，用于按照所述测试频点次序，对对应的被测射频芯片进行测试。

9.一种测试设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序；

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-7中任一所述的射频芯片测试方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-7中任一所述的射频芯片测试方法。

11.一种射频芯片测试系统，其特征在于，包括：至少两个被测射频芯片以及如权利要求9所述的测试设备，所述测试设备与各所述被测射频芯片连接。

Images