CN114846614A - 显示装置和用于制造该显示装置的方法 - Google Patents

显示装置和用于制造该显示装置的方法 Download PDF

Info

Publication number
CN114846614A
CN114846614A CN202080088944.2A CN202080088944A CN114846614A CN 114846614 A CN114846614 A CN 114846614A CN 202080088944 A CN202080088944 A CN 202080088944A CN 114846614 A CN114846614 A CN 114846614A
Authority
CN
China
Prior art keywords
electrode
conductive pattern
display device
light emitting
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080088944.2A
Other languages
English (en)
Inventor
文秀美
姜信喆
康在雄
吴元植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114846614A publication Critical patent/CN114846614A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示装置包括：基体基底；多个晶体管，设置在基体基底上；第一保护层，覆盖晶体管；导电图案，设置在第一保护层上；第二保护层，设置在导电图案上；第一电极和第二电极，在第二保护层上设置在同一层，并彼此分开；发光二极管，设置在第一电极与第二电极之间；以及第一接触电极和第二接触电极，第一接触电极设置在第一电极上并且与发光二极管的一个端接触，第二接触电极设置在第二电极上并且与发光二极管的另一端接触。导电图案包括与第一电极叠置的第一导电图案和与第二电极叠置的第二导电图案。第一电极通过穿过第二保护层形成的接触孔的方式电连接到第一导电图案。第二保护层包括暴露第二导电图案的至少一部分的开口孔。

Description

显示装置和用于制造该显示装置的方法
技术领域
本公开的各种实施例涉及显示装置和制造该显示装置的方法。
背景技术
显示装置的重要性随着多媒体的发展而不断增加。因此，使用诸如有机发光显示器(OLED)和液晶显示器(LCD)的各种类型的显示装置。
用于显示显示装置的图像的装置包括诸如有机发光显示面板或液晶显示面板的显示面板。发光显示面板可以包括发光元件。发光二极管(LED)的示例可以包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
与有机发光二极管相比，使用无机半导体作为荧光材料的无机发光二极管即使在高温环境中也是耐用的并且蓝光效率更高。此外，已经开发了使用介电泳(DEP)方法的转移方法以克服用于常规无机发光二极管元件的制造工艺的限制。因此，不断地进行对与有机发光二极管相比具有优异耐久性和效率的无机发光二极管的研究。
发明内容
技术问题
本公开的目的是提供一种包括具有不同宽度的多个电极和设置在电极之间的发光元件的显示装置。
本公开的目的是提供一种其中设置在电极之间的发光元件具有均匀分布的显示装置。
本公开不限于上述目的，并且本领域技术人员将通过以下描述清楚地理解未提及的其他目的。
技术方案
为了实现上述目的，根据本公开的实施例的显示装置包括：基体基底；多个晶体管，设置在基体基底上；第一保护层，设置在所述多个晶体管上，并且被构造为覆盖所述多个晶体管；多个导电图案，设置在第一保护层上；第二保护层，设置在所述多个导电图案上；第一电极和第二电极，在第二保护层上设置在同一层，并且彼此间隔开；至少一个或更多个发光元件，设置在第一电极与第二电极之间；以及第一接触电极和第二接触电极，第一接触电极设置在第一电极上并且接触所述多个发光元件中的至少一个发光元件的一端，第二接触电极设置在第二电极上并且接触所述至少一个发光元件的剩余端。所述多个导电图案包括与第一电极叠置的第一导电图案和与第二电极叠置的第二导电图案。第一电极通过穿过第二保护层的接触孔电连接到第一导电图案。第二保护层包括形成为暴露第二导电图案的至少一部分的开口孔。
第一电极可以通过接触孔直接接触第一导电图案。第二电极可以与第二导电图案绝缘。
第二导电图案可以通过穿过第一保护层的另一接触孔直接连接到晶体管的源电极或漏电极。
第一电力电压可以施加到第一电极，并且作为比第一电力电压高的电位电力电压的第二电力电压可以施加到第二电极。
第一电极和第二电极可以均在第一方向上延伸。第一电极的延伸长度可以大于第二电极的延伸长度。
通过至少一个发光元件电连接到第一电极的第二电极可以包括多个第二电极。开口孔可以设置在所述多个第二电极之间。
显示装置还可以包括：第一分隔壁，设置在第二保护层与第一电极之间；以及第二分隔壁，设置在第二保护层与第二电极之间。第一分隔壁和第二分隔壁均可以具有从第二保护层的上表面在厚度方向上突出的形状。
第一电极可以覆盖第一分隔壁。第二电极可以覆盖第二分隔壁。
开口孔可以形成为与第二分隔壁相邻。
开口孔可以穿过第二分隔壁。
显示装置还可以包括第一岛电极，第一岛电极与第一电极和第二电极设置在同一层并且设置在第一电极与第二电极之间。
所述多个发光元件可以设置在第一电极与第一岛电极之间和第一岛电极与第二电极之间。
设置在第一电极与第一岛电极之间的发光元件的数量和设置在第一岛电极与第二电极之间的发光元件的数量之间的差小于5％。
所述多个导电图案还可以包括与第一岛电极叠置的第三导电图案。
第二保护层还可以包括形成为暴露第三导电图案的至少一部分的另一开口孔。第一岛电极可以与第三导电图案绝缘。
显示装置还可以包括第二岛电极，第二岛电极与第一电极、第二电极和第一岛电极设置在同一层并且设置在第一岛电极与第二电极之间。
第一电极和第二电极中的每个的宽度可以小于第一岛电极和第二岛电极中的每个的宽度。
所述多个发光元件可以彼此串联连接和并联连接。
为了实现上述目的，本公开的实施例提供一种制造显示装置的方法，所述显示装置包括设置在多个晶体管上的第一保护层、设置在所述第一保护层上的多个导电图案和设置在所述多个导电图案上的第二保护层。所述方法包括：在第二保护层上形成彼此间隔开的多个分隔壁；形成开口孔以暴露所述多个导电图案中的每个的至少一部分；在相应的分隔壁上形成多个电极材料，使得所述多个电极材料通过开口孔接触相应的导电图案，并且在所述多个电极材料上形成第一绝缘材料；以及在第一绝缘材料上使所述多个发光元件对准，使得所述多个发光元件设置在相应的导电图案之间。
所述方法还可以包括形成分开区域，使得所述多个电极材料中的一些被分开为多个部分。
分开区域可以与开口孔叠置。
所述方法还可以包括形成绝缘层以覆盖开口孔。
在形成分开区域时，分开的电极材料可以不接触相应的导电图案，并且未分开的电极材料可以接触相应的导电图案。
所述多个电极材料可以包括在第一方向上延伸的第一电极材料、第二电极材料、第三电极材料和第四电极材料。所述多个导电图案可以包括与第一电极材料叠置的第一导电图案、与第二电极材料叠置的第二导电图案、与第三电极材料叠置的第三导电图案以及与第四电极材料叠置的第四导电图案。
在使所述多个发光元件对准时，所述多个发光元件可以在第一导电图案与第二导电图案之间、在第二导电图案与第三导电图案之间以及在第三导电图案与第四导电图案之间对准。在第一导电图案与第二导电图案之间对准的发光元件的数量、在第二导电图案与第三导电图案之间对准的发光元件的数量以及在第二导电图案与第三导电图案之间对准的发光元件的数量之间的差可以小于5％。
在使所述多个发光元件对准时，在第一导电图案与第二导电图案之间的相应的电容、在第二导电图案与第三导电图案之间的相应的电容以及在第三导电图案与第四导电图案之间的相应的电容之间的差可以小于5％。
在使所述多个发光元件对准时，AC电压可以施加到第一导电图案和第三导电图案，并且接地电压可以施加到第二导电图案和第四导电图案。
各种实施例的细节包括在具体实施方式和附图中。
有益效果
在本公开的实施例中，设置在多个电极之间的发光元件可以具有均匀分布。
本公开的效果不受前述内容的限制，并且这里预期了其他各种效果。
附图说明
图1和图2是示出根据本公开的实施例的发光元件的透视图和剖视图。
图3和图4是示出根据本公开的另一实施例的发光元件的透视图和剖视图。
图5和图6是示出根据本公开的又一实施例的发光元件的透视图和剖视图。
图7是示出根据本公开的实施例的显示装置的平面图。
图8是示出包括在图7的显示装置中的子像素的示例的电路图。
图9至图12是示出适用于包括在图8的子像素中的单元像素的示例的电路图。
图13是示出包括在图7的显示装置中的一个子像素中的一些组件的布置的平面布局图。
图14是沿着图13的线I1-I1’截取的显示装置的剖视图。
图15是沿着图13的线I2-I2’截取的显示装置的剖视图。
图16至图21是示出基于图13的线I2-I2’的制造显示装置的步骤中的一些的剖视图。
图22是示出根据本公开的另一实施例的显示装置的剖视图。
图23和图24是示出制造图22的显示装置的一些步骤的剖视图。
图25是示出根据本公开的又一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。
图26是沿着图25的线II1-II1’截取的显示装置的剖视图。
图27是沿着图25的线II2-II2’截取的显示装置的剖视图。
图28是示出根据本公开的再一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。
图29是示出根据本公开的再一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。
图30是示出根据本公开的再一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。
具体实施方式
参照稍后结合附图详细描述的实施例，本公开的优点和特征以及用于实现本公开的优点和特征的方法将是清楚的。然而，本发明可以以许多不同的形式实施，并且不应被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达发明的构思，并且本发明将仅由所附权利要求限定。
将理解的是，在元件或层被称为“在”另一元件或层“上”的情况下，该元件或层可以直接在所述另一元件或层上、连接到或结合到所述另一元件或层，或者可以存在一个或更多个居间元件或居间层。同样的附图标记始终表示同样的元件。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。在本公开中，单数形式也旨在包括复数形式，除非上下文另外清楚地指出。
在下文中，将参照附图详细描述本公开的实施例。在附图中，相同或相似的附图标记用于表示相同或相似的元件。
图1和图2是示出根据本公开的实施例的发光元件的透视图和剖视图。尽管在图1和图2中示出了具有圆柱形形状的杆型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一导电电极层11、第二导电电极层13和置于第一导电电极层11与第二导电电极层13之间的活性层12。例如，发光元件LD可以由通过在一个方向上连续地堆叠第一导电电极层11、活性层12和第二导电电极层13而形成的堆叠体构成。
在实施例中，发光元件LD可以以在一个方向上延伸的杆的形式设置。发光元件LD可以相对于一个方向具有一端和剩余端。
在实施例中，第一导电电极层11和第二导电电极层13中的一个可以设置在发光元件LD的一端上，第一导电电极层11和第二导电电极层13中的另一个可以设置在发光元件LD的剩余端上。
在实施例中，发光元件LD可以是以杆的形式制造的杆型发光二极管。这里，术语“杆状形状”包括纵向方向比宽度方向长(即，具有大于1的长宽比)的诸如圆柱形状和棱柱形状的杆状形状和棒状形状，并且其剖面形状不限于特定形状。例如，发光元件LD的长度L可以大于其直径D(或其横截面的宽度)。
在实施例中，发光元件LD可以具有范围从纳米级到微米级的小尺寸，例如，范围从纳米级到微米级的直径D和/或长度L。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种装置(例如，采用使用发光元件LD的发光装置作为光源的显示装置)的设计条件以各种方式改变。
第一导电电极层11可以包括至少一种n型半导体材料。例如，第一导电电极层11可以包括n型半导体材料，n型半导体材料包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，形成第一导电电极层11的材料不限于此，第一导电电极层11可以由各种其他材料形成。
活性层12可以设置在第一导电电极层11上并且具有单量子阱结构或多量子阱结构。在实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12之上和/或下面。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施例中，可以使用诸如AlGaN或AlInGaN的材料来形成活性层12，可以使用各种其他材料来形成活性层12。
如果阈值电压或更大的电压施加在发光元件LD的相对端之间，则发光元件LD可以通过活性层12中的电子-空穴对的结合来发射光。由于可以基于前述原理控制发光元件LD的光发射，所以发光元件LD可以用作各种发光装置以及显示装置的像素的光源。
第二导电电极层13可以设置在活性层12上，并且包括具有与第一导电电极层11的类型不同的类型的半导体材料。例如，第二导电电极层13可以包括至少一种p型半导体材料。例如，第二导电电极层13可以包括p型半导体材料，p型半导体材料包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料并且掺杂有诸如Mg的第二导电掺杂剂。然而，形成第二导电电极层13的材料不限于此，第二导电电极层13可以由各种其他材料形成。
在实施例中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜INF。在实施例中，绝缘膜INF可以形成在发光元件LD的表面上以包围至少活性层12的外周表面，并且可以进一步包围第一导电电极层11和第二导电电极层13中的每个的一个区域。这里，绝缘膜INF可以允许发光元件LD具有不同极性的相对端暴露于外部。例如，绝缘膜INF可以暴露相对于纵向方向设置在发光元件LD的相应的相对端上的第一导电电极层11和第二导电电极层13中的每个的一端，例如，可以允许圆柱的两个表面(即，上表面和下表面)暴露而不覆盖所述两个表面。
在实施例中，绝缘膜INF可以包括二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)和二氧化钛(TiO2)中的至少一种绝缘材料，但是本公开不限于此。换言之，形成绝缘膜INF的材料不限于特定材料，绝缘膜INF可以由公知的各种绝缘材料形成。
在实施例中，发光元件LD还可以包括除了第一导电电极层11、活性层12、第二导电电极层13和/或绝缘膜INF之外的附加的其他组件。例如，发光元件LD还可以包括设置在第一导电电极层11、活性层12和/或第二导电电极层13的一端上的至少一个荧光层、至少一个活性层、至少一种半导体材料和/或至少一个电极层。
图3和图4是示出根据本公开的另一实施例的发光元件的透视图和剖视图。图5和图6是示出根据本公开的又一实施例的发光元件的透视图和剖视图。
参照图3和图4，发光元件LD还可以包括设置在第二导电电极层13的一端上的至少一个电极层14。
参照图5和图6，发光元件LD还可以包括设置在第一导电电极层11的一端上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极，但是本公开不限于此。此外，电极层14和15中的每个可以包括金属或导电金属氧化物。例如，电极层14和15中的每个可以由诸如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或合金、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)单独或者组合的透明电极材料形成。电极层14和15可以是基本上透明的或半透明的。由此，从发光元件LD产生的光可以在穿过电极层14和15之后发射到外部。
在实施例中，绝缘膜INF可以至少部分地包围电极层14和15的外圆周表面，或者可以不包围电极层14和15。换言之，绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可以形成为暴露发光元件LD的具有不同极性的相对端，例如，可以允许电极层14和15中的每个的至少一个区域被暴露。然而，本公开不限于此，可以不设置绝缘膜INF。
由于绝缘膜INF设置在发光元件LD的表面上(例如，设置在活性层12的表面上)，因此可以防止活性层12与至少一个电极(例如，连接到发光元件LD的相对端的接触电极中的至少一个接触电极)等短路。因此，可以确保发光元件LD的电稳定性。
此外，由于绝缘膜INF形成在发光元件LD的表面上，因此可以使发光元件LD的表面缺陷最小化，并且可以改善发光元件LD的寿命和效率。此外，由于绝缘膜INF可以形成在发光元件LD上，因此即使多个发光元件LD彼此紧密靠近地布置，也可以防止发生发光元件LD之间的不期望的短路。
在实施例中，发光元件LD可以通过表面处理工艺(例如，涂覆)制造。例如，在多个发光元件LD与流体溶液(或溶剂)混合并供应到每个发射区域(例如，每个像素的发射区域)的情况下，发光元件LD可以均匀地分散在溶液中而不会不均匀地聚集。这里，发射区域可以是其中由发光元件LD发射光的区域，因此与其中不发射光的非发射区域区分开。
在一些实施例中，绝缘膜INF本身可以由使用疏水材料的疏水膜形成，或者可以在绝缘膜INF上形成由疏水材料形成的附加疏水膜。在实施例中，疏水材料可以是含氟材料以表现出疏水性。在实施例中，疏水材料可以以自组装单层(SAM)的形式施加到发光元件LD。在这种情况下，疏水材料可以包括十八烷基三氯硅烷、氟烷基三氯硅烷、全氟烷基三乙氧基硅烷等。此外，疏水材料可以是商品化的含氟材料(诸如TeflonTM或CytopTM)或与其对应的材料。
包括发光元件LD的发光装置可以用于包括需要光源的显示装置的各种类型的装置中。例如，至少一个超小型发光元件LD(例如，均具有范围从纳米级到微米级的尺寸的多个超小型发光元件LD)可以设置在显示面板的每个像素区域中以使用超小型发光元件LD形成对应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示装置。例如，发光元件LD也可以用于需要光源的其他类型的装置(诸如照明装置)。
图7是示出根据本公开的实施例的显示装置的平面图。在实施例中，图7示出了可以使用参照图1至图6描述的发光元件LD作为光源的显示装置1。根据实施例，图7简单地示出了以显示区域DA为中心的显示装置1的结构。在一些实施例中，尽管未示出，但是至少一个驱动电路组件(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线还可以设置在显示装置1中。
参照图7，显示装置1可以具有在第二方向DR2上比在第一方向DR1上长的矩形的形状。显示装置1的厚度方向由第三方向DR3指示。然而，由于由第一方向DR1、第二方向DR2和第三方向DR3指示的方向是相对概念，因此每个方向可以转换为另一方向。在下文中，第一方向DR1、第二方向DR2和第三方向DR3分别表示沿着由第一方向DR1、第二方向DR2和第三方向DR3指示的方向的相同的附图标记。显示装置1可以具有各种形状，而不限于附图中所示的形状。
显示装置1可以包括基体层SUB1(或基底)和设置在基体层SUB1上的像素PXL。详细地，显示装置1和基体层SUB1可以包括被构造为显示图像的显示区域DA和除了显示区域DA之外的非显示区域NDA。
在实施例中，显示区域DA可以设置在显示装置1的中心部分中，非显示区域NDA可以沿着显示装置1的外周设置以包围显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，其位置可以改变。
基体层SUB1可以形成显示装置1的基体。例如，基体层SUB1可以形成下面板(例如，显示装置1的下板)的基体。
在实施例中，基体层SUB1可以是刚性基底或柔性基底，其材料或性质没有特别限制。例如，基体层SUB1可以是由玻璃或强化玻璃制成的刚性基底，或者是由塑料或金属制成的薄膜形成的柔性基底。此外，基体层SUB1可以是透明基底，但是本公开不限于此。例如，基体层SUB1可以是半透明基底、不透明基底或反射基底。
基体层SUB1上的一个区域被定义为其中布置有像素PXL的显示区域DA，而其另一个区域被定义为非显示区域NDA。例如，基体层SUB1可以包括显示区域DA和非显示区域NDA，显示区域DA包括其上形成有像素PXL的多个发射区域，非显示区域NDA设置在显示区域DA周围。连接到显示区域DA的像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
每个像素PXL可以包括由对应的扫描信号和对应的数据信号驱动的至少一个发光元件LD，例如，根据图1至图6中所示的实施例中的任何一种的至少一个杆型发光二极管。例如，像素PXL可以包括多个杆型发光二极管，多个杆型发光二极管中的每个具有范围从纳米级到微米级的小尺寸，并且多个杆型发光二极管彼此串联连接和/或并联连接。多个杆型发光二极管可以形成像素PXL的光源。
此外，像素PXL可以包括多个子像素。例如，像素PXL可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。在实施例中，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射不同颜色的光。例如，第一子像素SPX1可以是被构造为发射红光的红色子像素，第二子像素SPX2可以是被构造为发射绿光的绿色子像素，第三子像素SPX3可以是被构造为发射蓝光的蓝色子像素。然而，形成每个像素PXL的子像素的颜色、类型和/或数量没有特别限制。例如，从每个子像素发射的光的颜色可以以各种方式改变。尽管在图7中示出了像素PXL以条带形状布置在显示区域DA中的实施例，但是本公开不限于此。例如，像素PXL可以以已知的各种像素阵列形式布置。
在实施例中，子像素SPX1、SPX2和SPX3中的每个可以包括多个单元像素SSPX1、SSPX2和SSPX3。
图8是示出包括在图7的显示装置中的子像素的示例的电路图。图8示出了包括在图7的显示装置1中的第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
由于除了第一子像素SPX1、第二子像素SPX2和第三子像素SPX3分别连接到对应的数据线Dj、Dj+1和Dj+2之外，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3基本上彼此相同，因此将基于第一子像素SPX1全面地描述第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别设置在由扫描线Si-1和Si(这里，i是自然数)以及数据线Dj、Dj+1和Dj+2(这里，j是自然数)划分的区域中。例如，第一子像素SPX1可以设置在由第i-1扫描线Si-1和第i扫描线Si以及第j数据线Dj和第j+1数据线Dj+1限定的区域中。然而，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的布置不限于此。
第一子像素SPX1可以连接到扫描线Si和数据线Dj，并且也可以连接到第一电力线和第二电力线。这里，第一电源VDD可以施加到第一电力线，第二电源VSS可以施加到第二电力线。第一电力线和第二电力线中的每条可以是连接到多个子像素的公共线。第一电源VDD和第二电源VSS可以具有不同的电位以允许第一子像素SPX1发射光。第一电源VDD可以具有比第二电源VSS的电压电平高的电压电平。
在实施例中，第一子像素SPX1可以包括至少一个或更多个单元像素SSPX1至SSPXk(这里，k是自然数)。
单元像素SSPX1至SSPXk中的每个可以连接到扫描线Si和数据线Dj，并且也连接到第一电力线和第二电力线。单元像素SSPX1至SSPXk中的每个可以响应于通过扫描线Si传输的扫描信号而发射具有与通过数据线Dj传输的数据信号对应的亮度的光。单元像素SSPX1至SSPXk可以包括基本上相同的像素结构或像素电路。
换言之，第一子像素SPX1可以包括响应于一个扫描信号和一个数据信号而独立地发射光的单元像素SSPX1至SSPXk。
在实施例中，单元像素SSPX1至SSPXk(或子像素SPX1至SPX3)中的每个可以被构造为有源像素。然而，适用于根据本公开的显示装置1的单元像素的类型、结构和/或驱动方案不受特别限制。例如，单元像素可以被构造为具有已知的各种无源结构或有源结构的显示装置1的像素。
图9至图12是示出适用于包括在图8的子像素中的单元像素的示例的电路图。
将基于一个单元像素描述每个图。由于图9的类似描述可以应用于图8中所示的第一单元像素SSPX1至第k单元像素SSPXk，因此将省略其类似描述。也就是说，图8中所示的第一单元像素SSPX1至第k单元像素SSPXk具有基本上相同或相似的结构。图9至图12中所示的第一单元像素SSPX1是例示性的，并且可以等同地或类似地应用于图8的第一单元像素SSPX1至第k单元像素SSPXk中的任何一个。
首先，参照图9，单元像素SSPX1可以包括发射具有与数据信号对应的亮度的光的光源单元LSU。单元像素SSPX1还可以选择性地包括被构造为驱动光源单元LSU的像素电路PXC。
在实施例中，光源单元LSU可以包括电连接在第一电源VDD与第二电源VSS之间的多个发光元件LD。在实施例中，发光元件LD可以以串联/并联组合结构彼此连接，但是本公开限于此。例如，多个发光元件LD可以并联连接在第一电源VDD与第二电源VSS之间。
第一电源VDD和第二电源VSS可以具有不同的电位以允许发光元件LD发射光。例如，第一电源VDD可以被设定为高电位电源，第二电源VSS可以被设定为低电位电源。这里，至少在单元像素SSPX1(或第一子像素SPX1)的发光时段期间，第一电源VDD与第二电源VSS之间的电位差可以被设定为发光元件LD的阈值电压或更大。
尽管在图9中示出了其中发光元件LD在第一电源VDD与第二电源VSS之间在同一方向上(例如，在正向方向上)彼此并联连接的实施例，但是本公开不限于此。例如，发光元件LD中的一些可以在第一电源VDD与第二电源VSS之间在正向方向上彼此连接，从而形成相应的有效光源，其他发光元件LD可以在反向方向上彼此连接。可选地，单元像素SSPX1可以仅包括单个发光元件LD(例如，在第一电源VDD与第二电源VSS之间在正向方向上连接的单个有效光源)。
根据实施例，发光元件LD中的每个的一端可以通过第一电极共同连接到对应的像素电路PXC，并且可以通过像素电路PXC和第一电力线连接到第一电源VDD。发光元件LD中的每个的剩余端可以通过第二电极和第二电源线共同连接到第二电源VSS。
光源单元LSU可以发射具有与通过对应的像素电路PXC向其供应的驱动电流对应的亮度的光。因此，可以在显示区域DA上显示预定的图像(参照图4)。
像素电路PXC可以连接到对应的子像素(即，第一子像素SPX1)的扫描线Si和数据线Dj。例如，如果第一子像素SPX1设置在显示区域DA中的第i行第j列上，则单元像素SSPX的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管T1(或驱动晶体管)可以连接在第一电源VDD与光源单元LSU之间。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。
第二晶体管T2(或开关晶体管)可以连接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极可以连接到扫描线Si。
响应于从扫描线Si供应的栅极导通电压(例如，低电压)的扫描信号，第二晶体管T2可以导通以使第一节点N1电连接到数据线Dj。
在每个帧时段期间，对应帧的数据信号可以供应到数据线Dj。数据信号可以经由第二晶体管T2传输到第一节点N1。因此，与数据信号对应的电压可以被充入存储电容器Cst。
存储电容器Cst的第一电极可以连接到第一电源VDD，其第二电极可以连接到第一节点N1。存储电容器Cst可以被充入有与在每个帧时段期间供应到第一节点N1的数据信号对应的电压，并且保持充入的电压直到供应后续帧的数据信号。
尽管在图9中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1和第二晶体管T2中的至少一个可以被改变为N型晶体管。
例如，如图10中所示，第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。在这种情况下，在单元像素SSPX1_1中用于在每个帧时段中写入供应到数据线Dj的数据信号的扫描信号的栅极导通电压可以是高电平电压。类似地，用于导通第一晶体管T1的数据信号的电压可以是具有与图9的实施例的波形相反的波形的电压。作为示例，在图10的实施例中，随着将要表示的灰度值增加，将要供应的数据信号的电压电平可以增大。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平根据晶体管类型的改变而改变之外，图10中所示的单元像素SSPX1_1在构造和操作上与图9的单元像素SSPX1基本相似。因此，将省略图10的单元像素SSPX1_1的详细描述。
像素电路PXC的结构不限于图9和图10中所示的实施例。换言之，像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案来操作的公知的像素电路形成。例如，像素电路PXC可以以与图11中所示的实施例的构造相同的方式构造。
参照图11，单元像素SSPX1_2中的像素电路PXC不仅可以结合到对应的扫描线Si，而且可以结合到至少一条其他扫描线(或控制线)。例如，设置在显示区域DA中的第i行上的子像素SPX(或包括在其中的单元像素SSPX)的像素电路PXC还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施例中，像素电路PXC不仅可以连接到第一电源VDD和第二电源VSS，而且可以连接到其他电源。例如，像素电路PXC也可以连接到初始化电源Vint。
在实施例中，像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1可以连接在第一电源VDD与光源单元LSU之间。第一晶体管T1的第一电极(例如，源电极)可以通过第五晶体管T5连接到第一电源VDD，第一晶体管T1的第二电极(例如，漏电极)可以经由第六晶体管T6连接到光源单元LSU的一个电极(例如，对应子像素SPX的第一电极)。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制将要供应到光源单元LSU的驱动电流。
第二晶体管T2可以连接在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以连接到对应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第二晶体管T2可以导通以使数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj供应的数据信号可以传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的第二电极(例如，漏电极)与第一节点N1之间。第三晶体管T3的栅电极可以连接到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号时，第三晶体管T3可以导通使第一晶体管T1以二极管的形式连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以连接到前一扫描线，例如，第i-1扫描线Si-1。当栅极导通电压的扫描信号供应到第i-1扫描线Si-1时，第四晶体管T4可以导通使得初始化电源Vint的电压可以传输到第一节点N1。这里，初始化电源Vint的电压可以是数据信号的最小电压或更小。
第五晶体管T5可以连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可以连接到对应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压(例如，高电压)的发射控制信号供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第六晶体管T6可以连接在第一晶体管T1与光源单元LSU的第一电极之间。第六晶体管T6的栅电极可以连接到对应的发射控制线，例如，第i发射控制线Ei。第六晶体管T6可以在栅极截止电压的发射控制信号供应到发射控制线Ei时截止，并且可以在其他情况下导通。
第七晶体管T7可以连接在光源单元LSU的第一电极与初始化电源Vint(或被构造为传输初始化电力的第三电力线)之间。第七晶体管T7的栅电极可以连接到后续级的任何一条扫描线，例如，连接到第i+1扫描线Si+1。当栅极导通电压的扫描信号供应到第i+1扫描线Si+1时，第七晶体管T7可以导通使得初始化电源Vint的电压可以供应到光源单元LSU的第一电极。在这种情况下，在其中初始化电源Vint的电压传输到光源单元LSU的每个初始化时段期间，光源单元LSU的第一电极的电压可以被初始化。
用于控制第七晶体管T7的操作的控制信号可以不同地改变。例如，第七晶体管T7的栅电极可以连接到对应水平线的扫描线，即，第i扫描线Si。在这种情况下，当具有栅极导通电压的扫描信号供应到第i扫描线Si时，第七晶体管T7可以导通使得初始化电源Vint的电压可以供应到光源单元LSU的第一电极。
存储电容器Cst可以连接在第一电源VDD与第一节点N1之间。存储电容器Cst可以存储与在每个帧时段期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
尽管在图11中包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)已经被示为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
在实施例中，像素电路PXC还可以连接到除了数据线Dj之外的另一条线。
参照图12，单元像素SSPX1_3中的像素电路PXC可以结合到感测线SENj。像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。由于第一晶体管T1和第二晶体管T2以及存储电容器Cst基本上相同于或类似于参照图10描述的第一晶体管T1和第二晶体管T2以及存储电容器Cst，因此将省略其冗余描述。
第三晶体管T3可以连接在感测线SENj与第二节点N2之间。第三晶体管T3的栅电极可以连接到与第一扫描线S1不同的第二扫描线S2(例如，与第j扫描线Sj不同的第j+1扫描线Sj+1)。
光源单元LSU可以连接在第二节点N2与第二电源线(即，第二电源VSS施加到其的电源线)之间。
第三晶体管T3可以响应于从第二扫描线S2传输的具有栅极导通电压的扫描信号而导通，因此使感测线SENj电连接到第二节点N2。
例如，在第三晶体管T3导通而与参考电压对应的驱动电流流过第一晶体管T1的情况下，流过第一晶体管T1的驱动电流可以通过第三晶体管T3和感测线SENj提供到外部感测装置，并且基于驱动电流与第一晶体管T1的特性(例如，Vth)对应的信号可以通过感测线SENj输出到外部装置。
适用于本公开的单元像素SSPX1的结构不限于图9至图12中所示的实施例，单元像素SSPX1可以具有各种公知的结构。例如，包括在单元像素SSPX1中的像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案操作的公知的像素电路形成。此外，单元像素SSPX1可以形成在无源发光显示装置1等中。在这种情况下，可以省略像素电路PXC，光源单元LSU的第一电极和第二电极中的每个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图13是示出包括在图7的显示装置中的一个子像素中的一些组件的布置的平面布局图。图13示出了基于包括在单元像素SSPX1至SSPX3中的光源单元LSU(见图9至12)(或发光元件层)的单元像素SSPX1至SSPX3的结构。由于第一单元像素SSPX1至第三单元像素SSPX3基本上彼此相同，因此将基于第一单元像素SSPX1描述光源单元LSU。
参照图13，第一单元像素SSPX1可以包括第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41以及连接在各个电极ETL1、ETL21、ETL31和ETL41之间的至少一个发光元件LD。
在实施例中，包括在相同单元像素SSPX1至SSPX3中的发光元件LD可以发射相同颜色的光。在实施例中，第一单元像素SSPX1至第三单元像素SSPX3可以限定发射不同颜色的光的发射区域。例如，第一单元像素SSPX1可以包括被构造为发射红光的发光元件LD，第二单元像素SSPX2可以包括被构造为发射绿光的发光元件LD，第三单元像素SSPX3可以包括被构造为发射蓝光的发光元件LD。在实施例中，第一单元像素SSPX1至第三单元像素SSPX3中的全部可以包括被构造为发射蓝光的发光元件LD。在这种情况下，为了形成全色像素PXL，可以在第一单元像素SSPX1至第三单元像素SSPX3中的至少一些上设置用于转换从对应单元像素发射的光的颜色的光转换层和/或滤色器。
第一单元像素SSPX1中的第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41大体上可以各自在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开预定的距离并且彼此平行地设置。在实施例中，第一电极ETL1关于第一方向DR1的延伸长度可以大于第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个关于第一方向DR1的延伸长度。
在实施例中，第一电极ETL1可以是由第一单元像素SSPX1至第三单元像素SSPX3共享的电极。在这种情况下，第一单元像素至第三单元像素可以在第一方向DR1上设置。这里，第二单元像素SSPX2中的第一电极ETL1、第二电极ETL22、第三电极ETL32和第四电极ETL42大体上可以各自在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开预定的距离并且彼此平行地设置。同样地，第三单元像素SSPX3中的第一电极ETL1、第二电极ETL23、第三电极ETL33和第四电极ETL43大体上可以各自在第一方向DR1上延伸，并且可以在第二方向DR2上彼此间隔开预定的距离并且彼此平行地设置。
第一单元像素SSPX1的第二电极ETL21、第二单元像素SSPX2的第二电极ETL22和第三单元像素SSPX3的第二电极ETL22可以在第一方向DR1上设置在彼此间隔开的位置处。第一单元像素SSPX1的第二电极ETL21和第二单元像素SSPX2的第二电极ETL22可以彼此间隔开第一分开区域SPA1的宽度。第二单元像素SSPX2的第二电极ETL22和第三单元像素SSPX3的第二电极ETL22可以彼此间隔开第二分开区域SPA2的宽度。第一单元像素SSPX1的第二电极ETL21、第二单元像素SSPX2的第二电极ETL22和第三单元像素SSPX3的第二电极ETL22可以通过将一个电极材料分割成多个部分而形成，由此可以限定作为形成在分割部分之间的区域的第一分开区域SPA1和第二分开区域SPA2。在实施例中，第一分开区域SPA1和第二分开区域SPA2的宽度可以彼此相同。上述第二电极ETL21、ETL22和ETL23的解释也可以应用于第三电极ETL31、ETL32和ETL33以及第四电极ETL41、ETL42和ETL43。此外，第一分开区域SPA1和第二分开区域SPA2可以通过第一单元像素SSPX1的第三电极ETL31、第二单元像素SSPX2的第三电极ETL32和第三单元像素SSPX3的第三电极ETL32以相同的方式限定，并且也可以通过第一单元像素SSPX1的第四电极ETL41、第二单元像素SSPX2的第四电极ETL42和第三单元像素SSPX3的第四电极ETL42以相同的方式限定。
在实施例中，第一电极ETL1的宽度w1和第四电极ETL41的宽度w4可以小于第二电极ETL21的宽度w2和第三电极ETL31的宽度w3。
在实施例中，第一电极ETL1可以是电连接到第二电源VSS的阴极电极。第四电极ETL41可以是电连接到第一电源VDD的阳极电极。第二电极ETL21和第三电极ETL31可以是从第一电极ETL1和第四电极ETL41浮置的岛电极。发光元件LD被设置为使得其第一端和第二端电连接在第一电极ETL1与第二电极ETL21之间、第二电极ETL21与第三电极ETL31之间和第三电极ETL31与第四电极ETL41之间，由此第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41可以电连接。在下文中，根据需要，第二电极ETL21和第三电极ETL31可以分别被称为第一岛电极和第二岛电极。
第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41可以分别设置在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41下面。在实施例中，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41可以形成为覆盖分别设置在其下面的第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41。
第一电极ETL1可以通过第一接触孔CNT1电连接到设置在其下面并电连接到第二电源VSS的导电图案(例如，图14的第一导电图案CE1)。同样地，第四电极ETL41可以通过第二接触孔CNT41电连接到设置在其下面并电连接到第一电源VDD的导电图案(例如，图14的第五导电图案CE5)。
开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42可以设置在设置在相邻单元像素中的相应的第二电极ETL21、ETL22和ETL23、相应的第三电极ETL31、ETL32和ETL33以及相应的第四电极ETL41、ETL42和ETL43之间。开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42可以与各自对应的第二电极ETL21、ETL22和ETL23、各自对应的第三电极ETL31、ETL32和ETL33以及各自对应的第四电极ETL41、ETL42和ETL43相邻。开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42可以位于第一分开区域SPA1或第二分开区域SPA2中。开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42可以暴露导电图案(例如，图14的第一导电图案CE1和第五导电图案CE5)。将参照图14至图21进行开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42的详细描述。
图14是沿着图13的线I1-I1’截取的显示装置的剖视图。图15是沿着图13的线I2-I2’截取的显示装置的剖视图。图16至图21是示出基于图13的线I2-I2’的制造显示装置的一些步骤的剖视图。
参照图14和图15，显示装置1可以包括设置在下部分处的基体基底101。这里，基体基底101可以与上述基体层SUB1对应。将省略基体基底101的冗余解释。
第一缓冲层111设置在基体基底101上。第一缓冲层111起到使基体基底101的表面均匀并防止水或外部空气渗透的作用。第一缓冲层111可以是无机层。第一缓冲层111可以具有单层结构或多层结构。
多个开关元件Tdr和Tsw设置在第一缓冲层111上。这里，开关元件Tdr和Tsw中的每个可以是薄膜晶体管。附图中所示的两个晶体管Tdr和Tsw可以分别是驱动晶体管和开关晶体管。
开关元件Tdr和Tsw中的每个可以包括半导体图案ACT1、ACT2、栅电极GE1、GE2、源电极ET1、ET3以及漏电极ET2、ET4。例如，作为开关晶体管的第一开关元件Tsw可以包括第一半导体图案ACT1、第一栅电极GE1、第一源电极ET1和第一漏电极ET2。作为驱动晶体管的第二开关元件Tdr可以包括第二半导体图案ACT2、第二栅电极GE2、第二源电极ET3和第二漏电极ET4。
更具体地，半导体层设置在第一缓冲层111上。半导体层可以包括第一半导体图案ACT1和第二半导体图案ACT2。
半导体层可以包括非晶硅、多晶硅、低温多晶硅和有机半导体。在另一实施例中，半导体层可以是氧化物半导体。尽管未清楚地示出，但半导体层可以包括沟道区以及设置在沟道区的两侧且掺杂有杂质的源区和漏区。
第一栅极绝缘层112设置在半导体层上。第一栅极绝缘层112可以是无机层。第一栅极绝缘层112可以具有单层结构或多层结构。
第一导电层设置在第一栅极绝缘层112上。第一导电层可以包括上述第一栅电极GE1和第二栅电极GE2。第一导电层可以由具有导电性的金属材料形成。例如，第一导电层可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)。第一导电层可以具有单层结构或多层结构。
第二栅极绝缘层113设置在第一导电层上。第二栅极绝缘层113可以是无机层。第二栅极绝缘层113可以是单层结构或多层结构。
第二导电层设置在第二栅极绝缘层113上。第二导电层可以包括第三栅电极GE3。第三栅电极GE3可以包括未示出的另一开关元件的栅电极。第二导电层可以由具有导电性的金属材料形成。例如，第二导电层可以包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)。第二导电层可以具有单层结构或多层结构。
层间绝缘层114设置在第二导电层上。层间绝缘层114可以是无机层。层间绝缘层114可以具有单层结构或多层结构。
第三导电层设置在层间绝缘层114上。第三导电层可以包括源电极ET1和ET3以及漏电极ET2和ET4。第三导电层可以由具有导电性的金属材料形成。例如，源电极ET1和ET3以及漏电极ET2和ET4可以包括铝(Al)、铜(Cu)、钛(Ti)和钼(Mo)。
源电极ET1和ET3以及漏电极ET2和ET4可以通过穿过层间绝缘层114、第二栅极绝缘层113和第一栅极绝缘层112的接触孔电连接到半导体图案ACT1和ACT2中的每个的源区和漏区。
尽管未示出，但是显示装置1还可以包括设置在基体基底101上的存储电容器。
第一保护层121设置在第三导电层上。这里，第一保护层121被设置为覆盖包括开关元件Tdr和Tsw的电路组件。第一保护层121可以是钝化层或平坦化层。钝化层可以包括SiO2和SiNx等，平坦化层可以包括诸如压克力和聚酰亚胺的材料。第一保护层121可以包括钝化层或平坦化层两者。在这种情况下，钝化层可以设置在第三导电层和层间绝缘层114上，平坦化层可以设置在钝化层上。第一保护层121的上表面可以被平坦化。
第四导电层可以设置在第一保护层121上。第四导电层可以包括诸如电源线、信号线和连接电极的若干导电图案。在视图中，第四导电层被示出为包括第一导电图案CE1至第五导电图案CE5。第四导电层可以由具有导电性的金属材料形成。例如，第四导电层可以包括铝(Al)、铜(Cu)、钛(Ti)和钼(Mo)。
第二导电图案CE2可以通过穿过第一保护层121的一个接触孔连接到第二开关元件Tdr的源电极ET3和漏电极ET4中的任何一个。第五导电图案CE5可以通过穿过第一保护层121的另一接触孔连接到第二开关元件Tdr的源电极ET3和漏电极ET4中的另一个。
第二保护层122设置在第四导电层上。第二保护层122可以是钝化层或平坦化层。钝化层可以包括SiO2或SiNx等，平坦化层可以包括诸如压克力和聚酰亚胺的材料。第二保护层122可以包括钝化层或平坦化层两者。
第二保护层122可以包括被形成为暴露包括在第四导电层中的一些导电图案的上部的开口。例如，第二保护层122可以包括形成为暴露第二导电图案CE2的至少一部分的第一开口孔VIA21。尽管未清楚地示出，但是第二保护层122可以包括分别暴露第三导电图案CE3和第四导电图案CE4的至少部分的第二开口孔VIA31和第三开口孔VIA41。
范围从基体基底101到第二保护层122的部分可以被称为像素电路层。
第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41、第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41、第一绝缘层131、发光元件LD、第二绝缘层132、第一接触电极CNE1至第四接触电极CNE4、第三绝缘层141以及薄膜封装层151可以连续地设置在第二保护层122上。
第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41可以设置在像素电路层(即，第二保护层122)上。第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41可以在厚度方向(例如，第三方向DR3)上从像素电路层突出。在实施例中，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41可以具有基本上相同的高度，但是本公开不限于此。例如，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41突出的高度可以在约1.0μm至约1.5μm的范围内。
在实施例中，第一分隔壁PW1可以设置在像素电路层与第一电极ETL1之间。第二分隔壁PW21可以设置在像素电路层与第二电极ETL21之间。第三分隔壁PW31可以设置在像素电路层与第三电极ETL3之间。第四分隔壁PW41可以设置在像素电路层与第四电极ETL4之间。
在实施例中，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41可以具有各种形状。作为示例，如附图中所示，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41中的每个可以均具有宽度从其底部到顶部减小的梯形剖面形状。在这种情况下，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41中的每个可以在至少一侧上具有倾斜表面。
尽管未在附图中示出，但是作为另一示例，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41中的每个可以具有宽度从其底部到顶部减小的半圆形或半椭圆形的剖面。在这种情况下，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41中的每个可以在至少一侧上具有弯曲表面。换言之，在本公开中，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41中的每个的形状可以以各种方式改变，而不特别限制。在实施例中，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41中的至少一个可以被省略或改变位置。
第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41可以包括具有无机材料和/或有机材料的绝缘材料。例如，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41可以包括至少一个无机层，所述至少一个无机层包括诸如SiNx或SiOx的各种已知的无机绝缘材料。可选地，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41均可以包括包含各种已知有机绝缘材料的至少一个有机层和/或光致抗蚀剂层，或者可以由组合包含有机/无机材料的单层绝缘体或多层绝缘体形成。换言之，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41的构成材料可以以各种方式改变。
在实施例中，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41均可以用作反射组件。例如，第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41以及设置在其上的第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41可以用作在期望方向上引导从每个发光元件LD发射的光的反射组件，从而增强像素PXL的光效率。
第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41可以分别设置在第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41之上。第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41可以设置在彼此间隔开的位置处。
在实施例中，分别设置在第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41之上的第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41可以具有与第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41的相应形状对应的形状。例如，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41可以分别具有与第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41对应的倾斜表面或弯曲表面，并且在显示装置1的厚度方向上突出。
第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个可以包括至少一种导电材料。例如，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个可以包括金属(诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或其合金)、导电氧化物(诸如ITO、IZO、ZnO或ITZO)和导电聚合物(诸如PEDOT)中的至少一种，但本公开不限于此。
此外，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个可以具有单层结构或多层结构。例如，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个可以包括至少一个反射电极层。第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个还可以选择性地包括设置在反射电极层的上部和/或下部上的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部的至少一个导电盖层中的至少一个。
在实施例中，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个的反射电极层可以由具有均匀反射率的电极材料形成。例如，反射电极层可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及其合金中的金属的至少一种，但是本公开不限于此。换言之，反射电极层可以由各种反射电极材料形成。在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个包括反射电极层的情况下，从发光元件LD中的每个的相对端(即，第一端和第二端)发射的光可以更可靠地在显示图像所沿的方向(例如，第三方向DR3或正向方向)上行进。具体地，如果第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41具有与第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41的形状对应的倾斜表面或弯曲表面，并且被设置为面对发光元件LD的第一端和第二端，则从发光元件LD的第一端和第二端发射的光可以被第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41反射，因此更可靠地在显示装置1的正向方向上(例如，在作为基体层SUB1的上方向的第三方向DR3上)行进。因此，可以增强从发光元件LD发射的光的效率。
此外，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个的透明电极层可以由各种透明电极材料形成。例如，透明电极层可以包括ITO、IZO或ITZO，但是本公开不限于此。在实施例中，第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个可以具有拥有ITO/Ag/ITO的堆叠结构的三层结构。如此，如果第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41均由具有至少两层或更多层的多层结构形成，则可以使由于信号延迟(RC延迟)引起的电压降最小化。因此，可以将期望的电压有效地传输到发光元件LD。
另外，如果第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个包括覆盖反射电极层和/或透明电极层的导电盖层，则可以防止第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41的反射电极层等由于在制造像素PXL等的工艺期间引起的缺陷而损坏。然而，导电盖层可以选择性地包括在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中，并且可以根据实施例省略。此外，导电盖层可以被认为是第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个的组件，或者被认为是设置在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41上的单独组件。
在实施例中，第一电极ETL1的至少一部分区域可以与第一导电图案CE1叠置，第二电极ETL21的至少一部分区域可以与第二导电图案CE2叠置，第三电极ETL31的至少一部分区域可以与第三导电图案CE3叠置，第四电极ETL41可以与第四导电图案CE4和第五导电图案CE5中的每个的至少一部分区域叠置。这里，除非另有定义，否则术语“叠置”是表示两个组件在显示装置1的厚度方向(在附图中，与基体层SUB1的表面垂直的方向(例如，第三方向DR3))上彼此叠置。第一电极ETL1可以通过第一接触孔CNT1电连接到第一导电图案CE1。第四电极ETL41可以通过第二接触孔CNT41电连接到第五导电图案CE5。第二电极ETL21可以与第二导电图案CE2绝缘。第三电极ETL31可以与第三导电图案CE3绝缘。第四电极ETL41可以与第四导电图案CE4绝缘。
第一绝缘层131可以设置在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41的部分区域上。例如，第一绝缘层131可以形成为覆盖第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41的部分区域，并且可以包括开口以暴露第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41的其他部分区域。
在实施例中，第一绝缘层131可以主要地形成为覆盖第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41的整个表面。在发光元件LD被供应到第一绝缘层131并且在第一绝缘层131上对准之后，第一绝缘层131可以部分地敞开以允许第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41被暴露。可选地，在发光元件LD的供应和对准已经完成之后，第一绝缘层131可以以部分地设置在发光元件LD下面的单独图案的形式被图案化。
换言之，第一绝缘层131可以置于第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41与发光元件LD之间，并且可以允许第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41中的每个的至少一个区域被暴露。在形成第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41之后，第一绝缘层131可以形成为覆盖第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41，从而在后续工艺期间可以防止第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41被损坏，或者可以防止发生金属沉淀。此外，第一绝缘层131可以稳定地支撑每个发光元件LD。在一些实施例中，可以省略第一绝缘层131。
发光元件LD可以供应到其中设置有第一绝缘层131的区域并且在所述区域中对准。例如，发光元件LD可以通过喷墨方案等供应，发光元件LD可以通过施加到第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41的预定的对准电压(或对准信号)在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41之间对准。
堤BNK可以设置在第一绝缘层131上。例如，堤BNK可以形成在其他子像素之间以包围子像素(图8的SPX1至SPX3)，从而形成像素限定层以限定发射区域。
在一些实施例中，堤BNK可以不设置在子像素SPX1至SPX3中的同一子像素中的单元像素SSPX1至SSPXk之间，但是本公开不限于此。
第二绝缘层132可以设置在发光元件LD之上(具体地，在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41之间对准的发光元件LD之上)，并且可以允许发光元件LD的第一端和第二端被暴露。例如，第二绝缘层132可以仅部分地设置在发光元件LD中的每个的一个区域上，而不覆盖发光元件LD的第一端和第二端。第二绝缘层132可以在每个发射区域中以独立的图案形成，但是本公开不限于此。此外，如图14中所示，在形成第二绝缘层132之前在第一绝缘层131与发光元件LD之间存在空间的情况下，可以用第二绝缘层132填充所述空间。因此，可以更稳定地支撑发光元件LD。
第一接触电极CNE1至第四接触电极CNE4可以设置在第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41以及发光元件LD的第一端和第二端上。在实施例中，如图14中所示，第一接触电极CNE1至第四接触电极CNE4可以设置在同一层。在这种情况下，尽管第一接触电极CNE1至第四接触电极CNE4使用相同的电极材料通过同一工艺形成，但是本公开不限于此。
第一接触电极CNE1至第四接触电极CNE4可以分别使发光元件LD的第一端和第二端电连接到第一电极ETL1和第二电极ETL21、第二电极ETL21和第三电极ETL31或者第三电极ETL31和第四电极ETL41。
例如，第一接触电极CNE1可以设置在第一电极ETL1上以与第一电极ETL1接触。例如，第一接触电极CNE1可以被设置为在第一电极ETL1的未被第一绝缘层131覆盖的一个区域上接触第一电极ETL1。此外，第一接触电极CNE1可以设置在与第一电极ETL1相邻的至少一个发光元件的第一端(例如，多个发光元件LD的第一端)上，使得第一接触电极CNE1接触第一端。换言之，第一接触电极CNE1可以被设置为覆盖发光元件LD的第一端和与第一接触电极CNE1对应的第一电极ETL1的至少一个区域。因此，发光元件LD的第一端可以电连接到第一电极ETL1。
同样地，第二接触电极CNE2可以设置在第二电极ETL21上以接触第二电极ETL21。例如，第二接触电极CNE2可以被设置为在第二电极ETL21的未被第一绝缘层131覆盖的一个区域上接触第二电极ETL21。此外，第二接触电极CNE2可以设置在与第二电极ETL21相邻的至少两个发光元件LD的端上以接触所述端。换言之，第二接触电极CNE2可以被设置为覆盖发光元件LD的第一端或第二端以及与第二接触电极CNE2对应的第二电极ETL21的至少一个区域。由此，发光元件LD的第一端或第二端可以电连接到第二电极ETL21。
同样地，第三接触电极CNE3可以设置在第三电极ETL31上以接触第三电极ETL31。例如，第三接触电极CNE3可以被设置为在第三电极ETL2的未被第一绝缘层131覆盖的一个区域上接触第三电极ETL2。此外，第三接触电极CNE3可以设置在与第三电极ETL31相邻的至少两个发光元件的端上以接触所述端。换言之，第三接触电极CNE3可以被设置为覆盖发光元件LD的第一端或第二端以及与第三接触电极CNE3对应的第三电极ETL31的至少一个区域。由此，发光元件LD的第一端或第二端可以电连接到第三电极ETL31。
同样地，第四接触电极CNE4可以设置在第四电极ETL41上以接触第四电极ETL41。例如，第四接触电极CNE4可以被设置为在第四电极ETL41的未被第一绝缘层131覆盖的一个区域上接触第四电极ETL41。此外，第四接触电极CNE4可以设置在与第四电极ETL41相邻的至少一个或更多个发光元件LD的第二端上以接触第二端。换言之，第四接触电极CNE4可以被设置为覆盖发光元件LD的第二端和与第四接触电极CNE4对应的第四电极ETL41的至少一个区域。因此，发光元件LD的第二端可以电连接到第四电极ETL41。
换言之，一个发光元件的第一端可以接触第一接触电极CNE1，其第二端可以接触第二接触电极CNE2。另一发光元件的第一端可以接触第二接触电极CNE2，其第二端可以接触第三接触电极CNE3。又一发光元件的第一端可以接触第三接触电极CNE3，其第二端可以接触第四接触电极CNE4。
在实施例中，第一接触电极CNE1至第四接触电极CNE4可以设置在不同的层上。
第三绝缘层141可以形成和/或设置在第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41、第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41、发光元件LD、第一接触电极CNE1至第四接触电极CNE4以及堤BNK上，以覆盖第一分隔壁PW1、第二分隔壁PW21、第三分隔壁PW31和第四分隔壁PW41、第一电极ETL1、第二电极ETL21、第三电极ETL31和第四电极ETL41、发光元件LD、第一接触电极CNE1至第四接触电极CNE4以及堤BNK。
在实施例中，第一绝缘层131、第二绝缘层132和第三绝缘层141中的每个可以具有单层结构或多层结构，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层131、第二绝缘层132和第三绝缘层141中的每个可以包括各种公知的包括SiNx的有机/无机绝缘材料，第一绝缘层131、第二绝缘层132和第三绝缘层141中的每个的构成材料不受特别限制。第一绝缘层131、第二绝缘层132和第三绝缘层141可以包括各自不同的绝缘材料，或者第一绝缘层131、第二绝缘层132和第三绝缘层141中的至少一些可以包括相同的绝缘材料。
包括至少一个无机层和/或有机层的薄膜封装层151可以设置在第三绝缘层141上。在实施例中，可以省略薄膜封装层151。
显示装置1可以包括第四绝缘层160，第四绝缘层160被设置为覆盖通过第二保护层122暴露第四导电层中的一些导电图案(例如，第二导电图案CE2、第三导电图案CE3和第四导电图案CE4)的上部的开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42。在实施例中，第四绝缘层160可以形成为覆盖第一绝缘层131的一部分、开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42以及第四导电层。在实施例中，第四绝缘层160可以通过与上述第二绝缘层132的工艺相同的工艺形成为具有相同的材料。
随后，将基于显示装置1的与图13的线I2-I2’对应的剖面来描述制造显示装置1的一些步骤。尽管将基于第一单元像素SSPX1中的相应的第二电极ETL21与第二单元像素SSPX2中的相应的第二电极ETL22之间的区域进行描述，但是类似的描述也可以应用于第三电极ETL31与ETL32、第四电极ETL41与ETL42和其他相邻的单元像素SSPX2与SSPX3之间的区域，并且将省略类似的描述。
如上所述，可以在具有基本上平坦的上表面的第二保护层122上的彼此间隔开的位置处形成第一单元像素SSPX1的第二分隔壁PW21和第二单元像素SSPX2的第二分隔壁PW22。换言之，分隔壁可以形成在像素电路层上。这里，第二保护层122的上表面可以暴露在第一单元像素SSPX1的第二分隔壁PW21与第二单元像素SSPX2的第二分隔壁PW22之间。第二保护层122的暴露在第一单元像素SSPX1的第二分隔壁PW21与第二单元像素SSPX2的第二分隔壁PW22之间的上表面可以与第二导电图案CE2的至少一部分区域叠置。
此后，如图17中所示，可以在第一单元像素SSPX1的第二分隔壁PW21与第二单元像素SSPX2的第二分隔壁PW22之间在第二保护层122中形成开口孔VIA21，使得第二导电图案CE2的至少一部分可以被暴露。
随后，如图18中所示，可以在第四导电层、第二保护层122和第二分隔壁PW21上依次地形成第二电极材料ETL2a和第一绝缘材料131a。这里，第二电极材料ETL2a可以由与第二电极ETL21和ETL22的材料相同的材料形成。第一绝缘材料131a可以由与第一绝缘层131的材料相同的材料形成。第二电极材料ETL2a可以在后续工艺期间形成上述第二电极ETL21、ETL22和ETL23。第一绝缘材料131a可以在后续工艺期间形成上述第一绝缘层131。
这里，也可以在开口VIA21中形成第二电极材料ETL2a。因此，第二电极材料ETL2a可以接触第二导电图案CE2。
同样地，尽管未示出，但是被设置为形成第一电极ETL1的第一电极材料、被设置为形成第三电极ETL31、ETL32和ETL33的第三电极材料以及被设置为形成第四电极ETL41、ETL42和ETL43的第四电极材料可以形成为通过开口孔或接触孔接触被设置为使得其至少一些区域与第一电极材料、第二电极材料和第三电极材料叠置的电极图案。换言之，第一电极材料可以通过第一接触孔CNT1接触第一导电图案CE1。第三电极材料可以通过一个开口孔(例如，图13的VIA31)接触第三导电图案CE3。第四电极材料可以通过一个开口孔(例如，图13的VIA41)接触第四导电图案CE4。此外，第四电极材料可以通过第二接触孔CNT41、CNT42和CNT43接触第五导电图案CE5。
此后，如图19中所示，可以将电压施加到第一电极材料、第二电极材料ETL2a、第三电极材料和第四电极材料，使得发光元件LD可以在第一绝缘材料131a上对准。
在实施例中，可以以AC电压和接地电压根据位置彼此交替的方式施加为使发光元件LD对准而施加的电压。例如，AC电压可以施加到第一电极材料和第三电极材料，并且接地电压可以施加到第二电极材料ETL2a和第四电极材料。换言之，AC电压可以施加到电连接到第一电极材料的第一导电图案CE1和电连接到第三电极材料的第三导电图案CE3。AC电压可以施加到电连接到第二电极材料ETL2a的第二导电图案CE2和电连接到第四电极材料的第四导电图案CE4。在实施例中，接地电压可以具有与第二电源VSS的电压电平类似的电压电平。
如果第一电极材料、第二电极材料ETL2a、第三电极材料和第四电极材料分别被供应有对应的电压，则第一电极材料与第二电极材料ETL2a之间的电容、第二电极材料ETL2a与第三电极材料之间的电容和第三电极材料与第四电极材料之间的电容可以以基本上相同的电平形成。这里，词语“基本上相同的电平”可以表示其中第一值与第二值之间的差小于5％的电平。例如，在第一值是较大值的情况下，上述百分比值可以通过((第一值-第二值)/第一值)×100(％)来确定。
第一电极材料可以接触第一导电图案CE1，第二电极材料ETL2a可以接触第二电极图案，第三电极材料可以接触第三电极图案，第四电极材料可以接触第四电极图案，从而可以确保每个电极材料的表面积。第一电极材料与第二电极材料ETL2a之间的电容、第二电极材料ETL2a与第三电极材料之间的电容和第三电极材料与第四电极材料之间的电容可以以基本上相同的电平形成。
因此，在第一电极材料与第二电极材料ETL2a之间、在第二电极材料ETL2a与第三电极材料之间和在第三电极材料与第四电极材料之间对准的发光元件的各自数量可以处于相同的水平。
此后，如图20中所示，第二电极材料ETL2a可以被分割为多个部分以分别形成第一单元像素SSPX1的第二电极ETL21、第二单元像素SSPX2的第二电极ETL22和第三单元像素SSPX的第二电极ETL23。第二电极ETL21、ETL22和ETL23可以彼此分开并且彼此电分离。第一单元像素SSPX1的第二电极ETL21和第二单元像素SSPX2的第二电极ETL22可以彼此分开，从而可以形成第一分开区域SPA1。第二单元像素SSPX2的第二电极ETL22和第三单元像素SSPX3的第二电极ETL23可以彼此分开，从而可以形成第二分开区域SPA2。同样地，第三电极ETL31、ETL32和ETL33以及第四电极ETL41、ETL42和ETL43也可以彼此分开。
此外，在其处形成有第一分开区域SPA1的位置和在其处形成有第二分开区域SPA2的位置可以与在其处形成现有开口孔VIA21、VIA22、VIA31、VIA32、VIA41和VIA42的位置叠置。因此，彼此接触的第二电极材料ETL2a和第二导电图案CE2、第三电极材料和第三导电图案CE3以及第四电极材料和第四导电图案CE4可以彼此电分开。
虽然形成了第一分开区域SPA1和第二分开区域SPA2，但是第一电极材料可以变成第一电极ETL1而不被分割。
此后，如图21中所示，可以形成第四绝缘层160(和/或第二绝缘层132)。第四绝缘层160可以形成为遍及第一分开区域SPA1和第二分开区域SPA2。
随后，尽管未清楚地示出，但是可以依次形成第一接触电极CNE1至第四接触电极CNE4、第三绝缘层141和薄膜封装层151。
接着，将描述根据另一实施例的显示装置。在下文中，这里将省略对与图1至图21中所示的组件相同的组件的描述，并且使用相同或相似的附图标记。
图22是示出根据本公开的另一实施例的显示装置的剖视图。图23和图24是示出制造图22的显示装置的一些步骤的剖视图。图22至图24示出了图13的变型示例，并且是与沿着线I2-I2’截取的剖面对应的图。
参照图22至图24，根据本实施例的显示装置2与根据图15、图17和图18的实施例的显示装置1的不同之处在于开口孔VIA21穿过分隔壁(例如，PW22)。
开口孔VIA21可以形成为穿过分隔壁PW22。在实施例中，与开口孔VIA21叠置的分开区域SPA1可以使分隔壁PW22分割为多个部分。
图25是示出根据本公开的再一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。图26是沿着图25的线II1-II1’截取的显示装置的剖视图。图27是沿着图25的线II2-II2’截取的显示装置的剖视图。
参照图25至图27，根据本实施例的显示装置3与根据图13至图15的实施例的显示装置1的不同之处在于省略了分隔壁。
在实施例中，在显示装置3中，可以省略分隔壁。
图28是示出根据本公开的再一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。
参照图28，根据本实施例的显示装置4与根据图13的实施例的显示装置1的不同之处在于省略了开口孔中的一些。
可以省略设置在相应的相邻的第二电极ETL21、ETL22和ETL23、相应的第三电极ETL31、ETL32和ETL33以及相应的第四电极ETL41、ETL42和ETL43之间的开口孔(图13的VIA21、VIA22、VIA31、VIA32、VIA41和VIA42)中的一些。在本实施例中，示出了其中省略设置在相应的相邻的第二电极ETL21、ETL22和ETL23之间的开口孔(图13的VIA21和VIA22)的示例。
在实施例中，开口孔VIA31、VIA32、VIA41和VIA42可以设置在相应的相邻的第三电极ETL31、ETL32和ETL33之间以及相应的第四电极ETL41、ETL42和ETL43之间。
在制造显示装置4的工艺中，根据需要，可以形成开口孔VIA31、VIA32、VIA41和VIA42，第三电极材料和第三电极图案可以彼此接触，第四电极材料和第四电极图案可以彼此接触，之后，可以使发光元件LD对准。第一电极材料与第二电极材料之间的电容、第二电极材料与第三电极材料之间的电容和第三电极材料与第四电极材料之间的电容可以以基本上相同的电平形成。因此，分别在第一电极材料与第二电极材料之间、在第二电极材料与第三电极材料之间和在第三电极材料与第四电极材料之间对准的发光元件的数量可以处于相同水平。
实施例不限于此。开口孔(图13的VIA21和VIA22)可以设置在相应的相邻的第二电极ETL21、ETL22和ETL23之间。可以省略设置在相应的相邻的第三电极ETL31、ETL32和ETL33之间以及相应的第四电极ETL41、ETL42和ETL43之间的开口孔VIA31、VIA32、VIA41和VIA42。
图29是示出根据本公开的再一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。
参照图29，根据本实施例的显示装置5与根据图13的实施例的显示装置1的不同之处在于发光元件LD彼此并联连接。
在实施例中，发光元件LD可以彼此并联连接。因此，可以省略上述岛电极。换言之，在图13的实施例中，可以省略第二电极(图13的ETL21、ETL22和ETL23)和第三电极(图13的ETL31、ETL32和ETL33)。
第一电极ETL1以及第四电极ETL41、ETL42和ETL43均可以包括在第一方向DR1上延伸以确保用于发光元件LD的对准的空间的主干电极以及在彼此面对的方向上延伸的分支电极。第一电极ETL1以及第四电极ETL41、ETL42和ETL43的各自的分支电极可以在第二方向DR2上延伸以彼此面对。第一电极ETL1以及第四电极ETL41、ETL42和ETL43的各自的分支电极可以在第一方向DR1上彼此间隔开。在每个单元像素SSPX1、SSPX2和SSPX3中，从第一电极ETL1延伸的分支电极以及从第四电极ETL41、ETL42和ETL43延伸的分支电极可以彼此交替。
在制造显示装置5的工艺中，根据需要，可以形成开口孔VIA41和VIA42，第四电极材料和第四电极图案可以彼此接触，之后，可以使发光元件LD对准。
图30是示出根据本公开的再一实施例的显示装置中包括的一个子像素中的一些组件的布置的平面布局图。
参照图30，根据本实施例的显示装置5与根据图13的实施例的显示装置1的不同之处在于显示装置5包括至少三个或更多个岛电极。
在实施例中，在每个单元像素SSPX1、SSPX2和SSPX3中，第二电极ETL21、ETL22和ETL23至第n电极ETLn1、ETLn2和ETLn3可以设置在彼此间隔开的位置处。
在本实施例中，第n电极ETLn1、ETLn2和ETLn3可以具有与图13的第四电极(图13的ETL41、ETL42和ETL43)的功能对应的功能。第n-1电极ETL(n-1)1、ETL(n-1)2和ETL(n-1)3可以具有与图13的第三电极(图13的ETL31、ETL32和ETL33)的功能对应的功能。
开口孔VIA(n-1)1、VIA(n-1)2、VIAn1和VIAn2可以设置在相应的相邻的第n电极ETLn1、ETLn2和ETLn3之间以及相应的第n-1电极ETL(n-1)1、ETL(n-1)2和ETL(n-1)3之间。
尽管已经公开了本公开的实施例，但是本领域技术人员将领会的是，在不脱离所附权利要求中所公开的公开的范围和精神的情况下，本公开可以以其他具体形式实现。因此，应理解的是，示例性实施例仅用于示例目的，并且不限制本公开的范围。

Claims (27)

1.一种显示装置，所述显示装置包括：
基体基底；
多个晶体管，设置在所述基体基底上；
第一保护层，设置在所述多个晶体管上，并且被构造为覆盖所述多个晶体管；
多个导电图案，设置在所述第一保护层上；
第二保护层，设置在所述多个导电图案上；
第一电极和第二电极，在所述第二保护层上设置在同一层，并且彼此间隔开；
至少一个或更多个发光元件，设置在所述第一电极与所述第二电极之间；以及
第一接触电极和第二接触电极，所述第一接触电极设置在所述第一电极上并且接触所述多个发光元件中的至少一个发光元件的一端，所述第二接触电极设置在所述第二电极上并且接触所述至少一个发光元件的剩余端，
其中，所述多个导电图案包括与所述第一电极叠置的第一导电图案和与所述第二电极叠置的第二导电图案，
其中，所述第一电极通过穿过所述第二保护层的接触孔电连接到所述第一导电图案，并且
其中，所述第二保护层包括形成为暴露所述第二导电图案的至少一部分的开口孔。
2.根据权利要求1所述的显示装置，
其中，所述第一电极通过所述接触孔直接接触所述第一导电图案，并且
其中，所述第二电极与所述第二导电图案绝缘。
3.根据权利要求2所述的显示装置，其中，所述第二导电图案通过穿过所述第一保护层的另一接触孔直接连接到所述晶体管的源电极或漏电极。
4.根据权利要求1所述的显示装置，其中，第一电力电压施加到所述第一电极，并且作为比所述第一电力电压高的电位电力电压的第二电力电压施加到所述第二电极。
5.根据权利要求4所述的显示装置，
其中，所述第一电极和所述第二电极均在第一方向上延伸，并且
其中，所述第一电极的延伸长度大于所述第二电极的延伸长度。
6.根据权利要求5所述的显示装置，
其中，通过所述至少一个发光元件电连接到所述第一电极的所述第二电极包括多个第二电极，并且
其中，所述开口孔设置在所述多个第二电极之间。
7.根据权利要求1所述的显示装置，所述显示装置还包括：
第一分隔壁，设置在所述第二保护层与所述第一电极之间；以及
第二分隔壁，设置在所述第二保护层与所述第二电极之间，
其中，所述第一分隔壁和所述第二分隔壁均具有从所述第二保护层的上表面在厚度方向上突出的形状。
8.根据权利要求7所述的显示装置，
其中，所述第一电极覆盖所述第一分隔壁，并且
其中，所述第二电极覆盖所述第二分隔壁。
9.根据权利要求8所述的显示装置，其中，所述开口孔形成为与所述第二分隔壁相邻。
10.根据权利要求8所述的显示装置，其中，所述开口孔穿过所述第二分隔壁。
11.根据权利要求1所述的显示装置，所述显示装置还包括第一岛电极，所述第一岛电极与所述第一电极和所述第二电极设置在同一层并且设置在所述第一电极与所述第二电极之间。
12.根据权利要求11所述的显示装置，其中，所述多个发光元件设置在所述第一电极与所述第一岛电极之间和所述第一岛电极与所述第二电极之间。
13.根据权利要求12所述的显示装置，其中，设置在所述第一电极与所述第一岛电极之间的发光元件的数量和设置在所述第一岛电极与所述第二电极之间的发光元件的数量之间的差小于5％。
14.根据权利要求11所述的显示装置，其中，所述多个导电图案还包括与所述第一岛电极叠置的第三导电图案。
15.根据权利要求14所述的显示装置，
其中，所述第二保护层还包括形成为暴露所述第三导电图案的至少一部分的另一开口孔，并且
其中，所述第一岛电极与所述第三导电图案绝缘。
16.根据权利要求11所述的显示装置，所述显示装置还包括第二岛电极，所述第二岛电极与所述第一电极、所述第二电极和所述第一岛电极设置在同一层并且设置在所述第一岛电极与所述第二电极之间。
17.根据权利要求16所述的显示装置，其中，所述第一电极和所述第二电极中的每个的宽度小于所述第一岛电极和所述第二岛电极中的每个的宽度。
18.根据权利要求11所述的显示装置，其中，所述多个发光元件彼此串联连接和并联连接。
19.一种显示装置，所述显示装置包括设置在多个晶体管上的第一保护层、设置在所述第一保护层上的多个导电图案和设置在所述多个导电图案上的第二保护层，所述方法包括：
在所述第二保护层上形成彼此间隔开的多个分隔壁；
形成开口孔以暴露所述多个导电图案中的每个的至少一部分；
在相应的分隔壁上形成多个电极材料，使得所述多个电极材料通过所述开口孔接触相应的导电图案，并且在所述多个电极材料上形成第一绝缘材料；以及
在所述第一绝缘材料上使多个发光元件对准，使得所述多个发光元件设置在相应的导电图案之间。
20.根据权利要求19所述的方法，所述方法还包括形成分开区域，使得所述多个电极材料中的一些被分开为多个部分。
21.根据权利要求20所述的方法，其中，所述分开区域与所述开口孔叠置。
22.根据权利要求21所述的方法，所述方法还包括形成绝缘层以覆盖所述开口孔。
23.根据权利要求20所述的方法，其中，在形成所述分开区域时，分开的所述电极材料不接触相应的导电图案，并且未分开的所述电极材料接触相应的导电图案。
24.根据权利要求19所述的方法，
其中，所述多个电极材料包括在第一方向上延伸的第一电极材料、第二电极材料、第三电极材料和第四电极材料，并且
其中，所述多个导电图案包括与所述第一电极材料叠置的第一导电图案、与所述第二电极材料叠置的第二导电图案、与所述第三电极材料叠置的第三导电图案以及与所述第四电极材料叠置的第四导电图案。
25.根据权利要求24所述的方法，
其中，在使所述多个发光元件对准时，所述多个发光元件在所述第一导电图案与所述第二导电图案之间、在所述第二导电图案与所述第三导电图案之间以及在所述第三导电图案与所述第四导电图案之间对准，并且
其中，在所述第一导电图案与所述第二导电图案之间对准的发光元件的数量、在所述第二导电图案与所述第三导电图案之间对准的发光元件的数量以及在所述第二导电图案与所述第三导电图案之间对准的发光元件的数量之间的差小于5％。
26.根据权利要求24所述的方法，其中，在使所述多个发光元件对准时，在所述第一导电图案与所述第二导电图案之间的相应的电容、在所述第二导电图案与所述第三导电图案之间的相应的电容以及在所述第三导电图案与所述第四导电图案之间的相应的电容之间的差小于5％。
27.根据权利要求24所述的方法，其中，在使所述多个发光元件对准时，AC电压施加到所述第一导电图案和所述第三导电图案，并且接地电压施加到所述第二导电图案和所述第四导电图案。
CN202080088944.2A 2019-12-18 2020-11-17 显示装置和用于制造该显示装置的方法 Pending CN114846614A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2019-0169912 2019-12-18
KR1020190169912A KR20210078627A (ko) 2019-12-18 2019-12-18 표시장치 및 이의 제조방법
PCT/KR2020/016161 WO2021125574A1 (ko) 2019-12-18 2020-11-17 표시장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
CN114846614A true CN114846614A (zh) 2022-08-02

Family

ID=76477686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080088944.2A Pending CN114846614A (zh) 2019-12-18 2020-11-17 显示装置和用于制造该显示装置的方法

Country Status (5)

Country Link
US (1) US20230045654A1 (zh)
EP (1) EP4080572A4 (zh)
KR (1) KR20210078627A (zh)
CN (1) CN114846614A (zh)
WO (1) WO2021125574A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220123043A1 (en) * 2020-01-21 2022-04-21 Beijing Boe Optoelectronics Technics Technology Co., Ltd. Light emitting substrate, wiring substrate and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
KR102383928B1 (ko) * 2017-08-31 2022-04-06 엘지디스플레이 주식회사 전계발광 표시장치
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102517393B1 (ko) * 2018-04-18 2023-04-03 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102299992B1 (ko) * 2018-04-25 2021-09-10 삼성디스플레이 주식회사 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법

Also Published As

Publication number Publication date
EP4080572A1 (en) 2022-10-26
US20230045654A1 (en) 2023-02-09
EP4080572A4 (en) 2024-01-17
WO2021125574A1 (ko) 2021-06-24
KR20210078627A (ko) 2021-06-29

Similar Documents

Publication Publication Date Title
US11869425B2 (en) Display device
US11610934B2 (en) Light emitting device and manufacturing method of the light emitting device
EP3913678A1 (en) Light-emitting device and display device comprising same
KR102524569B1 (ko) 표시 장치 및 그의 제조 방법
US11855053B2 (en) Display device and method for manufacturing same
EP3913677A1 (en) Display device
US20210265324A1 (en) Light-emitting device and display device including same
US11842988B2 (en) Display device and method of manufacturing the same
US20220181522A1 (en) Display device and method for manufacturing same
EP3905331A1 (en) Display device and repair method therefor
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
KR102531406B1 (ko) 표시 장치
KR20200042997A (ko) 표시 장치
US20230361257A1 (en) Display device and method of manufacturing the same
EP4027390A1 (en) Display device
US20210367109A1 (en) Display device
EP4080572A1 (en) Display device and method for manufacturing same
KR20220037553A (ko) 표시 장치
KR20220037045A (ko) 표시 장치 및 그 제조 방법
KR20220060619A (ko) 표시 장치
KR20210075291A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination