CN114828400A - 连接组件、板级架构，以及一种计算设备 - Google Patents

连接组件、板级架构，以及一种计算设备 Download PDF

Info

Publication number
CN114828400A
CN114828400A CN202111233155.6A CN202111233155A CN114828400A CN 114828400 A CN114828400 A CN 114828400A CN 202111233155 A CN202111233155 A CN 202111233155A CN 114828400 A CN114828400 A CN 114828400A
Authority
CN
China
Prior art keywords
solder
circuit board
connection
spacer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111233155.6A
Other languages
English (en)
Inventor
何大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN114828400A publication Critical patent/CN114828400A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive

Abstract

本发明提供了连接组件、板级架构以及计算设备，其中：所述连接组件，用于连接相对设置的半导体晶片和下层基板，其特征在于，包括：绝缘体结构和间隔设置的多个连接端子，其中：所述多个连接端子中的任意一个连接端子的第一端和第二端分别设有焊接结构，所述第一端用于与所述半导体晶片焊接，所述第二端用于与所述下层基板焊接；所述绝缘体结构包括间隔设置的多个空槽，所述多个空槽和所述多个连接端子的位置是一一对应的，所述多个连接端子中的任意一个连接端子被置于所述任意一个空槽中，以固定所述连接端子的位置。

Description

连接组件、板级架构，以及一种计算设备
相关申请的交叉引用
本申请要求在2021年1月28日提交中国专利局、申请号为202110121288.8、申请名称为“一种连接组件及其制作方法，以及一种计算设备”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及芯片封装领域，尤其涉及一种连接组件、板级架构，以及一种计算设备。
背景技术
随着人工智能技术的不断发展，电子设备对计算机运算能力的要求也随之不断提高，同时，电子产品趋于轻巧、多功能以及低功耗发展。基于上述前提，系统集成晶圆(System-on-Wafer，SoW)技术是人工智能产品下一代极具竞争力的方向，取代当前的分布式芯片在板方案，能够有效提高算力，降低功耗，节省占地空间，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经过晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
目前晶圆级芯片与印刷电路板(printed circuit board，PCB)连接方式一般采用诸如栅格阵列封装(land grid array，LGA)等连接方案，该方案需要上千kg的应力才能降低连接组装时产生的偏差，高压力会带来器件较低的可靠性，配合界面容差能力较小，以及高耗能，高成本等一系列问题。
发明内容
本申请提供一种连接组件，以及一种电子计算设备，能够有效解决超大应力保持问题，以及低容差配合能力问题，所述技术方案如下：
第一方面，本申请提供一种连接组件，用于连接相对设置的半导体晶片和下层基板，其特征在于，包括：绝缘体结构和间隔设置的多个连接端子，其中：
所述多个连接端子中的任意一个连接端子的第一端和第二端均设有焊接结构，其中：所述第一端和所述第二端为所述连接端子相对的两端，所述第一端通过所述焊接结构与所述半导体晶片焊接，所述第二端通过所述焊接结构与所述下层基板焊接；
所述绝缘体结构包括间隔设置的多个空槽，所述多个空槽和所述多个连接端子的位置是一一对应的，所述多个连接端子中的至少一个连接端子被置于相应的所述空槽中，以能够固定所述连接端子的位置。
在上述技术方案中，所述多个连接端子中的任意一个连接端子的第一端和第二端均设有焊接结构，通过焊接方式替代传统的压接方式，整个过程不需要压接方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力所导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。另外，绝缘体结构的空槽对连接端子起到固持的作用，有效防止连接端子发生侧偏，变形，或者两端子之间搭接，从而避免了连接组件的断路和短路等问题，极大提高了连接组件的可靠性。
在一种可能的实施例中，所述连接端子包括本体和连接部，所述连接部位于所述本体的至少一端，用于与所述焊接结构结合。
在上述技术方案中，连接部与焊接结构相接触，起到承载焊料的作用，以防止焊料延展到连接端子本体上，由于在实际装联过程中，呈阵列排布的连接组件的本体会发生形变，例如弯折、侧移，如果连接组件的本体上有焊料会有端子与端子之间搭焊的风险，因此，连接部可以进一步固持焊接结构，提高器件的可靠性。
在一种可能的实施例中，所述本体和所述连接部均为柱状结构，所述连接部设于所述连接端子的所述第一端，且所述连接部沿竖直方向的任一横截面的面积大于所述本体沿竖直方向的任一横截面的面积，所述连接部沿竖直方向的高度小于所述本体沿竖直方向的高度。
在上述技术方案中，由于连接部的横截面积大于本体的横截面积，因此连接部可以起到承载焊料的作业用，以防止焊料延展到连接端子本体上，由于在实际装联过程中，呈阵列排布的连接组件的本体会发生形变，例如弯折、侧移，如果连接组件的本体上有焊料会有端子与端子之间搭焊的风险，因此，连接部可以进一步固持焊接结构，提高器件的可靠性。同时，由于横截面积增大，连接组件在于下层基板和半导体晶片的焊盘装联过程中，可以更好的校准连接端子与焊盘的对应位置，提高装联的可靠性和良率。
在一种可能的实施例中，所述焊接结构为焊球。
在上述技术方案中所提到的焊球均为超过一定体积的焊料，所谓一定体积，既取决于焊料本身的体积，也取决于焊盘的焊接面积。当焊料在焊盘上达到一定体积时，其表面的张力会自然使其形成球状结构。可以理解的是，焊盘的焊接面积越小，焊料就越容易达到一定体积形成焊球形态。由于焊球自身具有延展能力，电路板与半导体晶片对位压合的状态下，焊球和连接端子可以根据所在位置的板件的相对距离进行适应性调整，这样使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
在一种可能的实施例中，所述焊接结构包括焊球和焊料结构，其中：所述连接部在背离所述本体的一面设有所述焊球，所述连接端子的所述第二端设有所述焊料结构；所述焊料结构包覆部分所述本体，以固定所述连接端子。
在上述技术方案中，由于焊料结构以及焊球都具有吸收应力的能力，因此，电路板201与半导体晶片101对位压合的状态下，连接组件可以根据所在位置的板件相对距离进行适应性调整，如果某局部位置的基板的水平高度较高，则该位置对连接端子的拉应力也较大，此时，所述本体4015的第二端可距离焊料结构较远，反之亦然。这样使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。相比于两端设置焊球，焊料结构的焊料容量更容易控制，其具体结构和体积可以根据实际需要自行定制，做到焊量可控，提高连接组件的可靠性的同时，节省了成本。
在一种可能的实施例中，所述焊料结构包括焊料和容料结构，所述焊料被填充于所述容料结构中，部分所述连接端子的本体位于所述容料结构内，且被所述焊料包覆。
在上述技术方案中，所述容料结构为上述绝缘体结构中的空腔部区域和电路板201的上表面所围成的空间，该空间可以容纳填充焊料，所述填充焊料的量可以根据实际应用做调整。
在一种可能的实施例中，所述容料结构为具有侧面的金属围框，或者，所述容料结构为具有侧面和底面的金属盒体，所述底面为朝向所述下层基板的一面。
在上述技术方案中，由金属盒体或者金属围框所构成的焊料结构以及焊球都具有吸收应力的能力，因此，电路板与半导体晶片对位压合的状态下，连接组件可以根据所在位置的板件相对距离进行适应性调整，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
在一种可能的实施例中，所述连接组件还包括阻焊层，所述阻焊层与所述绝缘体结构堆叠设置，所述阻焊层包括间隔设置的多个通槽，所述多个通槽和所述多个连接端子的位置是一一对应的，所述通槽用于构成所述容料结构，所述多个连接端子中的至少一个连接端子贯穿过相应的所述绝缘体结构的所述空槽，且被置于相应的所述通槽中，以能够固定所述连接端子的位置。
在上述技术方案中，通过阻焊层可以实现焊锡高度的增加，这样可以进一步地吸收连接端子的高度差和电路板表面的高低差，使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力所导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
在一种可能的实施例中，所述绝缘体结构中的每个所述空槽包括固定部区域和空腔部区域，所述固定部区域和空腔部区域沿所述多个空槽的竖直方向划分，其中：在竖直方向，所述空槽在固定部区域中的任一横截面的面积小于其在所述空腔部区域中的任一横截面的面积，所述固定部区域用于固定所述连接端子的所述本体的位置。
在上述技术方案中，由于固定部区域的存在，可以有效地固定连接端子401的位置以及与基板之间的连接姿态，这样可以有效避免连接组件在压合过程中不会因位置偏移而造成连接端子倾斜，或弯折开裂，进而避免了器件失效、电气连接断路和短路等的问题，极大提高了连接组件的可靠性。所述空腔部区域用于为焊料提供足够的填充空间，在板件压合过程中，焊料所承载的来自连接端子的应力会增大，此时焊料会自然向四周的间隙延展，这会增大连接端子之间的搭焊风险，从而造成器件短路。空腔部区域可以极大缓解上述问题，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。
在一种可能的实施例中，所述空腔部区域用于构成所述容料结构。
在上述技术方案中，容料结构由空腔部区域直接构成，简化了容料结构的制作过程和加工工艺，降低了连接部件的制作成本，同时，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。
在一种可能的实施例中，所述焊接结构为焊球，所述连接端子通过焊球与所述半导体晶片和所述下层基板进行焊接。
在上述技术方案中，通过焊接方式替代传统的压接方式，整个过程不需要压接方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力所导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。另外，绝缘体结构的空槽对连接端子起到固持的作用，有效防止连接端子发生侧偏，变形，或者两端子之间搭接，从而避免了连接组件的断路和短路等问题，极大提高了连接组件的可靠性。
在一种可能的实施例中，所述本体为可形变结构，以能够调整所述连接端子竖直方向的高度或水平方向的位移。
在上述技术方案中，通过可形变结构，可以进一步地吸收电路板201和半导体晶片101之间的偏移差，使得本来传递给晶片101的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力所导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。可变形结构均具有吸收板间应力的效果，另外，带有压弯能力的回路结构相较于标准弹簧型结构，由于延展长度更短，所有具有更短的传导线路，在电子装联中，具有电阻更小，电信号的通流能力更强的效果。
在一种可能的实施例中，所述可形变结构为弹簧结构。弹簧结构在某种程度上，形变范围相对更大，有助于在某些较大位移偏差的位置使用。
在一种可能的实施例中，所述可形变结构为多个“C”型结构沿竖直方向首尾相连的回路结构。
在上述技术方案中，这两种类型的结构均具有吸收板间应力的效果，另外，带有压弯能力的回路结构相较于标准弹簧型结构，由于延展长度更短，所有具有更短的传导线路，在电子装联中，具有电阻更小，电信号的通流能力更强的效果。
在一种可能的实施例中，所述连接部位于所述第一端和所述第二端，其中，所述第一端和所述第二端的至少一端被所述焊球包覆，这样做的好处是使连接组件与更加方便
在一种可能的实施例中，所述多个连接端子中的至少4个连接端子形成M行*N列的连接端子阵列，其中：所述M和N均为大于或等于2的整数，所述绝缘体结构的多个空槽中的至少4个空槽形成K行*J列的空槽阵列，其中：所述K和J均为大于或等于2的整数。阵列形式的连接端子在装联过程中可以更好的进行位置校准，极大提高良率和可靠性。
第二方面，本申请提供一种板级架构，其特征在于，包括：半导体晶片、下层基板、上托架、下托架和如上所述的连接组件，所述连接组件设置于所述半导体晶片和所述下层基板之间，以能够导通所述半导体晶片和下层基板；
所述半导体晶片在靠近所述连接端子的表面设有多个第一焊盘，所述下层基板靠近所述连接端子的表面设有多个第二焊盘，所述多个第一焊盘和所述多个第二焊盘分别与相应的所述多个连接端子的所述第一端和第二端连接；
所述上托架通过连接部固定于所述下层基板的上表面，所述下托架通过连接部固定于所述下层基板的下表面；
所述上托架包括间隔设置的至少一个空槽区，所述至少一个连接组件被置于相应的所述空槽区内。
在上述技术方案中，安装上托架和/或下托架的目的是为了通过托架防止电路板的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板和半导体晶片之间的间隙距离，提升信号导通的稳定性和可靠性。
第三方面，本申请提供一种板级架构，其特征在于，包括：半导体晶片、下层基板和如权利要求6所述的连接组件，所述下层基板包括间隔设置的多个盲槽，所述多个盲槽和所述多个连接端子的位置是一一对应的，所述盲槽用于构成所述容料结构，以能够调节所述半导体晶片和所述下层基板之间的水平方向或竖直方向的位移差。
在上述技术方案中，容料结构被设置与下层基板上，由于下层基板的容料结构的尺寸可以进一步调整，因此可以进一步吸收半导体晶片与下层基板间的公差，从而进一步减小应力带来的器件失效等问题。
第四方面，本申请提供一种板级架构，其特征在于，包括：半导体晶片、下层基板和如权利要求6所述的连接组件，所述下层基板的上表面设有与其堆叠设置的阻焊层，所述阻焊层包括间隔设置的多个盲槽，所述多个盲槽和所述多个连接端子的位置是一一对应的，所述盲槽用于构成所述容料结构，以调节所述半导体晶片和所述下层基板之间的水平方向或竖直方向的位移差。
在上述技术方案中，通过阻焊层可以实现焊锡高度的增加，这样可以进一步地吸收连接端子的高度差和电路板表面的高低差，使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力所导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
第五方面，本申请提供一种板级架构，其特征在于，还包括多个间隔体，其中，所述多个间隔体中的任意一个间隔结构设于所述连接组件中的所述绝缘体结构的上表面和所述半导体晶片的下表面之间，用于控制所述下层基板和所述半导体晶片之间的间隙距离。
在上述技术方案中，通过在局部放置间隔体，相较于位于连接组件之间的上托架，可以进一步吸收局部公差，极大解决公差过大所造成的断路、板级失效、损坏等问题，进一步提高组装质量和组件可靠性。
在一种可能的实施例中，所述间隔结构设于所述绝缘体结构的四个端点位置。
在一种可能的实施例中，所述半导体晶片为芯片、晶片、晶片组件，或者设有晶片的印刷电路板；所述下层基板为印刷电路板。
第六方面，本申请提供了一种连接组件，包括：多根柔性金属线，每一根所述柔性金属线的一端与芯片连接，每一根所述柔性金属线的另一端与电路板连接；支撑体，所述支撑体包括M个空槽，所述多根柔性金属线置于N个所述空槽中，其中：所述M为大于或等于2的整数，所述N为大于或等于1的整数，所述M大于或等于N；所述支撑体置于所述芯片和所述电路板之间；所述空槽贯通所述支撑体。
具体地，所述芯片可以为单一芯片、大尺寸芯片或者晶圆等(以下统一使用“芯片”)，所述电路板可以为印刷电路板(PCB)或者玻璃基板等基板(以下统一使用“电路板”)。为了便于表述，本申请中将以芯片和电路板为例。
所述柔性金属线应为可以在外力影响下具备弯折能力，同时具备导电能力的连接线。所述柔性金属线的材料可以为多种形式，例如：金、铝、铜或者相应的合金；或者，所述柔性金属线可以采用金属镀层，例如：镍、金等传统镀层金属材料。
由于柔性金属线可以根据外力而发生弯折形变，所以当电路板表面具有高度不一致的不同器件压合时，柔性金属线可以根据不同高度的电路板表面进行适应性弯折形变，例如，在距离芯片较近的电路板表面处发生较大弯折形变，在距离芯片较远的电路板表面处发生较小弯折形变。这种基于不同高度施加不同形变的能力，吸收掉了本来应传递给不易形变的芯片的应力，从而实现了适应性的配合界面容差的能力。进一步地，在现有技术中，往往通过对连接端子施加压合的保持力来实现芯片和电路板的压合，该保持力达到上千kg，由于柔性金属线通过金属焊接连接的方式实现电导通，不需要额外施加保持力达到导通效果，因此无需极大安装保持力，极大降低了安装难度，并节省安装成本。另外，为了保持芯片和电路板不因巨大保持力而失效，需要将芯片和电路板的多配件配合公差进行精确控制，而本申请提供的柔性金属线则无需传统技术中的上千kg的压合应力，多配件之间的配合公差可以通过柔性金属线消减，极大缓解了芯片由于高度差而导致的损耗，节省了成本和功耗。所能实现的配合界面容差可以超过0.5mm，甚至1mm。极大提升了压合容差能力。
进一步地，电路板和芯片材料的热膨胀系数(coefficient of thermalexpansion，CTE)差异较大，在产品工作时由于温度变化导致基板上的焊盘和芯片上的位置出现位置偏移，理论分析其相对位移会达到400um，超过当前板级常规相对位移的10倍，存在接触连接端子失效风险极高。本申请提供的连接组件中，柔性金属线在水平和竖直方向上均有柔性容差能力，可以有效解决温度循环、高温或者低温工作时热膨胀系数失配以及震动等带来的可靠性问题。
进一步地，由于柔性金属线的形变过程可以视为塑性形变，相较于应用弹性形变的金属弯片或金属线或C型结构类构件，不会因形变产生反向张力而影响器件性能，同时也不存在长时间压合引发的应力疲劳、结构断裂等不可控问题，极大提高了本申请提出的连接器件的可靠性。
进一步地，柔性金属线的成本极低，在每个焊盘上可根据实际情况选配不同根数的柔性金属线，焊盘的尺寸可以为多种形式，因此，本申请提出的方案可以应对极低焊盘间距、器件密度极高的互连场景，极大提高了本申请提出的连接组件的适配性。
结合第六方面，在另一种可能的实现方式中，所述M个空槽中的A个空槽形成K行*J列的空槽阵列，其中：所述K和J均为大于或等于2的整数，M大于或等于A，A等于K乘以J。
应理解，所述空槽的位置排布可以有多种形式，在一个示例中，排布形式可以为上述方案的阵列排布，或者为非阵列的空槽集合；另外，所述阵列可以K行*J列的标准矩形阵列，或者可以为具有一定行数和一定列数的其他形状的阵列，本领域技术人员可以根据需要安排空槽的位置排布。应理解，所述空槽与空槽之间应具有一定间距。
具体地，所述空槽的尺寸可以为多种形式。所述支撑体可以由多种方式得到，在一个示例中，可以通过注塑材料灌注于事先设计完成的模具中，将成型的，具有空腔阵列的支撑体取出，通过背胶固定于所述芯片上。或者通过曝光显影的方式，实现在支撑体上利用EV光曝光掉空槽区域，得到具有空槽阵列的支撑体。应理解，所述K行*J列的空槽阵列为具有K行和J列的空槽阵列。所述支撑体结构可以根据实际需求控制芯片和电路板之间的间隙，可以避免芯片与电路板的直接接触，并实现所述间隙的可控制，另外可以配合后续的螺钉和螺母装配，用于矫正芯片和电路板的安装面的平行度，实现安装矫正芯片和电路板的变形容差，极大提高了连接组件的适配性和可靠性。
结合第六方面，在另一种可能的实现方式中，所述连接组件还包括置于所述芯片的多个第一焊盘，所述柔性金属线的一端与所述第一焊盘连接。
结合上述可能的实现方式，所述连接组件还包括置于所述电路板的多个第二焊盘，所述柔性金属线的另一端与所述第二焊盘连接。
结合第六方面，在另一种可能的实现方式中，所述连接组件还包括置于所述电路板的多个第二焊盘，所述柔性金属线的一端与所述第二焊盘连接。在一个示例中，第一焊盘和第二焊盘的形状和尺寸可以有多种形式。所述焊盘阵列的行数与列数可以相等，或者不等，其数量和尺寸取决于所述芯片和电路板的尺寸。在一个示例中所述第一焊盘和第二焊盘可以为金属层，金属层的材料的可以为多种形式，例如镍钯金(NiPdAu)、镍金(NiAu)或者铜、镍、金等常规镀层材料，这里不做赘述。
所述柔性金属线与第一或第二焊盘之间的连接方式可以为多种，在一个示例中，可以用金属键键合(wire bond)的方式，通过超声焊接实现将金属丝线(例如：硅铝、金、铜)与芯片焊盘连接；或者，在一个示例中采用焊料焊接的方式，所述焊料可以为锡合金等材料。应理解，所述柔性金属线的两端可以采用同一种连接方式，在一个示例中，两端均与焊盘通过焊料焊接；或者，所述柔性金属线的某一端采用一种连接方式，另一端采用另一种连接方式，在一个示例中，所述柔性金属线的一端通过超声焊直接与芯片焊盘形成金属连接，另一端通过焊料与电路板的焊盘焊接。上述连接方式可以极大降低连接成本，实现连接组件的成本控制。
结合第六方面，在另一种可能的实现方式中，一个所述第一焊盘置于一个所述空槽中。在一个示例中，所述M个空槽中的某几个空槽可以为空，但没有均为空的情况。
应理解的是，在一个示例中，由于所述M个空槽呈阵列排布，而所述一个第一焊盘置于一个空槽中，因此可以推理得出，所述多个第一焊盘同样呈阵列排布，且每个第一焊盘的位置与所述空槽阵列中的对应的空槽一一对应。
结合第六方面，在另一种可能的实现方式中，所述多个第一焊盘中的每一个第一焊盘的位置与所述多个第二焊盘中的每一个第二焊盘的位置一一对应。
一一对应的意思是指：每个所需空槽在竖直方向的投影能够与所述芯片在该位置上的焊盘重合。应理解的是，在一个实例中，本申请提供的焊盘阵列是一组在水平方向上，各个焊盘之间保持一定间距的焊盘阵列，由于空槽阵列与所述芯片的焊盘阵列一一对应，所以所述空槽阵列也应理解为各个空槽之间保持一定间距的空槽阵列，且水平方向上的空槽和焊盘数量为大于或者等于2的整数。
具体地，其“一一对应”目的在于减小芯片焊盘与电路板焊盘面对面连接时的水平位移偏差，在压合时，所述芯片的焊盘与所述电路板的焊盘进行对位连接，在一个示例中，对位方式采用标记多个坐标点的方式，其目的的为了保证焊盘的一一对应。前文所述的空腔阵列与所述芯片的焊盘阵列为一一对应关系，因此，可以推导得知的是，所述空腔阵列与所述电路板的焊盘阵列也同一一对应关系。上述对应关系可以极大程度避免柔性金属线在形变过程中的偏移。综上所述，可以通过推理得知：所述第一焊盘与第二焊盘以及空槽在竖直方向上的投影为重合的关系，所述柔性金属线置于所述空槽与第一和第二焊盘的重合区域内。
可选地，所述焊盘阵列中的焊盘之间的间距可以相等，也可以不等，保持与所述空槽位置一一对应即可。
由于阵列中单元与单元之间的间距存在，所述芯片的焊盘之间被空槽的非空槽区域隔离开来，实现水平方向的隔离，避免了不同焊盘上的柔性金属线互相连接，提高了连接组件的可靠性。另外支撑体具有一定厚度，在电路板和芯片压合后，实现了芯片和电路板之间的间隙控制，提高了连接组件的稳定性与可靠性。
结合第六方面，在另一种可能的实现方式中，所述多个第一焊盘中的至少一个第一焊盘上设有至少一根柔性金属线，所述柔性金属线穿过所述空槽。可选地，每个所述芯片的焊盘上的柔性金属线的根数可以为四根，也可以为1-100的任意整数根，所述柔性金属线之间可以呈阵列排布，也可以呈非阵列排布，根据实际情况进行选择。
在一个示例中，所述四根柔性金属线之间呈阵列排布，即四根柔性金属线分别设于该第一焊盘的四个顶点处，该种排布方式在保证柔性金属线的性能下，是基于成本和焊接时间考虑下的相对优选方案。
结合第六方面，在另一种可能的实现方式中，所述柔性金属线的长度大于所述支撑体的厚度，使得在压合时，柔性金属线可以发生所需的弯折形变，达到吸收应力的有益效果。同时所述柔性金属线的根数可以根据需求做相应调整。
具体地，在一个示例中，所述芯片的焊盘位于对应的所述空槽内，所述柔性金属线沿竖直方向延伸，并能够在非形变状态下穿过所述空槽远离芯片的开口，用于与所述电路板实现连接。所述柔性金属线的长度大于所述支撑体的厚度，其目的在于：当压合时，所述电路板与所述芯片之间保持一个支撑体厚度的距离，柔性金属线可以根据不同高度的电路板表面进行适应性弯折形变，例如，在距离芯片较近的电路板表面处发生较大弯折形变，在距离芯片较远的电路板表面处发生较小弯折形变。这种基于不同高度施加不同形变的能力，吸收掉了本来应传递给不易形变的芯片的应力，从而实现了适应性的配合界面容差的能力，节省了传统技术中所需要的上千kg的压合应力，也极大缓解了芯片由于高度差而导致的损耗。在一个示例中，所述支撑体的厚度为0.5mm～10mm之间任意数值。
结合第六方面，在另一种可能的实现方式中，所述支撑体的空槽的内壁为绝缘材料。
可选地，所述支撑体的材料可以有多种形式，例如，可以为常规印刷电路板的板体材料、耐高温塑胶、聚四氟乙烯(PTFE)、聚酰亚胺(PI)、环氧树脂、硅胶等材料。其目的在于，使得不同焊盘之间的柔性金属线实现绝缘隔离，极大程度地避免了因错误连接引起的电路短路问题。同时，由于支撑体具有一定厚度，可以有效在电路板与芯片之间实现间隙控制。
具体地，所述电路板与所述芯片之间保持一个支撑体厚度的距离，所述支撑体用于实现电路板与芯片的间隙控制。
由于柔性金属线具备水平和竖直方向的柔性容差能力，可以解决在极度温度下(高温、低温)工作时，热膨胀系数(CTE)失配及震动等带来的芯片和板级连接后的可靠性问题。
结合第一方面，在另一种可能的实现方式中，
所述空槽的形状为圆台，所述圆台靠近所述芯片的表面面积大于或等于所述圆台远离所述芯片的表面面积。
所谓“空槽的形状”指的是由空槽的内壁以及上开口平面以及下开口平面所组成的封闭多面体，其形状可以为多种形式，在一个示例中，空槽的形状为圆台，靠近芯片焊盘的开口(下文简称：下开口)直径为0.6～0.9mm，远离芯片焊盘的开口(下文简称：上开口)直径为0.1～0.5mm。应理解的是，上述开口直径尺寸并不绝对，在一个示例中，所述上开口和下开口的尺寸可以相等。所述多面体的形状同样可以有多种形式，在一个示例中，空槽形状可以为棱台，或者长方体等。
在一个示例中，所述螺钉用于固定所述芯片与所述电路板。具体地，在一个示例中，所述螺钉贯通所述电路板和所述芯片，并用相应的螺母进行固定锁紧，其目的在于，进一步矫正芯片和电路板的变形，并通过支撑体控制芯片和电路板的竖直间隙，可以连接的是，在螺钉锁紧的过程中，所述柔性金属线用于进一步调整水平方向以及竖直方向的配合误差，螺钉可以进一步提高连接组件的可靠性，和连接强度。应理解的是，锁紧方式可以为多种，并不仅限于螺钉和螺母锁紧，其他锁紧固定方式也同样适用于本申请实施例。
在一个示例中，所述柔性金属线可以具备弯折形变能力、导电能力以及可与焊料焊接能力，例如，所述柔性金属线可以为一种柔性金属如铜线、金线、铝线等，另外可以在金属线的表面电镀镍、金或者锡等金属层，实现其可与焊料焊接。所述柔性金属线的长度为0.3～10mm，在受外力作用时，具备弯折能力，使其在竖直向的高度根据其实际电路板与芯片之间的距离做适应性缩小。应理解的是，弯折形变并不会影响所述柔性金属线的传输性能，另外这种基于不同高度施加不同形变的能力，吸收掉了本来应传递给不易形变的芯片的应力，从而实现了适应性的配合界面容差的能力，节省了传统技术中所需要的上千kg的压合应力，也极大缓解了芯片由于高度差而导致的损耗。
第七方面，本申请提供了一种连接组件的制作方法，包括：
在芯片表面上连接柔性金属线；具体地，在一个示例中，所述连接方式可以为多种，在一个示例中，可以用金属键键合(wire bond)的方式，通过超声焊接实现将金属丝线(例如：硅铝、金、铜)与芯片焊盘连接。
在所述芯片表面安装支撑体，所述支撑体包括M个空槽，所述柔性金属线置于N个空槽中；具体地，在一个示例中，具体地，所述空槽的尺寸可以为多种形式。所述支撑体可以由多种方式得到，在一个示例中，可以通过注塑材料灌注于事先设计完成的模具中，将成型的，具有空腔阵列的支撑体取出，通过背胶固定于所述芯片上。或者通过曝光显影的方式，实现在支撑体上利用EV光曝光掉空槽区域，得到具有空槽阵列的支撑体。
将所述芯片与所述电路板通过焊盘对位压合；其中：所述M为大于或等于2的整数，所述N为大于或等于1的整数，所述M大于或等于N。所述柔性金属线在所述对位压合状态下处于形变状态。
具体地，在对位过程中，电路板焊盘与芯片焊盘应精确定位，其对位精度的容许偏差不超过±0.1mm，具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在芯片与电路板上设置多个标记点进行对点定位。
所谓“压合”的意思是将芯片和电路板堆叠放置，并将芯片和电路板设有焊盘的那一面朝向彼此，在通过外力将芯片和电路板的焊盘进行压接，当支撑体的一面接触到芯片，另一面接触到电路板，所述柔性金属线发生适应性地形变，即为压合状态。
在一个示例中，所述压合后的芯片、电路板以及连接组件组成的板体再用螺钉和螺母固定。在一个示例中，所述螺钉用于固定所述芯片与所述电路板。具体地，在一个示例中，所述螺钉贯通所述电路板和所述芯片，并用相应的螺母进行固定锁紧，其目的在于，进一步矫正芯片和电路板的变形，并通过支撑体控制芯片和电路板的竖直间隙，可以连接的是，在螺钉锁紧的过程中，所述柔性金属线用于进一步调整水平方向以及竖直方向的配合误差，螺钉可以进一步提高连接组件的可靠性，和连接强度。应理解的是，锁紧方式可以为多种，并不仅限于螺钉和螺母锁紧，其他锁紧固定方式也同样适用于本申请实施例。
具体地，所述芯片也可以为单一芯片或者大尺寸芯片等(以下统一使用“芯片”)，所述电路板可以为印刷电路板(PCB)或者玻璃基板等基板(以下统一使用“电路板”)。为了便于表述，本申请中将以芯片和电路板为例。
所述柔性金属线应为可以在外力影响下具备弯折能力，同时具备导电能力的连接线。该柔性金属线与所述芯片和所述电路板的连接方式包括但不限于下述两种：在一个示例中，可以先将柔性金属线与芯片连接，再将电路板连接到柔性金属线的另一端，形成互连；或者，在另一个示例中，先将柔性金属线与电路板焊接，再将所述芯片连接到柔性金属线的另一端，形成互连。
由于柔性金属线可以根据外力而发生弯折形变，所以当电路板表面具有高度不一致的不同器件压合时，柔性金属线可以根据不同高度的电路板表面进行适应性弯折形变，例如，在距离芯片较近的电路板表面处发生较大弯折形变，在距离芯片较远的电路板表面处发生较小弯折形变。这种基于不同高度施加不同形变的能力，吸收掉了本来应传递给不易形变的芯片的应力，从而实现了适应性的配合界面容差的能力。
在现有技术中，往往通过对连接端子施加压合的保持力来实现芯片和电路板的压合，该保持力达到上千kg，同时为了保持芯片和电路板不因巨大保持力而失效，需要将芯片和电路板的多配件配合公差进行精确控制，而本申请提供的柔性金属线则无需传统技术中的上千kg的压合应力，多配件之间的配合公差可以通过柔性金属线消减，极大缓解了芯片由于高度差而导致的损耗，节省了成本和功耗。所能实现的配合界面容差可以超过0.5mm，甚至1mm。极大提升了压合容差能力。
另一方面，电路板和芯片材料的热膨胀系数(CTE)差异较大，在产品工作时由于温度变化导致基板上的焊盘和芯片上的位置出现位置偏移，理论分析其相对位移会达到400um，超过当前板级常规水平10倍水平，存在接触连接端子失效风险极高。本申请提供的连接组件中，柔性金属线在水平和竖直方向上均有柔性容差能力，可以有效解决温循、高低温工作时热膨胀系数失配以及震动等带来的可靠性问题。
结合第七方面，在另一种可能的实现方式中，所述M个空槽中的A个空槽形成K行*J列的空槽阵列，其中：所述K和J均为大于或等于2的整数，M大于或等于A，A等于K乘以J。
具体地，所述空槽的尺寸可以为多种形式。所述支撑体可以由多种方式得到，在一个示例中，可以通过注塑材料灌注于事先设计完成的模具中，将成型的，具有空腔阵列的支撑体取出，通过背胶固定于所述芯片上。或者通过曝光显影的方式，实现在支撑体上利用EV光曝光掉空槽区域，得到具有空槽阵列的支撑体。
结合第七方面，在另一种可能的实现方式中，所述连接组件还包括置于所述芯片的多个第一焊盘，所述柔性金属线的一端与所述第一焊盘连接。
结合上述可能的实现方式，所述连接组件还包括置于所述电路板的多个第二焊盘，所述柔性金属线的另一端与所述第二焊盘连接。
结合第七方面，在另一种可能的实现方式中，所述连接组件还包括置于所述电路板的多个第二焊盘，所述柔性金属线的一端与所述第二焊盘连接。
在一个示例中，第一焊盘和第二焊盘的形状和尺寸可以有多种形式。所述焊盘阵列的行数与列数可以相等，或者不等，其数量和尺寸取决于所述芯片和电路板的尺寸。
所述连接方式可以为多种，在一个示例中，可以用金属键键合(wire bond)的方式，通过超声焊接实现将金属丝线(例如：硅铝、金、铜)与芯片焊盘连接。
结合第七方面，在另一种可能的实现方式中，一个所述第一焊盘置于一个所述空槽中。在一个示例中，所述M个空槽中的某几个空槽可以为空，但没有均为空的情况。
应理解的是，在一个示例中，由于所述M个空槽呈阵列排布，而所述一个第一焊盘置于一个空槽中，因此可以推理得出，所述多个第一焊盘同样呈阵列排布，且每个第一焊盘的位置与所述空槽阵列中的对应的空槽一一对应。
结合第七方面，在另一种可能的实现方式中，所述多个第一焊盘中的每一个第一焊盘的位置与所述多个第二焊盘中的每一个第二焊盘的位置一一对应。
一一对应的意思是指：空槽阵列中的每个空槽在竖直向的投影能够完全覆盖所述芯片的焊盘阵列在该位置上的焊盘。应理解的是，本申请提供的焊盘阵列是一组在水平方向上，各个焊盘之间保持一定间距的焊盘阵列，由于空槽阵列与所述芯片的焊盘阵列一一对应，所以所述空槽阵列也应理解为各个空槽之间保持一定间距的空槽阵列，且水平方向上的空槽和焊盘数量为大于或者等于2的整数。
具体地，其“一一对应”目的在于减小芯片焊盘与电路板焊盘面对面连接时的水平位移偏差，在压合时，所述芯片的焊盘与所述电路板的焊盘进行对位连接，在一个示例中，对位方式采用标记多个坐标点的方式，其目的的为了保证焊盘的一一对应。前文所述的空腔阵列与所述芯片的焊盘阵列为一一对应关系，因此，可以推导得知的是，所述空腔阵列与所述电路板的焊盘阵列也同一一对应关系。
可选地，所述焊盘阵列中的焊盘之间的间距可以相等，也可以不等，保持与所述空槽位置一一对应即可。
由于阵列中单元与单元之间的间距存在，所述芯片的焊盘之间被空槽阵列的非空槽区域隔离开来，实现水平方向的隔离，避免了不同焊盘上的柔性金属线互相连接，提高了连接组件的可靠性。另外支撑体具有一定厚度，在电路板和芯片压合后，实现了芯片和电路板之间的间隙控制，提高了连接组件的稳定性与可靠性。
结合第七方面，在另一种可能的实现方式中，所述多个第一焊盘中的至少一个第一焊盘上设有至少一根柔性金属线，所述柔性金属线穿过所述空槽。可选地，每个所述芯片的焊盘上的柔性金属线的根数可以为四根，也可以为1-100的任意整数根，所述柔性金属线之间可以呈阵列排布，也可以呈非阵列排布，根据实际情况进行选择。
在一个示例中，所述四根柔性金属线之间呈阵列排布，即四根柔性金属线分别设于该第一焊盘的四个顶点处，该种排布方式在保证柔性金属线的性能下，是基于成本和焊接时间考虑下的相对优选方案。
结合第七方面，在另一种可能的实现方式中，所述柔性金属线的长度大于所述支撑体的厚度，使得在压合时，柔性金属线可以发生所需的弯折形变，达到吸收应力的有益效果。
具体地，在一个示例中，所述芯片的焊盘位于对应的所述空槽内，所述柔性金属线沿竖直方向延伸，并能够在非形变状态下穿过所述空槽远离芯片的开口，用于与所述电路板实现连接。所述柔性金属线的长度大于所述支撑体的的厚度，其目的在于：当压合时，所述电路板与所述芯片之间保持一个支撑体厚度的距离，柔性金属线可以根据不同高度的电路板表面进行适应性弯折形变，例如，在距离芯片较近的电路板表面处发生较大弯折形变，在距离芯片较远的电路板表面处发生较小弯折形变。这种基于不同高度施加不同形变的能力，吸收掉了本来应传递给不易形变的芯片的应力，从而实现了适应性的配合界面容差的能力，节省了传统技术中所需要的上千kg的压合应力，也极大缓解了芯片由于高度差而导致的损耗。在一个示例中，所述支撑体的厚度为0.5mm～10mm之间任意数值。
结合第七方面，在另一种可能的实现方式中，所述支撑体的空槽的内壁为绝缘材料。
可选地，所述支撑体的材料可以有多种形式，例如，可以为常规印刷电路板的板体材料、耐高温塑胶、聚四氟乙烯(PTFE)、聚酰亚胺(PI)、环氧树脂、硅胶等材料。其目的在于，使得不同焊盘之间的柔性金属线实现绝缘隔离，极大程度地避免了因错误连接引起的电路短路问题。同时，由于支撑体具有一定厚度，可以有效地在电路板与芯片之间实现间隙控制。
具体地，所述电路板与所述芯片之间保持一个支撑体厚度的距离，所述支撑体用于实现电路板与芯片的间隙控制。
由于柔性金属线具备水平和竖直方向的柔性容差能力，可以解决在极度温度下(高温、低温)工作时，热膨胀系数(CTE)失配及震动等带来的芯片和板级连接后的可靠性问题。
结合第七方面，在另一种可能的实现方式中，
所述空槽的形状为圆台，所述圆台靠近所述芯片的表面面积大于或等于所述圆台远离所述芯片的表面面积。
所谓“空槽的形状”指的是由空槽的内壁以及上开口平面以及下开口平面所组成的封闭多面体，其形状可以为多种形式，在一个示例中，空槽的形状为圆台，靠近芯片焊盘的开口(下文简称：下开口)直径为0.6～0.9mm，远离芯片焊盘的开口(下文简称：上开口)直径为0.1～0.5mm。应理解的是，上述开口直径尺寸并不绝对，在一个示例中，所述上开口和下开口的尺寸可以相等。所述多面体的形状同样可以有多种形式，在一个示例中，空槽形状可以为棱台，或者长方体等。
在一个示例中，所述螺钉用于固定所述芯片与所述电路板。具体地，在一个示例中，所述螺钉贯通所述电路板和所述芯片，并用相应的螺母进行固定锁紧，其目的在于，进一步矫正芯片和电路板的变形，并通过支撑体控制芯片和电路板的竖直间隙，可以连接的是，在螺钉锁紧的过程中，所述柔性金属线用于进一步调整水平方向以及竖直方向的配合误差，螺钉可以进一步提高连接组件的可靠性，和连接强度。应理解的是，锁紧方式可以为多种，并不仅限于螺钉和螺母锁紧，其他锁紧固定方式也同样适用于本申请实施例。
在一个示例中，所述柔性金属线可以具备弯折形变能力、导电能力以及可与焊料焊接能力，例如，所述柔性金属线可以为一种柔性金属如铜线、金线、铝线等，另外可以在金属线的表面电镀镍、金或者锡等金属层，实现其可与焊料焊接。所述柔性金属线的长度为0.3～10mm，在受外力作用时，具备弯折能力，使其在竖直方向的高度根据其实际电路板与芯片之间的距离做适应性缩小。应理解的是，弯折形变并不会影响所述柔性金属线的传输性能，另外这种基于不同高度施加不同形变的能力，吸收掉了本来应传递给不易形变的芯片的应力，从而实现了适应性的配合界面容差的能力，节省了传统技术中所需要的上千kg的压合应力，也极大缓解了芯片由于高度差而导致的损耗。
第八方面，本申请提供一种计算通讯设备，该计算通讯设备包括前述第一方面任一实施例的连接组件以及处理器。由于前述的连接组件能够实现极大的配合界面容差能力，无需提供超大压接保持力，节省了功耗以及成本，且可以在极端温度工况下因热膨胀系数失配带来的可靠性问题，因此，相应的，包含该连接组件的计算通讯设备同样具备以上效果。
第九方面，本申请提供一种计算设备，包括冷却系统和如上所述的板级架构，其中，所述冷却系统设于所述半导体晶片的上表面，用于对所述晶片结构散热。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种连接组件示意图。
图2是本申请实施例提供的一种系统级板级架构以及计算设备示意图。
图3a是本申请实施例提供的一种连接组件示意图。
图3b是如图3a所示的连接组件的结构示意图。
图3c是本申请实施例提供的一种板级架构示意图。
图4是本申请实施例提供的另一种连接组件示意图。
图5a是图4所示的连接组件的结构示意图。
图5b是本申请实施例提供的一种绝缘体结构示意图。
图5c是本申请实施例提供的另外多种绝缘体结构示意图。
图6是本申请实施例提供的另一种板级架构示意图。
图7是本申请实施例提供的另一种板级架构示意图。
图8是本申请实施例提供的另一种连接组件示意图。
图9是本申请实施例提供的另一种板级架构示意图。
图10是本申请实施例提供的另一种连接组件示意图。
图11是本申请实施例提供的另一种板级架构示意图。
图12a是本申请实施例提供的另一种连接组件示意图。
图12b是本申请实施例提供的另一种连接组件示意图。
图13是本申请实施例提供的另一种板级架构示意图。
图14是本申请实施例提供的另一种板级架构示意图。
图15是本申请实施例提供的一种连接组件截面示意图。
图16是本申请实施例提供的连接组件与芯片互连结构的俯视图。
图17至图21是本申请实施例提供的一种连接组件在制造过程中各个阶段的机构示意图。
图22是本申请实施例提供的一种连接组件制造方法的流程示意图。
图23是本申请实施例提供的另一种连接组件的连接方式示意图。
图24是本申请实施例提供的一种连接组件所集成的产品示意图。
具体实施方式
下面将结合本申请中的附图，对本申请中的技术方案进行清楚且完整地描述。应理解，本申请实施例中提供的连接结构和业务场景主要是为了解释本申请的技术方案的一些可能的实施方式，不应被解读为对本申请的技术方案的唯一性限定。本领域普通技术人员可以知晓，随着系统的演进，以及更新的业务场景的出现，本申请提供的技术方案对于相同或类似的技术问题仍然可以适用，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。
应理解，本申请实施例提供的技术方案，在以下具体实施例的介绍中，某些重复之处可能不再赘述，但应视为这些具体实施例之间已有相互引用，可以相互结合。
以下，术语“第一”、“第二”等仅用于描述方便，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请实施例中，除非另有明确的规定和限定，术语“连接”可以是直接的连接，也可以通过中间媒介间接的连接。
在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或“例如”等词旨在以具体方式呈现相关概念。
在本申请实施例中，“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
在本申请实施例中，例如上、下、左、右、前和后等用于解释本申请中不同部件的结构和运动的方向指示是相对的。当部件处于图中所示的位置时，这些指示是恰当的。但是，如果元件位置的说明发生变化，那么这些方向指示也将会相应地发生变化。
本申请涉及三维空间的方面描述。应理解的是，如无特别说明的前提下，本申请中所提到的“水平方向”均为所述下层基板所在平面的方向，在一实施例中，“水平方向”也为与半导体晶片或者电路板所在平面的方向，所述“竖直方向”则为垂直于所述半导体晶片或下层基板所在平面的方向，若引入三维直角坐标系，所述水平方向可以用x，y轴来表征，所述竖直方向可以用z轴来保证。
在本申请实施例中，一一对应表示两个物体之间具有一对一的对应关系，并不严格限定两个一一对应地物体在水平或者竖直方向上的投影重合。
在本申请实施例中，如无特别指明，所述“第一端”为连接端子靠近半导体晶片的那一端，也即，沿竖直方向相对较高的那一端；所述“第二端”为连接端子靠近下层基板的那一端，也即，沿竖直方向相对较低的那一端。
本申请涉及焊球的描述，应理解的是，如无特别说明的前提下，本申请中所提到的焊球均为超过一定体积的焊料，所谓一定体积，既取决于焊料本身的体积，也取决于焊盘的焊接面积。当焊料在焊盘上达到一定体积时，其表面的张力会自然使其形成球状结构。可以理解的是，焊盘的焊接面积越小，焊料就越容易达到一定体积形成焊球形态。
现有技术中，半导体晶片和印刷电路板在尺寸超过一定程度后，受温度或者压合强度的影响，会发生翘曲变形，由于半导体晶片和印刷电路板的热膨胀系数不同，最终因热膨胀而导致的翘曲变形难以用传统方法有效得解决。
本申请所有实施例中所提到的“支撑体”和“绝缘体”可以为同一种结构，其材料、形态等方面可以完全等同，仅仅从其功能的两个方面描述了同一个对象物体。
具体来说，目前晶圆级芯片(wafer)与印刷电路板(printed circuit board，PCB)连接方式一般采用诸如栅格阵列封装(land grid array，LGA)等“硬连接”连接方案(socket)，该方案需要上千kg的应力才能降低连接组装时产生的偏差，例如：socket方案需要确保至少10g/pin的单位最小压接保持力，而半导体晶片的承压能力和socket引脚(pin)数成正比关系，也就是说，以5万个引脚计算，其理论承压力为2000kg，这种超高机械应力的压接会导致多方面问题，例如：应力敏感器件(如电容)或VRM器件失效，半导体晶片或电路板等出现裂纹失效，大尺寸散热器或导热材料压溃及socket连接部件失效，另外由于器件跨度大，由压接振动引发的共振也会导致上述器件失效。并且，在100*100mm以上的芯片装联领域，其半导体晶片和印刷电路板之间的相对位移达到400um，翘曲量可达到2000um，远远超过常规偏移值。
为解决上述技术问题，本发明一实施例提供了一种连接组件100，如图1所示，图1示出了一种连接组件100在由下层基板和上层基板压合后的截面图，连接组件100包括连接端子401和绝缘体结构301。在一优选地实施例中，下层基板可以是印刷电路板(PCB)或者玻璃基板等，上层基板可以同样是印刷电路板或者硅基半导体晶片(wafer)，在一示例中，所谓半导体晶片由多个芯片互连，并由统一的光刻系统制得。为了便于表述，以下实施例均以上层基板为半导体晶片(wafer)，下层基板为印刷电路板为例详细说明本申请实施例的技术方案。
如图1所示，示例性的，从水平方向来看，在半导体晶片101的下表面上设有7个芯片焊盘501，相对的，电路板201在所述芯片焊盘107相对应的位置设有7个电路板焊盘501(为了表述简单，芯片焊盘和电路板焊盘均用501标记指代，示例性的，芯片焊盘和电路板焊盘可以选择不同的设计和材料，本申请对此不做限定)。
应理解的是，在一示例中，在半导体晶片101上具有M行*N列的焊盘阵列，其中，M和N均为大于或者2的整数，M和N的个数可以相等也可以不等，其数量和焊盘的尺寸取决于半导体晶片101和电路板201的尺寸。在本申请一实施例中，半导体晶片101的形状可以为圆形，尺寸可以为4寸～12寸之间的任意数值，或者其形状可以为四边形，尺寸可以为10*10mm～300*300mm之间的任意数值，进一步的，电路板105的尺寸大于半导体晶片101的尺寸。相应的，电路板105上具有M行*N列的电路板焊盘阵列，电路板焊盘的位置与芯片焊盘的位置是一一对应的。
电路板201上还设有绝缘体结构301，在本申请的一个实施例中，绝缘体结构301与电路板201通过背胶固定，也可以通过松耦合的方式与电路板连接。绝缘体结构301上具有K行*J列的空槽阵列(图中未示出)，如图1所示，任意两个绝缘体301单元之间的空隙区域即为空槽，空槽是在竖直方向贯通绝缘体结构301的，并且空槽的位置与连接端子401的位置是一一对应的。可以简单推理得到，在一示例中，连接端子401、焊盘501以及空槽三者之间的位置关系是一一对应，也就是说，三者在竖直方向的所映射的投影可以大致重合。以图1为例，图中示出的7块芯片焊盘与其下方的7块电路板焊盘，以及环绕于二者的空槽在竖直方向上保持对应。
下面对连接端子401的具体结构做详细说明，图1所示的连接端子401在沿竖直方向上具有第一端和第二端，在一示例中，第一端朝向半导体晶片101，第二端朝向电路板201。且第一端和第二端设有焊接结构(图中未示出)，所述焊接结构与相对应的焊盘501焊接在一起，以使得半导体晶片101与电路板201通过连接端子401电气连接，也即，连接端子401可以作为I/O(IN/OUT，输入/输出)的引脚。应理解，图1的目的仅在于示意性的描述半导体、安装架200和外壳300的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。
上文所述的连接组件100在系统中的位置关系如图2所示，图2示出了一种计算设备，其中，板级架构200(应理解，图2的板级架构仍以水平方向的截面图来展示)包括了如图1所示的连接组件100以及被连接组件100互连的半导体晶片(上层基板101)和电路板(下层基板201)还有必要的上托架、下托架以及连接部件等。应理解，在实际应用中，连接组件100可以是多个，在一示例中，连接组件100也可以是以阵列形式排布的多个，图2的实施例示出的板级架构包括3*3矩阵式排列的九个连接组件100(从截面图只能看到横向或纵向外延的三个，当然实际应用中的数量不至于此)，板级架构200还包括上托架300和下托架400，其中上托架具有与连接组件100的位置对应的空槽区域，连接组件100可以一一对应地设于所述上托架的空槽区域中，在图2的实施例中，空槽区域的尺寸数值可以为能够放入至少一个连接组件的面积的任意尺寸，优选地，所述空槽区域的形状和一个连接组件100的形状对应相同。在一示例中，连接组件100和连接组件100之间的间隙区域，也即，所述上托架的非空槽区域，可以用于钻通孔，通孔的目的是使得多个连接部500可以穿过上托架并直达下托架，将上托架和下托架固定并压合，在一个实施例中，该连接部500可以为螺钉和螺母等任意锁紧结构，其技术效果是通过托架防止电路板201的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板201和半导体晶片101之间的间隙距离，提升信号导通的稳定性和可靠性。
在一示例中，下层基板和所述下托架之间同样可以通过连接部件固定(图2中未示出)，该连接部件与所述上托架与下托架之间的连接部件可以是同一种锁紧结构，也可以不同，其目的是为了进一步加强下层基板(电路板201)的抗变形能力，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题。
在一示例中，上层基板(半导体晶片101)可以通过连接部件(图2中未示出)与冷板固定，该连接部件与所述上托架与下托架之间的连接部件可以是同一中锁紧结构，也可以不同；冷板可以作为冷却系统的组成部件，目的是为了降低半导体晶片101的工作温度，由于温度是导致膨胀变形的主要原因之一，因此，将冷板与上层基板进行固定，一方面可以进一步地固定半导体晶片的位置，防止因变形或位置偏移所引发的器件失效，提升上层基板的工作可靠性，同时可以帮助半导体晶片更好的散热，提升系统稳定性。
在一示例中，上述连接部件和连接部500可以分别安装，两者之间的位置可以做适应性调整，本申请不做进一步限定；也可以仅通过连接部500进行多层结构的一次性压合(图2中未示出)，此时，多个连接部500中的至少一个连接部可以从上层基板101之上的冷板的顶面穿过，直达到所述下托架的底面，并通过螺母进行锁紧，这样的连接结构可以进一步地保证多层板级的压合效果，防止翘曲变形所引发的器件失效问题，同时，该种连接结构简单，安装方便，可以仅用统一规格的锁紧部件完成多层结构的一次性压合，节省了装配时间，同时也降低了采购成本。
在一示例中，每个连接端子401位于与之相对应的绝缘体301的一个空槽(图2中未示出)之中，也就是说，每两个连接端子401之间均有绝缘体结构301作为间隔部，可见，当半导体晶片101与电路板201压合后，无论连接端子401如何变形，或位置发生偏移，由于绝缘体301的存在，连接端子401之间不会有接触并导通的风险，因此避免了连接件之间短路现象，极大提升了器件的可靠性。应理解，图1的连接端子401仅是示意性的描述其所在架构之中的位置，实际应用中，连接端子401的结构形态可以为多种形式，下面结合其他示意图详解。
本发明一实施例提供了一种连接组件100，如图3所示，图3示出了一种连接组件100在由下层基板201和上层基板101压合后的截面图，连接组件100包括连接端子401和绝缘体结构301。在一优选地实施例中，下层基板可以是印刷电路板(PCB)或者玻璃基板等，上层基板可以同样是印刷电路板或者硅基半导体晶片(wafer)，在一示例中，所谓半导体晶片由多个芯片互连，并由统一的光刻系统制得。为了便于表述，以下实施例均以上层基板为半导体晶片(wafer)，下层基板为印刷电路板为例详细说明本申请实施例的技术方案。
如图3所示，在半导体晶片101的下表面上设有7和芯片焊盘501，相对的，电路板201在所述芯片焊盘107相对应的位置设有7块电路板焊盘108。
应理解的是，焊盘501的个数并不为固定的7组，在一个实施例中，在半导体晶片101上可以具有M行*N列的焊盘阵列，M和N的个数可以相等也可以不等，其数量和焊盘的尺寸取决于半导体晶片101和电路板201的尺寸。在本申请一实施例中，半导体晶片101的形状可以为圆形，尺寸可以为4寸～12寸之间的任意数值，或者其形状可以为方形，尺寸可以为10*10mm～300*300mm之间的任意数值，进一步的，电路板105的尺寸大于半导体晶片101的尺寸。相应的，电路板105上具有M行*N列的电路板焊盘阵列，电路板焊盘108的位置与芯片焊盘107的位置是一一对应的。
电路板201上还固定有绝缘体结构301，在本申请的一个实施例中，绝缘体结构301与电路板201通过背胶固定，也可以以松耦合的方式与电路板连接。绝缘体结构301上具有K行*J列的空槽阵列(图中未示出)，如图1所示，在两个绝缘体301单元之间的无颜色区域即为空槽，空槽是在竖直方向贯通绝缘体结构301的，并且空槽的位置与连接端子401的位置是一一对应的。可以简单推理得到，在一示例中，连接端子401、焊盘501以及空槽三者之间的位置关系是一一对应的，三者在竖直方向的所映射的投影可以重合，也可以不重合。以图1为例，图中示出的7块芯片焊盘107与其下方的7块电路板焊盘105，以及环绕于二者的空槽在竖直方向上保持对应。
下面对上述实施例中的连接端子401的具体结构做详细说明，在一示例中，连接端子401可以为可形变结构，例如，优选地，连接端子401可以为弹簧结构、“弓”字型结构、“S”型结构等结构，或者，连接端子401也可以是至少一根柔性金属线，在压合时，柔性金属线受应力发生形变弯曲，本申请的方案可以是在两板之间压合时，能够实现形变的任意结构，也即，上述实施例中的结构均在竖直方向和水平方向具备一定形变能力，从而使得连接端子401可以通过形变吸收掉连接组件100两侧的板间偏移差，所述偏移差可以包括竖直方向的偏移，还包括水平方向的偏移。具体来看上述可形变结构，如图3所示，在该实施例中，连接端子401包括本体4011和连接部4012，连接部4012，本体4011为能够形变的结构(图中以“弓”字型结构为例)，连接部4012位于本体4011的两端，在一示例中，连接部4012的材料可以与本体4011相同，例如导电金属铜、金等，两者可以是一体结构。连接部4012可以不具备形变能力，在水平方向上具有一定体积，用于与焊球4013结合。焊球4013的下部与连接部4012焊接，焊球4013的上部与半导体晶片101以及电路板201的焊盘焊接，用于电气导通。如图4所示，通过可形变结构，可以进一步地吸收电路板201和半导体晶片101之间的偏移差，使得本来传递给晶片101的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力所导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。应理解，上述偏移差可以包括用于表征水平方向上，上层基板101和下层基板201的偏移距离差，也可以用于表征竖直方向上，上层基板101和下层基板201的偏移距离差。
综上所述，连接端子401可以为可形变结构，所述可形变结构包括标准弹簧型结构和具有压弯能力的回路结构(例如上文所述的“弓”、“S”型结构)，这两种类型的结构均具有吸收板间应力的效果，另外，带有压弯能力的回路结构相较于标准弹簧型结构，由于延展长度更短，所有具有更短的传导线路，在电子装联中，具有电阻更小，电信号的通流能力更强的效果。标准弹簧结构在某种程度上，形变范围相对更大，有助于在某些较大位移偏差的位置使用。应理解，本申请实施例所提供的可形变结构并不限于上述两种类型，且在实际应用中，任意多种结构可以在同一产品中任意组合使用，本领域技术人员可以根据实际情况进行选择。
在一示例中，连接部4012位于本体4011的第一端，也即，靠近半导体晶片101的那一端，在一示例中，本体4011的第二端可以不设置连接部4012，本申请在第二端不做具体限定，应理解，第二端也可以设有与第一端相同或不同的连接部。基于上述实施例的表述，连接部4012和本体4011构成了可形变结构。
在一示例中，连接部4012的上表面设有焊料，所述焊料用于与半导体晶片101进行焊接，更具体地，用于与固定在半导体晶片101上的焊盘进行焊接。在一示例中，半导体晶片101与电路板201采用球栅阵列(Ball Grid Array，BGA)封装技术，也即，在本实施例中，连接端子401的两端的连接部4012的外侧表面均设有焊球(solder ball)，通过焊球将连接部4012与半导体晶片101上的焊盘以及电路板201上的焊盘焊接在一起，进而，使得连接端子与半导体晶片101和电路板201电气连接。
具体的，BGA封装中的焊料还包括锡膏或者助焊膏，在一示例中，所述锡膏印刷到半导体晶片101的焊盘上，再在上面加入一定大小的锡球，锡膏起到粘住锡球的作用，并在加温的时候让锡球的接触面更大，使锡球的受热更快更全面，这就使锡球熔锡后与BGA的焊盘焊接性更好，减少虚焊的可能，另外，采用锡膏加锡球的方法在熔锡过程中不容易出现跑球现象，较易控制并撑握。在一示例中，所述锡膏也可以替换为助焊膏。
在一示例中，连接部4012的上表面设有焊球(solder ball)，焊球自身具有延展能力，电路板201与半导体晶片101对位压合的状态下，焊球和连接端子401可以根据所在位置的板件的相对距离进行适应性调整，如图4所示，如果某局部位置的基板的水平高度较高，则该位置对连接端子的拉应力也较大，此时，所述本体4015的第二端可距离焊料结构较远，反之亦然。这样使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
下面对上述实施例中的绝缘体结构301做详细说明，在一示例中，可参照图3a，在电路板201的上表面安装绝缘体结构，在一示例中，安装方式可以通过背胶等传统结合方式，也可以不与电路板201的上表面接触，整个绝缘体结构以松耦合的方式与连接端子401结合。绝缘体结构具有多个间隔设置的空槽，所述空槽与连接端子401的位置一一对应，在一个示例中，安装时可以利用坐标点进行精度较高的对位操作，所述芯片焊盘阵列与所述绝缘体之间的对位误差范围应小于或等于±0.1mm。
示例性的，所述绝缘体结构的空槽可以用于固定所述连接端子的所述本体的位置。应理解，绝缘体结构的空槽对连接端子401起到固持的作用，所谓固持是对连接端子401的位置以及与基板之间的连接姿态的确定，以防止在压合过程中连接端子401容易出现的：侧偏，或端子和端子之间搭接，或连接端子的两端没有连接到上层和下层基板的相应位置等现象，但不应理解为绝缘体结构用于牢牢紧固住对连接端子401。在一示例中，所谓连接姿态为连接端子401沿竖直方向直立，并与电路板201与半导体晶片101双端焊接。这样可以有效避免连接组件在压合过程中不会因位置偏移而造成连接端子倾斜，或弯折开裂，进而避免了器件失效、电气连接断路和短路等的问题，极大提高了连接组件的可靠性。
在本申请一实施例中，可参照图3c，提供了一种板级架构，如图3c所示，板级架构200(图3c的板级架构仍以水平方向的截面图展示)包括了如图3a所示的连接组件100以及被连接组件100互连的半导体晶片(上层基板101)和电路板(下层基板201)，应理解，在实际应用中，连接组件100可以并非一个，也可以是以阵列形式排布的多个，图3c示出的板级架构仅包括一个连接组件100(从截面图只能看到横向或纵向外延的一个)，板级架构200还包括上托架和下托架，其中上托架具有与连接组件100的位置对应的空槽区域，连接组件100可以一一对应地设于所述上托架的空槽区域中。示例性的，空槽区域的尺寸数值可以为能够放入至少一个连接组件的面积的任意尺寸，优选地，所述空槽区域的形状和一个连接组件100的形状对应相同。在一示例中，连接组件100和连接组件100之间的间隙区域，也即，所述上托架的非空槽区域，可以用于钻通孔，通孔的目的是使得多个连接部500可以穿过上托架并直达下托架，将上托架和下托架固定并压合，在一个实施例中，该连接部500可以为螺钉和螺母等任意锁紧结构，其技术效果是通过托架防止电路板201的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板201和半导体晶片101之间的间隙距离，提升信号导通的稳定性和可靠性。
在一示例中，下层基板和所述下托架之间同样可以通过连接部件固定，该连接部件与所述上托架与下托架之间的连接部件可以是同一种锁紧结构，也可以不同，其目的是为了进一步加强下层基板(电路板201)的抗变形能力，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题。
在一示例中，上层基板(半导体晶片101)可以通过连接部件与冷板固定，该连接部件与所述上托架与下托架之间的连接部件可以是同一中锁紧结构，也可以不同；冷板可以作为冷却系统的组成部件，目的是为了降低半导体晶片101的工作温度，由于温度是导致膨胀变形的主要原因之一，因此，将冷板与上层基板进行固定，一方面可以进一步地固定半导体晶片的位置，防止因变形或位置偏移所引发的器件失效，提升上层基板的工作可靠性，同时可以帮助半导体晶片更好的散热，提升系统稳定性。
在一示例中，上述连接部件和连接部500可以分别安装，两者之间的位置可以做适应性调整，本申请不做进一步限定；也可以仅通过连接部500进行多层结构的一次性压合(图3c中未示出)，此时，多个连接部500中的至少一个连接部可以从上层基板101之上的冷板的顶面穿过，直达到所述下托架的底面，并通过螺母进行锁紧，这样的连接结构可以进一步地保证多层板级的压合效果，防止翘曲变形所引发的器件失效问题，同时，该种连接结构简单，安装方便，可以仅用统一规格的锁紧部件完成多层结构的一次性压合，这样既节省了装配时间，也降低了生产成本。
本申请还提供一种上述实施例中所述的连接组件和板级架构的制造方法，具体的，在一实施例中，在常温环境中，在下层基板(印刷电路板201)的一个表面组装功能器件，在另一表面上安装焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在所述焊盘之上通过焊接的方式结合上述连接组件，在所述连接组件的第一端设置焊球，在一实施例中，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。在所述下层基板组装功能器件的那一表面安装下托架，所述下托架用于矫正印刷电路板可能发生的变形。
另一方面，在上层基板(半导体晶片101)上与下层基板相对的那一面设置焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在一实施例中，所述焊盘上印刷锡膏，在上层基板的另一面安装冷板，或者上托架，其中所述上托架用于矫正半导体晶片101的变形，所述冷板用于对所述半导体晶片101进行散热。
将上述上层基板和下层基板进行对位安装焊接，所述上层基板的焊盘位置与连接组件的第一端一一对应，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。
本发明热一实施例提供了一种安装有上述上托架的板级架构，所述上托架包括间隔体302和上托架本体300，其中，间隔体302为多个，示例性的，间隔体302包括上层基板间隔体，也即第一间隔体3021，其中，第一间隔体3021的一端固定于绝缘体结构的上表面，另一端固定于半导体晶片；可选的，间隔体302还包括下层基板间隔体，也即第二间隔体3022，下层基板间隔体的一端固定于绝缘体结构的下表面，另一端固定于下层基板。在一示例中，第一间隔体3021和第二间隔体3022可以都存在与板级架构当中，也可以只有第一间隔体3021，在一示例中，任意一第一间隔体3021和第二间隔体3022均有一端通过焊接的方式与接触面连接。
在一示例中，第一间隔体3021位于半导体晶片与所述绝缘体结构的上表面之间，第一间隔体3021的下表面与绝缘体结构的上表面焊接，焊接的作用是更好地确定间隔体的在水平方向上的位置，从而避免与焊球之间形成搭焊。
应理解，第一间隔体3021可以为多个，第一间隔体3021可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第一间隔体3021的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第一间隔体3021分布与连接组件的端点处，以及中心处，应理解，第一间隔体3021的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第一间隔体3021。优选地，位于中心点处的间隔体为圆形第一间隔体3021，位于四个端点处的间隔体为三角形第一间隔体3021。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第一间隔体3021用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
应理解，第二间隔体3022可以为多个，第二间隔体3022可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第二间隔体3022的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第二间隔体3022分布与连接组件的端点处，以及中心处，应理解，第二间隔体3022的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第二间隔体3022。优选地，位于中心点处的间隔体为圆形第二间隔体3022，位于四个端点处的间隔体为三角形第二间隔体3022。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第二间隔体3022用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
在一示例中，第一间隔体3021和第二间隔体3022的材料可以为任意镀层金属，也可以为无需镀层的金属，例如洋白铜。
应理解，上述第一间隔体3021和第二间隔体3022实施例可以应用于本申请任意一种具有绝缘体结构的实施例之中，其实施例可结合各个相应实施例与上文得到，在此不再赘述。
在本申请一些实施例中，还提供了另一种连接组件100，参照图4，图4示出了一种连接组件100在由下层基板201和上层基板101压合后的截面图，连接组件100包括连接端子401和绝缘体结构301。在一优选地实施例中，下层基板可以是印刷电路板(PCB)或者玻璃基板等上层基板可以同样是印刷电路板或者硅基半导体晶片(wafer)在一示例中所谓半导体晶片由多个芯片互连，并由统一的光刻系统制得。为了便于表述，以下实施例均以上层基板为半导体晶片(wafer)，下层基板为印刷电路板为例详细说明本申请实施例的技术方案。
如图4所示，在半导体晶片101的下表面上设有7和芯片焊盘501，相对的，电路板201在所述芯片焊盘107相对应的位置设有7块电路板焊盘108。
应理解的是，焊盘501的个数并不为固定的7组，在一个实施例中，在半导体晶片101上可以具有M行*N列的焊盘阵列，M和N的个数可以相等也可以不等，其数量和焊盘的尺寸取决于半导体晶片101和电路板201的尺寸。在本申请一实施例中，半导体晶片101的形状可以为圆形，尺寸可以为4寸～12寸之间的任意数值，或者其形状可以为方形，尺寸可以为10*10mm～300*300mm之间的任意数值，进一步的，电路板105的尺寸大于半导体晶片101的尺寸。相应的，电路板105上具有M行*N列的电路板焊盘阵列，电路板焊盘的位置与芯片焊盘的位置是一一对应的。
电路板201上还固定有绝缘体结构301，在本申请的一个实施例中，绝缘体结构301与电路板201通过背胶固定，也可以以松耦合的方式不电路板。绝缘体结构301上具有K行*J列的空槽阵列(图中未示出)，如图1所示，在两个绝缘体301单元之间的无颜色区域即为空槽，空槽是在竖直方向贯通绝缘体结构301的，并且空槽的位置与连接端子401的位置是一一对应的。可以简单推理得到，在一示例中，连接端子401、焊盘501以及空槽三者之间的位置关系是一一对应，三者在竖直方向的所映射的投影可以重合，也可以不重合。以图1为例，图中示出的7块芯片焊盘107与其下方的7块电路板焊盘105，以及环绕于二者的空槽在竖直方向上保持对应。
下面对上述实施例中的连接端子401做详细说明，在一示例中，连接端子401可以为如图4所示的“T”型针状结构，所述“T”型针状结构包括本体4015和连接部4012，本体4015为柱状结构，在一示例中，本体4015沿竖直方向的高度的取值范围可以是0.5～5mm之间的任意值，优选的，高度可以为2mm。本体4015的形状可以有多种形式，在一示例中，本体4015可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。
在本体4015的一端设有一连接部4012，如图4所示，连接部4012为柱状结构，在一示例中，连接部4012沿竖直方向的高度为的取值范围可以是0.01～0.3mm之间的任意值，优选的，高度可以为0.055mm，连接部4012的形状可以有多种形式，示例性的，连接部4012可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。在一示例中，连接部4012的截面面积大于本体4015的截面面积，以圆形截面为例，连接部4012的截面直径可以为0.41mm，本体4015的截面直径可以为0.2mm。上述实施例中所述的截面面积是指与竖直方向垂直的截面。应理解。连接端子401所包括的本体4015和连接部4012可以为一体成型结构，也可以为组织件，其材料可以为铜、金、铝等导电金属。
在一本申请示例中，连接部4012位于本体4015的第一端，也即，靠近半导体晶片101的那一端，示例性的，本体4015的第二端可以不设置连接部4012，本申请在第二端不做具体限定，应理解，第二端也可以设有与第一端相同或不同的连接部。基于上述实施例的表述，连接部4012和本体4015构成了“T”型针状结构。
在一本申请示例中，连接部4012的上表面设有焊料，所述焊料用于与半导体晶片101进行焊接，更具体地，用于与固定在半导体晶片101上的焊盘进行焊接。在一示例中，半导体晶片101与电路板201采用球栅阵列(Ball Grid Array，BGA)封装技术，连接部4012的上表面设有焊球(solder ball)，通过焊球将连接部4012与半导体晶片101上的焊盘焊接在一起，进而，将连接端子401的第一端与半导体晶片101电气连接。
具体的，BGA封装中的焊料还包括锡膏或者助焊膏，在一示例中，所述锡膏印刷到半导体晶片101的焊盘上，再在上面加入一定大小的锡球，锡膏起到粘住锡球的作用，并在加温的时候让锡球的接触面更大，使锡球的受热更快更全面，这就使锡球熔锡后与BGA的焊盘焊接性更好，减少虚焊的可能，另外，采用锡膏加锡球的方法在熔锡过程中不容易出现跑球现象，较易控制并撑握。在一示例中，所述锡膏也可以替换为助焊膏。
在一本申请示例中，连接端子401具有一定弯折能力，当连接端子401的第一端和第二端收到压合应力时，其本体4015能够实现压杆挫曲(buckling)，在压杆挫曲形态之下，连接端子401的高度降低，从而吸收了部分本传给半导体晶片的应力，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
在一本申请实施例中，如图4所示，本体4015的第二端还设有焊料结构，在一示例中，焊料结构包括焊料和容料结构，所述焊料填充于容料结构之中。示例性的，所述容料结构为为具有侧面和底面的金属盒体，该金属盒体可以容纳填充焊料，或者，所述容料结构为具有侧面的金属围框(图中未示出)，和金属盒体的作用类似，金属围框同样可以围固住焊料，在该实施例中，金属围框和下层基板上的焊盘上表面共同构成了容料结构。所述填充焊料的量可以根据实际应用做调整，本体4015的第二端位于所述金属盒体或金属围框中，其中，部分本体被填充的焊料包覆。在一示例中，本体4015的第二端可以不完全接触到金属盒体或金属围框的底面，而是被焊料包覆。由于焊料结构以及焊球都具有吸收应力的能力，因此，电路板201与半导体晶片101对位压合的状态下，连接组件可以根据所在位置的板件相对距离进行适应性调整，如图5a所示，如果某局部位置的基板的水平高度较高，则该位置对连接端子的拉应力也较大，此时，所述本体4015的第二端可距离焊料结构较远，反之亦然。这样使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。应理解，在压合过程中，电路板201上的焊盘和半导体晶片101上的焊盘应精确定位，其对位精度的容差不应超过±0.1mm。具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在半导体晶片101与电路板201上设置多个标记点进行对点定位。
下面对上述实施例中的绝缘体结构301做详细说明，在一示例中，继续参照图4，在电路板201的上表面安装绝缘体结构301，在一示例中，安装方式可以通过背胶等传统结合方式，也可以不与电路板201的上表面接触，整个绝缘体结构以松耦合的方式与连接端子401结合。绝缘体结构具有多个间隔设置的空槽，继续参照图4，所述空槽与连接端子401的位置一一对应，在一个示例中，安装时可以利用坐标点进行精度较高的对位操作，所述芯片焊盘阵列与所述支撑体之间的对位误差范围应小于或等于±0.1mm。在一示例中，如图5b所示，绝缘体结构的空槽包括沿竖直方向排列的固定部区域A和空腔部区域B，固定部局域A位于空腔部区域B的上部。应理解，本实施例所提供的“区域”为虚拟的范围，在一示例中，与固定部区域A和空腔部区域B对应的绝缘体结构可以为一体结构也可以为分立的多体结构，两个区域之间可以没有实际的边界划分，本申请对此不做限定，其划分原则按照本申请对固定部区域和空腔部区域的定义来确定。在一示例中，绝缘体结构可以完全没有固定部区域，也可以完全没有空腔部区域。
在一示例中，继续参照图5b，所述固定部区域A用于固定所述连接端子的所述本体的位置。应理解，固定部区域对连接端子401起到固持的作用，用于固定连接端子401的位置以及与基板之间的连接姿态，在一示例中，所谓连接姿态为连接端子401沿竖直方向直立，并与电路板201与半导体晶片101双端焊接。这样可以有效避免连接组件在压合过程中不会因位置偏移而造成连接端子倾斜，或弯折开裂，进而避免了器件失效、电气连接断路和短路等的问题，极大提高了连接组件的可靠性。在一示例中，所述空腔部区域用于为焊料提供足够的填充空间，在板件压合过程中，焊料所承载的来自连接端子的应力会增大，此时焊料会自然向四周的间隙延展，这会增大连接端子之间的搭焊风险，从而造成器件短路。空腔部区域可以极大缓解上述问题，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。基于以上表述，可以推理得知，固定部区域A的横截直径应小于其在所述空腔部区域B中的横截直径，当然，两者的横截直径相等，或者，固定部区域的横截直径应大于其在所述空腔部区域中的横截直径也同样落入本申请的保护范围。
在一示例中，在所述固定部区域所对应的空槽所围成的结构为柱状结构，所述柱状结构的横截面积保持一致，所述柱状结构的横截面的形状可以为多种形式，在一示例中，其横截面的形状可以为圆形、椭圆形或者多边形等。在一示例中，空腔部区域所对应的空槽所围成的结构可以为“上小下大”结构，如图5c所示，所谓“上小下大”结构具体为，与所述固定部区域对应的空腔区域的面积小于所述空腔部区域对应的空腔区域的面积。在固定部区域对应的空腔区域用于固持连接端子401，其横截面的面积与连接端子401的横截面面积相匹配，也即，如图5c所示，固定部区域A的横截面积应大于连接端子401中本体的横截面积，以起到固持作用，空腔部区域B的横截面积可以随着空槽深度而改变，本申请不做具体限定。
可选地，所述空槽所围成的体积可以为圆台形状，即离所述半导体晶片101表面较近的开口(即图5b中的空槽上端面)的面积大于远离半导体晶片101表面的开口(即图5b中的空槽下端面)的面积。具体尺寸为下开口的直径在0.6～0.9mm，上开口的直径在0.1～0.5mm，本申请对该直径不做限定。可以理解的是，由于空槽的上端面相较于下端面更小，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。
在一示例中，绝缘体结构单体的外型可以为多种形式，图5c展示了四种可能的实施方式，应理解，本申请所提供的绝缘体结构的外型并不限于此，一切满足上述定义的绝缘体结构均落入本申请的保护范围。
本发明一实施例提供了一种板级架构，如图6所示，板级架构200(图6的板级架构仍以水平方向的截面图展示)包括了如图4所示的连接组件100以及被连接组件100互连的半导体晶片(上层基板101)和电路板(下层基板201)，应理解，在实际应用中，连接组件100可以并非一个，在实际应用中，也可以是以阵列形式排布的多个，图6的实施例示出的板级架构仅包括一个连接组件100(从截面图只能看到横向或纵向外延的一个)，板级架构200还包括上托架300和下托架，其中上托架300具有与连接组件100的位置对应的空槽区域，连接组件100可以一一对应地设于所述上托架300的空槽区域中，更具体地，空槽区域的尺寸数值可以为能够放入至少一个连接组件的面积的任意尺寸，优选地，所述空槽区域的形状和一个连接组件100的形状对应相同。在一示例中，连接组件100和连接组件100之间的间隙区域，也即，所述上托架300的非空槽区域，可以用于钻通孔，通孔的目的是使得多个连接部500可以穿过上托架300并直达下托架，将上托架300和下托架固定并压合，在一个实施例中，该连接部500可以为螺钉和螺母等任意锁紧结构，其技术效果是通过托架防止电路板201的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板201和半导体晶片101之间的间隙距离，提升信号导通的稳定性和可靠性。
在一示例中，下层基板和所述下托架之间同样可以通过连接部件固定，该连接部件与所述上托架300与下托架之间的连接部件可以是同一种锁紧结构，也可以不同，其目的是为了进一步加强下层基板(电路板201)的抗变形能力，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题。
在一示例中，上层基板(半导体晶片101)可以通过连接部件与冷板固定，该连接部件与所述上托架300与下托架之间的连接部件可以是同一中锁紧结构，也可以不同；冷板可以作为冷却系统的组成部件，目的是为了降低半导体晶片101的工作温度，由于温度是导致膨胀变形的主要原因之一，因此，将冷板与上层基板进行固定，一方面可以进一步地固定半导体晶片的位置，防止因变形或位置偏移所引发的器件失效，提升上层基板的工作可靠性，同时可以帮助半导体晶片更好的散热，提升系统稳定性。
在一示例中，上述连接部件和连接部500可以分别安装，两者之间的位置可以做适应性调整，本申请不做进一步限定；也可以仅通过连接部500进行多层结构的一次性压合(图2中未示出)，此时，多个连接部500中的至少一个连接部可以从上层基板101之上的冷板的顶面穿过，直达到所述下托架的底面，并通过螺母进行锁紧，这样的连接结构可以进一步地保证多层板级的压合效果，防止翘曲变形所引发的器件失效问题，同时，该种连接结构简单，安装方便，可以仅用统一规格的锁紧部件完成多层结构的一次性压合，节省了装配时间，同时也降低了采购成本。
本申请还提供一种上述实施例中所述的连接组件和板级架构的制造方法，具体的，在一实施例中，在常温环境中，在下层基板(印刷电路板201)的一个表面组装功能器件，在另一表面上安装焊盘，在一实施例中，在所述焊盘上印刷锡膏以及在锡膏之上设置容料结构，例如，金属盒体或者金属围框，并在所述容料结构中点锡锡膏，所述焊盘的个数和排布位置根据连接组件来确定，在所述焊盘之上通过焊接的方式结合上述连接组件，具体的，在下层基板安装有焊盘的一面安装多个绝缘体结构，在绝缘体结构的空腔中贴装铜针，通过绝缘体机构来支撑铜针，并确保铜针上表面的共面度，在所述连接组件的第一端设置焊球，在一实施例中，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。在所述下层基板组装功能器件的那一表面安装下托架，所述下托架用于矫正印刷电路板可能发生的变形。
另一方面，在上层基板(半导体晶片101)上与下层基板相对的那一面设置焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在一实施例中，所述焊盘上印刷锡膏，在上层基板的另一面安装冷板，或者上托架，其中所述上托架用于矫正半导体晶片101的变形，所述冷板用于对所述半导体晶片101进行散热。
将上述上层基板和下层基板进行对位安装焊接，所述上层基板的焊盘位置与连接组件的第一端一一对应，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。
本发明热一实施例提供了一种安装有上述上托架的板级架构，所述上托架包括间隔体302和上托架本体300，其中，间隔体302为多个，示例性的，间隔体302包括上层基板间隔体，也即第一间隔体3021，其中，第一间隔体3021的一端固定于绝缘体结构的上表面，另一端固定于半导体晶片；可选的，间隔体302还包括下层基板间隔体，也即第二间隔体3022，下层基板间隔体的一端固定于绝缘体结构的下表面，另一端固定于下层基板。在一示例中，第一间隔体3021和第二间隔体3022可以都存在与板级架构当中，也可以只有第一间隔体3021，在一示例中，任意一第一间隔体3021和第二间隔体3022均有一端通过焊接的方式与接触面连接。
在一示例中，第一间隔体3021位于半导体晶片与所述绝缘体结构的上表面之间，第一间隔体3021的下表面与绝缘体结构的上表面焊接，焊接的作用是更好地确定间隔体的在水平方向上的位置，从而避免与焊球之间形成搭焊。
应理解，第一间隔体3021可以为多个，第一间隔体3021可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第一间隔体3021的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第一间隔体3021分布与连接组件的端点处，以及中心处，应理解，第一间隔体3021的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第一间隔体3021。优选地，位于中心点处的间隔体为圆形第一间隔体3021，位于四个端点处的间隔体为三角形第一间隔体3021。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第一间隔体3021用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
应理解，第二间隔体3022可以为多个，第二间隔体3022可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第二间隔体3022的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第二间隔体3022分布与连接组件的端点处，以及中心处，应理解，第二间隔体3022的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第二间隔体3022。优选地，位于中心点处的间隔体为圆形第二间隔体3022，位于四个端点处的间隔体为三角形第二间隔体3022。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第二间隔体3022用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
在一示例中，第一间隔体3021和第二间隔体3022的材料可以为任意镀层金属，也可以为无需镀层的金属，例如洋白铜。
本发明一实施例提供了一种板级架构，如图7所示，板级架构200(图7的板级架构仍以水平方向的截面图展示)包括了如图4所示的连接组件100以及被连接组件100互连的半导体晶片(上层基板101)和电路板(下层基板201)。其中，连接组件所包括的连接端子401可以为如图4所示的连接端子401，具有如图4所示的连接端子401的全部特征，在此不再赘述。
应理解，在实际应用中，连接组件100可以并非一个，也可以是以阵列形式排布的多个，图7的实施例示出的板级架构仅包括一个连接组件100(从截面图只能看到横向或纵向外延的一个)，板级架构200还包括上托架300和下托架400，其中上托架300具有与连接组件100的位置对应的空槽区域，连接组件100可以一一对应地设于所述上托架300的空槽区域中，在图2的实施例中，空槽区域的尺寸数值可以为能够放入至少一个连接组件的面积的任意尺寸，优选地，所述空槽区域的形状和一个连接组件100的形状对应相同。在一示例中，连接组件100和连接组件100之间的间隙区域，也即，所述上托架300的非空槽区域，可以用于钻通孔，通孔的目的是使得多个连接部500可以穿过上托架300并直达下托架400，将上托架300和下托架400固定并压合，在一个实施例中，该连接部500可以为螺钉和螺母等任意锁紧结构，其技术效果是通过上托架300和下托架400的锁紧来防止电路板201的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板201和半导体晶片101之间的间隙距离，提升信号导通的稳定性和可靠性，同时锁紧结构可以对基板之间的间隙进行调整，这样可以适应地调整电路板201上的器件布局，解决了因器件高度不一致而导致的失效问题。
在一示例中，下层基板和所述下托架400之间同样可以通过连接部件固定，该连接部件与所述上托架与下托架400之间的连接部件可以是同一种锁紧结构，也可以不同，其目的是为了进一步加强下层基板(电路板201)的抗变形能力，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题。
在一示例中，上层基板(半导体晶片101)可以通过连接部件与冷板固定，该连接部件与所述上托架与下托架400之间的连接部件可以是同一中锁紧结构，也可以不同；冷板可以作为冷却系统的组成部件，目的是为了降低半导体晶片101的工作温度，由于温度是导致膨胀变形的主要原因之一，因此，将冷板与上层基板进行固定，一方面可以进一步地固定半导体晶片的位置，防止因变形或位置偏移所引发的器件失效，提升上层基板的工作可靠性，同时可以帮助半导体晶片更好的散热，提升系统稳定性。
在一示例中，上述连接部件和连接部500可以分别安装，两者之间的位置可以做适应性调整，本申请不做进一步限定；也可以仅通过连接部500进行多层结构的一次性压合(图2中未示出)，此时，多个连接部500中的至少一个连接部可以从上层基板101之上的冷板的顶面穿过，直达到所述下托架400的底面，并通过螺母进行锁紧，这样的连接结构可以进一步地保证多层板级的压合效果，防止翘曲变形所引发的器件失效问题，同时，该种连接结构简单，安装方便，可以仅用统一规格的锁紧部件完成多层结构的一次性压合，节省了装配时间，同时也降低了采购成本。
在一本申请示例中，连接端子401具有一定弯折能力，当连接端子401的第一端和第二端收到压合应力时，其本体4015能够实现压杆挫曲(buckling)，在压杆挫曲形态之下，连接端子401的高度降低，从而吸收了部分本传给半导体晶片的应力，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
下面对上述实施例中的容料结构做详细说明，在一示例中，如图7所示，本体4015的第二端设有焊料结构，在一示例中，焊料结构包括焊料和容料结构，所述焊料填充于容料结构之中。与上述实施例不同的是，本实施例中的板级架构中的电路板201上设有间隔设置的盲槽，所述盲槽和连接端子的位置是一一对应的，如图7所示，所述盲槽位于电路板201的上表面。盲槽的形状可以为多种形式，应理解，在一示例中，所述盲槽的截面面积应大于本体4015的第二端的横截面面积。如图7所示，所述盲槽填充有焊料，也就是说，在本实施例中，所述盲槽用于构成所述容料结构，所述填充焊料的量可以根据实际应用做调整，本体4015的第二端位于所述盲槽中，其中，部分本体被填充的焊料包覆。在一示例中，本体4015的第二端可以不完全接触到盲槽的底面，而是被焊料包覆。由于焊料结构以及焊球都具有吸收应力的能力，因此，电路板201与半导体晶片101对位压合的状态下，连接组件可以根据所在位置的板件相对距离进行适应性调整，如果某局部位置的基板的水平高度较高，则该位置对连接端子的拉应力也较大，此时，所述本体4015的第二端可距离焊料结构较远，反之亦然。这样使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。应理解，在压合过程中，电路板201上的焊盘和半导体晶片101上的焊盘应精确定位，其对位精度的容差不应超过±0.1mm。具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在半导体晶片101与电路板201上设置多个标记点进行对点定位。
下面对上述实施例中的绝缘体结构部分做详细说明，在一示例中，如图7所示，在电路板201的上表面安装绝缘体结构，在一示例中，安装方式可以通过背胶等传统结合方式，也可以不与电路板201的上表面接触，整个绝缘体结构以松耦合的方式与连接端子401结合。绝缘体结构具有多个间隔设置的空槽，如图7所示，所述空槽与连接端子401的位置一一对应，在一个示例中，安装时可以利用坐标点进行精度较高的对位操作，所述芯片焊盘阵列与所述绝缘体之间的对位误差范围应小于或等于±0.1mm。在一示例中，如图5c所示，绝缘体结构包括沿竖直方向堆叠的固定部区域和空腔部区域，固定部局域位于空腔部区域的上部。应理解，本实施例所提供的“区域”为虚拟的范围，在一示例中，绝缘体结构可以为一体结构也可以为分立的多体结构，两个区域之间可以没有实际的边界划分，本申请对此不做限定，其划分原则按照本申请对固定部区域和空腔部区域的定义来确定。在一示例中，绝缘体结构可以完全没有固定部区域，也可以完全没有空腔部区域。
在一示例中，如图5b所示，所述固定部区域用于固定所述连接端子的所述本体的位置。应理解，固定部区域对连接端子401起到固持的作用，用于固定连接端子401的位置以及与基板之间的连接姿态，在一示例中，所谓连接姿态为连接端子401沿竖直方向直立，并与电路板201与半导体晶片101双端焊接。这样可以有效避免连接组件在压合过程中不会因位置偏移而造成连接端子倾斜，或弯折开裂，进而避免了器件失效、电气连接断路和短路等的问题，极大提高了连接组件的可靠性。在一示例中，所述空腔部区域用于为焊料提供足够的填充空间，在板件压合过程中，焊料所承载的来自连接端子的应力会增大，此时焊料会自然向四周的间隙延展，这会增大连接端子之间的搭焊风险，从而造成器件短路。空腔部区域可以极大缓解上述问题，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。基于以上表述，可以推理得知，固定部区域的横截直径应大于其在所述空腔部区域中的横截直径，当然，两者的横截直径相等，或者，固定部区域的横截直径应小于其在所述空腔部区域中的横截直径也同样落入本申请的保护范围。
在一示例中，在所述固定部区域所对应的空槽所围成的结构为柱状结构，所述柱状结构的横截面积保持一致，所述柱状结构的横截面的形状可以为多种形式，在一示例中，其横截面的形状可以为圆形、椭圆形或者多边形等。在一示例中，空腔部区域所对应的空槽所围成的结构可以为“上小下大”结构，如图5b所示，所谓“上小下大”结构具体为，与所述固定部区域对应的空腔区域的面积小于所述空腔部区域对应的空腔区域的面积。在固定部区域对应的空腔区域用于固持连接端子401，其横截面的面积与连接端子401的横截面面积相匹配，也即，如图5b所示，A区域的横截面积应大于连接端子401中本体的横截面积，以起到固持作用，B区域的横截面积可以随着空槽深度而改变，本申请不做具体限定。
可选地，所述空槽可以为圆台形状，即离所述半导体晶片101表面的开口(即图5b中的空槽上端面)的面积大于远离半导体晶片101表面的开口(即图5b中的空槽下端面)的面积。具体尺寸为下开口的直径在0.6～0.9mm，上开口的直径在0.1～0.5mm。可以理解的是，由于空槽的上端面相较于下端面更小，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。
在一示例中，绝缘体结构单体的外型可以为多种形式，图5c展示了四种可能的实施方式，应理解，本申请所提供的绝缘体结构的外型并不限于此。
本申请还提供一种上述实施例中所述的连接组件和板级架构的制造方法，具体的，在一实施例中，在常温环境中，在下层基板(印刷电路板201)的一个表面组装功能器件，在另一表面上开设多个盲槽，用于构成容料结构从而吸收印刷电路板表面的高度差和铜针长度的误差，并在所述另一表面安装焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在所述焊盘之上通过焊接的方式结合上述连接组件，具体的，在下层基板安装有焊盘的一面安装多个绝缘体结构，在绝缘体结构的空腔中贴装铜针，通过绝缘体机构来支撑铜针，并确保铜针上表面的共面度，在所述连接组件的第一端设置焊球，在一实施例中，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。在所述下层基板组装功能器件的那一表面安装下托架，所述下托架用于矫正印刷电路板可能发生的变形。
另一方面，在上层基板(半导体晶片101)上与下层基板相对的那一面设置焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在一实施例中，所述焊盘上印刷锡膏，在上层基板的另一面安装冷板，或者上托架，其中所述上托架用于矫正半导体晶片101的变形，所述冷板用于对所述半导体晶片101进行散热。
将上述上层基板和下层基板进行对位安装焊接，所述上层基板的焊盘位置与连接组件的第一端一一对应，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。
本发明热一实施例提供了一种安装有上述上托架的板级架构，所述上托架包括间隔体302和上托架本体300，其中，间隔体302为多个，示例性的，间隔体302包括上层基板间隔体，也即第一间隔体3021，其中，第一间隔体3021的一端固定于绝缘体结构的上表面，另一端固定于半导体晶片；可选的，间隔体302还包括下层基板间隔体，也即第二间隔体3022，下层基板间隔体的一端固定于绝缘体结构的下表面，另一端固定于下层基板。在一示例中，第一间隔体3021和第二间隔体3022可以都存在与板级架构当中，也可以只有第一间隔体3021，在一示例中，任意一第一间隔体3021和第二间隔体3022均有一端通过焊接的方式与接触面连接。
在一示例中，第一间隔体3021位于半导体晶片与所述绝缘体结构的上表面之间，第一间隔体3021的下表面与绝缘体结构的上表面焊接，焊接的作用是更好地确定间隔体的在水平方向上的位置，从而避免与焊球之间形成搭焊。
应理解，第一间隔体3021可以为多个，第一间隔体3021可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第一间隔体3021的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第一间隔体3021分布与连接组件的端点处，以及中心处，应理解，第一间隔体3021的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第一间隔体3021。优选地，位于中心点处的间隔体为圆形第一间隔体3021，位于四个端点处的间隔体为三角形第一间隔体3021。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第一间隔体3021用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
应理解，第二间隔体3022可以为多个，第二间隔体3022可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第二间隔体3022的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第二间隔体3022分布与连接组件的端点处，以及中心处，应理解，第二间隔体3022的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第二间隔体3022。优选地，位于中心点处的间隔体为圆形第二间隔体3022，位于四个端点处的间隔体为三角形第二间隔体3022。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第二间隔体3022用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
在一示例中，第一间隔体3021和第二间隔体3022的材料可以为任意镀层金属，也可以为无需镀层的金属，例如洋白铜。
本发明一实施例提供了一种连接组件100，如图8所示，图8示出了一种连接组件100在由下层基板和上层基板压合后的截面图，连接组件100包括连接端子401和绝缘体结构301。在一优选地实施例中，下层基板可以是印刷电路板(PCB)或者玻璃基板等，上层基板可以同样是印刷电路板或者硅基半导体晶片(wafer)，在一示例中，所谓半导体晶片由多个芯片互连，并由统一的光刻系统制得。为了便于表述，以下实施例均以上层基板为半导体晶片(wafer)，下层基板为印刷电路板为例详细说明本申请实施例的技术方案。
如图4所示，在半导体晶片101的下表面上设有7和芯片焊盘501，相对的，电路板201在所述芯片焊盘107相对应的位置设有7块电路板焊盘108。
应理解的是，焊盘501的个数并不为固定的7组，在一个实施例中，在半导体晶片101上可以具有M行*N列的焊盘阵列，M和N的个数可以相等也可以不等，其数量和焊盘的尺寸取决于半导体晶片101和电路板201的尺寸。在本申请一实施例中，半导体晶片101的形状可以为圆形，尺寸可以为4寸～12寸之间的任意数值，或者其形状可以为方形，尺寸可以为10*10mm～300*300mm之间的任意数值，进一步的，电路板105的尺寸大于半导体晶片101的尺寸。相应的，电路板105上具有M行*N列的电路板焊盘阵列，电路板焊盘108的位置与芯片焊盘107的位置是一一对应的。
电路板201上还固定有绝缘体结构301，在本申请的一个实施例中，绝缘体结构301与电路板201通过背胶固定，也可以以松耦合的方式不与电路板进行固定。绝缘体结构301上具有K行*J列的空槽阵列(图中未示出)，如图1所示，在两个绝缘体301单元之间的无颜色区域即为空槽，空槽是在竖直方向贯通绝缘体结构301的，并且空槽的位置与连接端子401的位置是一一对应的。可以简单推理得到，在一示例中，连接端子401、焊盘501以及空槽三者之间的位置关系是一一对应，三者在竖直方向的所映射的投影可以重合，也可以不重合。以图1为例，图中示出的7块芯片焊盘107与其下方的7块电路板焊盘105，以及环绕于二者的空槽在竖直方向上保持对应。
下面对上述实施例中的连接端子401部分做详细说明，在一示例中，连接端子401可以为如图4-图8所示的“T”型针状结构，所述“T”型针状结构包括本体4015和连接部4012，本体4015为柱状结构，在一示例中，本体4015沿竖直方向的高度约为2mm(误差为正负0.02mm)，本体4015的形状可以有多种形式，在一示例中，本体4015可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。
在本体4015的一端设有一连接部4012，如图8所示，连接部4012为柱状结构，在一示例中，连接部4012沿竖直方向的高度为0.055mm，连接部4012的形状可以有多种形式，在一示例中，连接部4012可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。在一示例中，连接部4012的截面面积大于本体4015的截面面积，以圆形截面为例，连接部4012的截面直径可以为0.41mm，本体4015的截面直径可以为0.2mm。上述实施例中所述的截面面积是指与竖直方向垂直的截面。应理解。连接端子401所包括的本体4015和连接部4012可以为一体成型结构，也可以为组织件，其材料可以为铜、金、铝等导电金属。
在一示例中，连接部4012位于本体4015的第一端，也即，连接部4012位于靠近半导体晶片101的那一端，在一示例中，本体4015的第二端可以不设置连接部4012，本申请在第二端不做具体限定，应理解，第二端也可以设有与第一端相同或不同的连接部。基于上述实施例的表述，连接部4012和本体4015构成了“T”型针状结构。
在一示例中，连接部4012的上表面设有焊料，所述焊料用于与半导体晶片101进行焊接，更具体地，用于与固定在半导体晶片101上的焊盘进行焊接。在一示例中，半导体晶片101与电路板201采用球栅阵列(Ball Grid Array，BGA)封装技术，连接部4012的上表面设有焊球(solder ball)，通过焊球将连接部4012与半导体晶片101上的焊盘焊接在一起，进而，将连接端子401的第一端与半导体晶片101电气连接。
具体的，BGA封装中的焊料还包括锡膏或者助焊膏，在一示例中，所述锡膏印刷到半导体晶片101的焊盘上，再在上面加入一定大小的锡球，锡膏起到粘住锡球的作用，并在加温的时候让锡球的接触面更大，使锡球的受热更快更全面，这就使锡球熔锡后与BGA的焊盘焊接性更好，减少虚焊的可能，另外，采用锡膏加锡球的方法在熔锡过程中不容易出现跑球现象，较易控制并撑握。在一示例中，所述锡膏也可以替换为助焊膏。
在一本申请示例中，连接端子401具有一定弯折能力，当连接端子401的第一端和第二端收到压合应力时，其本体4015能够实现压杆挫曲(buckling)，在压杆挫曲形态之下，连接端子401的高度降低，从而吸收了部分本传给半导体晶片的应力，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
下面对上述实施例中的容料结构做详细说明，在一示例中，如图4所示，本体4015的第二端设有焊料结构，在一示例中，焊料结构包括焊料和容料结构，所述焊料填充于容料结构之中，所述焊料可以为上述任意实施例中提到的焊料，所述填充焊料的量可以根据实际应用做调整。与上述实施例不同的是：所述容料结构为一堆叠于电路板201上表面的阻焊层601，阻焊层包括多个间隔设置的通槽，所述通槽与连接端子401的位置是一一对应的，在一示例中，所述通槽贯通阻焊层。在一示例中，本体4015的第二端位于所述阻焊层的通槽中，其中，部分本体被填充的焊料包覆。在一示例中，本体4015的第二端可以贯通所述阻焊层601，并与电路板201上的焊盘焊接，并且，本体4015的第二端的一部分被焊料包覆。在一示例中，所述阻焊层的材料可以为多种形式，例如，环氧树脂、丙烯酸、树脂(FR4)、聚酰亚胺(PI)等绝缘高分子材料。阻焊层沿竖直方向的厚度可以为0.1mm至0.5mm之间的任意竖直，在该实施例中，所述容料结构由阻焊层通槽的侧面与电路板201的上表面(在一示例中，可以是电路板201的焊盘表面)构成。由于焊料结构以及焊球都具有吸收应力的能力，因此，电路板201与半导体晶片101对位压合的状态下，连接组件可以根据所在位置的板件相对距离进行适应性调整，在本实施例中，通过阻焊层可以实现焊锡高度的增加，这样可以进一步地吸收连接端子401的高度差和电路板201表面的高低差，使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力所导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。应理解，在压合过程中，电路板201上的焊盘和半导体晶片101上的焊盘应精确定位，其对位精度的容差不应超过±0.1mm。具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在半导体晶片101与电路板201上设置多个标记点进行对点定位。
下面对上述实施例中的绝缘体结构做详细说明，在一示例中，如图4所示，在电路板201的上表面安装绝缘体结构，在一示例中，安装方式可以通过背胶等传统结合方式，也可以不与电路板201的上表面接触，整个绝缘体结构以松耦合的方式与连接端子401结合。绝缘体结构具有多个间隔设置的空槽，如图5b所示，所述空槽与连接端子401的位置一一对应，在一个示例中，安装时可以利用坐标点进行精度较高的对位操作，所述芯片焊盘阵列与所述支撑体之间的对位误差范围应小于或等于±0.1mm。在一示例中，如图5c所示，绝缘体结构包括沿竖直方向堆叠的固定部区域和空腔部区域，固定部局域位于空腔部区域的上部。应理解，本实施例所提供的“区域”为虚拟的范围，在一示例中，绝缘体结构可以为一体结构也可以为分立的多体结构，两个区域之间可以没有实际的边界划分，本申请对此不做限定，其划分原则按照本申请对固定部区域和空腔部区域的定义来确定。在一示例中，绝缘体结构可以完全没有固定部区域，也可以完全没有空腔部区域。
在一示例中，如图5b所示，所述固定部区域用于固定所述连接端子的所述本体的位置。应理解，固定部区域对连接端子401起到固持的作用，用于固定连接端子401的位置以及与基板之间的连接姿态，所谓连接姿态可以为连接端子401沿竖直方向直立，并与电路板201与半导体晶片101双端焊接。这样可以有效避免连接组件在压合过程中不会因位置偏移而造成连接端子倾斜，或弯折开裂，进而避免了器件失效、电气连接断路和短路等的问题，极大提高了连接组件的可靠性。在一示例中，所述空腔部区域用于为焊料提供足够的填充空间，在板件压合过程中，焊料所承载的来自连接端子的应力会增大，此时焊料会自然向四周的间隙延展，这会增大连接端子之间的搭焊风险，从而造成器件短路。空腔部区域可以极大缓解上述问题，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。基于以上表述，可以推理得知，固定部区域的横截直径应大于其在所述空腔部区域中的横截直径，当然，两者的横截直径相等，或者，固定部区域的横截直径应小于其在所述空腔部区域中的横截直径也同样落入本申请的保护范围。
在一示例中，在所述固定部区域所对应的空槽所围成的结构为柱状结构，所述柱状结构的横截面积保持一致，所述柱状结构的横截面的形状可以为多种形式，在一示例中，其横截面的形状可以为圆形、椭圆形或者多边形等。在一示例中，空腔部区域所对应的空槽所围成的结构可以为“上小下大”结构，如图5b所示，所谓“上小下大”结构具体为，与所述固定部区域对应的空腔区域的面积小于所述空腔部区域对应的空腔区域的面积。在固定部区域对应的空腔区域用于固持连接端子401，其横截面的面积与连接端子401的横截面面积相匹配，也即，如图5b所示，A区域的横截面积应大于连接端子401中本体的横截面积，以起到固持作用，B区域的横截面积可以随着空槽深度而改变，本申请不做具体限定。
可选地，所述空槽可以为圆台形状，即离所述半导体晶片101表面的开口(即图5b中的空槽上端面)的面积大于远离半导体晶片101表面的开口(即图5b中的空槽下端面)的面积。具体尺寸为下开口的直径在0.6～0.9mm，上开口的直径在0.1～0.5mm。可以理解的是，由于空槽的上端面相较于下端面更小，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。在本实施例中，所述绝缘体结构位于阻焊层的“非通槽区域”的上表面，在一示例中，所述绝缘体结构与阻焊层接触，或者，绝缘体结构与连接端子401以松耦合的方式连接，不与阻焊层接触，本申请对此不做具体限定。
在一示例中，绝缘体结构单体的外型可以为多种形式，图5c展示了四种可能的实施方式，应理解，本申请所提供的绝缘体结构的外型并不限于此。
本发明一实施例提供了一种板级架构，如图9所示，板级架构200(图9的板级架构仍以水平方向的截面图展示)包括了如图8所示的连接组件100以及被连接组件100互连的半导体晶片(上层基板101)和电路板(下层基板201)，应理解，在实际应用中，连接组件100可以并非一个，也可以是以阵列形式排布的多个，图6的实施例示出的板级架构仅包括一个连接组件100(从截面图只能看到横向或纵向外延的一个)，板级架构200还包括上托架和下托架400，其中上托架具有与连接组件100的位置对应的空槽区域，连接组件100可以一一对应地设于所述上托架的空槽区域中，在图2的实施例中，空槽区域的尺寸数值可以为能够放入至少一个连接组件的面积的任意尺寸，优选地，所述空槽区域的形状和一个连接组件100的形状对应相同。在一示例中，连接组件100和连接组件100之间的间隙区域，也即，所述上托架的非空槽区域，可以用于钻通孔，通孔的目的是使得多个连接部500可以穿过上托架并直达下托架400，将上托架和下托架400固定并压合，在一个实施例中，该连接部500可以为螺钉和螺母等任意锁紧结构，其技术效果是通过托架防止电路板201的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板201和半导体晶片101之间的间隙距离，提升信号导通的稳定性和可靠性。
在一示例中，下层基板和所述下托架400之间同样可以通过连接部件固定，该连接部件与所述上托架与下托架400之间的连接部件可以是同一中锁紧结构，也可以不同，其目的是为了进一步加强下层基板(电路板201)的抗变形能力，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题。
在一示例中，上层基板(半导体晶片101)可以通过连接部件与冷板固定，该连接部件与所述上托架与下托架400之间的连接部件可以是同一中锁紧结构，也可以不同；冷板可以作为冷却系统的组成部件，目的是为了降低半导体晶片101的工作温度，由于温度是导致膨胀变形的主要原因之一，因此，将冷板与上层基板进行固定，一方面可以进一步地固定半导体晶片的位置，防止因变形或位置偏移所引发的器件失效，提升上层基板的工作可靠性，同时可以帮助半导体晶片更好的散热，提升系统稳定性。
在一示例中，上述连接部件和连接部500可以分别安装，两者之间的位置可以做适应性调整，本申请不做进一步限定；也可以仅通过连接部500进行多层结构的一次性压合(图2中未示出)，此时，多个连接部500中的至少一个连接部可以从上层基板101之上的冷板的顶面穿过，直达到所述下托架400的底面，并通过螺母进行锁紧，这样的连接结构可以进一步地保证多层板级的压合效果，防止翘曲变形所引发的器件失效问题，同时，该种连接结构简单，安装方便，可以仅用统一规格的锁紧部件完成多层结构的一次性压合，节省了装配时间，同时也降低了采购成本。
本申请还提供一种上述实施例中所述的连接组件和板级架构的制造方法，具体的，在一实施例中，在常温环境中，在下层基板(印刷电路板201)的一个表面组装功能器件，在另一表面上安装阻焊层，用于构成容料结构从而吸收印刷电路板表面的高度差和铜针长度的误差，并在所述另一表面安装焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在所述焊盘之上通过焊接的方式结合上述连接组件，具体的，在下层基板安装有焊盘的一面安装多个绝缘体结构，在绝缘体结构的空腔中贴装铜针，通过绝缘体机构来支撑铜针，并确保铜针上表面的共面度，在所述连接组件的第一端设置焊球，在一实施例中，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。在所述下层基板组装功能器件的那一表面安装下托架，所述下托架用于矫正印刷电路板可能发生的变形。
另一方面，在上层基板(半导体晶片101)上与下层基板相对的那一面设置焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在一实施例中，所述焊盘上印刷锡膏，在上层基板的另一面安装冷板，或者上托架，其中所述上托架用于矫正半导体晶片101的变形，所述冷板用于对所述半导体晶片101进行散热。
将上述上层基板和下层基板进行对位安装焊接，所述上层基板的焊盘位置与连接组件的第一端一一对应，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。
本发明热一实施例提供了一种安装有上述上托架的板级架构，所述上托架包括间隔体302和上托架本体300，其中，间隔体302为多个，示例性的，间隔体302包括上层基板间隔体，也即第一间隔体3021，其中，第一间隔体3021的一端固定于绝缘体结构的上表面，另一端固定于半导体晶片；可选的，间隔体302还包括下层基板间隔体，也即第二间隔体3022，下层基板间隔体的一端固定于绝缘体结构的下表面，另一端固定于下层基板。在一示例中，第一间隔体3021和第二间隔体3022可以都存在与板级架构当中，也可以只有第一间隔体3021，在一示例中，任意一第一间隔体3021和第二间隔体3022均有一端通过焊接的方式与接触面连接。
在一示例中，第一间隔体3021位于半导体晶片与所述绝缘体结构的上表面之间，第一间隔体3021的下表面与绝缘体结构的上表面焊接，焊接的作用是更好地确定间隔体的在水平方向上的位置，从而避免与焊球之间形成搭焊。
应理解，第一间隔体3021可以为多个，第一间隔体3021可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第一间隔体3021的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第一间隔体3021分布与连接组件的端点处，以及中心处，应理解，第一间隔体3021的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第一间隔体3021。优选地，位于中心点处的间隔体为圆形第一间隔体3021，位于四个端点处的间隔体为三角形第一间隔体3021。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第一间隔体3021用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
应理解，第二间隔体3022可以为多个，第二间隔体3022可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第二间隔体3022的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第二间隔体3022分布与连接组件的端点处，以及中心处，应理解，第二间隔体3022的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第二间隔体3022。优选地，位于中心点处的间隔体为圆形第二间隔体3022，位于四个端点处的间隔体为三角形第二间隔体3022。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第二间隔体3022用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
在一示例中，第一间隔体3021和第二间隔体3022的材料可以为任意镀层金属，也可以为无需镀层的金属，例如洋白铜。
本发明一实施例提供了一种连接组件100，如图10所示，图10示出了一种连接组件100在由下层基板和上层基板压合后的截面图，连接组件100包括连接端子401和绝缘体结构301。在一优选地实施例中，下层基板可以是印刷电路板(PCB)或者玻璃基板等，上层基板可以同样是印刷电路板或者硅基半导体晶片(wafer)，在一示例中，所谓半导体晶片由多个芯片互连，并由统一的光刻系统制得。为了便于表述，以下实施例均以上层基板为半导体晶片(wafer)，下层基板为印刷电路板为例详细说明本申请实施例的技术方案。
如图10所示，在半导体晶片101的下表面上设有7和芯片焊盘501，相对的，电路板201在所述芯片焊盘107相对应的位置设有7块电路板焊盘108。
应理解的是，焊盘501的个数并不为固定的7组，在一个实施例中，在半导体晶片101上可以具有M行*N列的焊盘阵列，M和N的个数可以相等也可以不等，其数量和焊盘的尺寸取决于半导体晶片101和电路板201的尺寸。在本申请一实施例中，半导体晶片101的形状可以为圆形，尺寸可以为4寸～12寸之间的任意数值，或者其形状可以为方形，尺寸可以为10*10mm～300*300mm之间的任意数值，进一步的，电路板105的尺寸大于半导体晶片101的尺寸。相应的，电路板105上具有M行*N列的电路板焊盘阵列，电路板焊盘108的位置与芯片焊盘107的位置是一一对应的。
电路板201上还固定有绝缘体结构301，在本申请的一个实施例中，绝缘体结构301与电路板201通过背胶固定，也可以以松耦合的方式与电路板结合。绝缘体结构301上具有K行*J列的空槽阵列(图中未示出)，如图1所示，在两个绝缘体301单元之间的无颜色区域即为空槽，空槽是在竖直方向贯通绝缘体结构301的，并且空槽的位置与连接端子401的位置是一一对应的。可以简单推理得到，在一示例中，连接端子401、焊盘501以及空槽三者之间的位置关系是一一对应，也就是说，三者在竖直方向的所映射的投影可以重合。以图1为例，图中示出的7块芯片焊盘107与其下方的7块电路板焊盘105，以及环绕于二者的空槽在竖直方向上保持对应。
下面对上述实施例中的连接端子401部分做详细说明，在一示例中，连接端子401可以为如图4所示的“T”型针状结构，所述“T”型针状结构包括本体4015和连接部4012，本体4015为柱状结构，在一示例中，本体4015沿竖直方向的高度约为2mm(误差为正负0.02mm)，本体4015的形状可以有多种形式，在一示例中，本体4015可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。
在本体4015的一端设有一连接部4012，如图4所示，连接部4012为柱状结构，在一示例中，连接部4012沿竖直方向的高度为0.055mm，连接部4012的形状可以有多种形式，在一示例中，连接部4012可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。在一示例中，连接部4012的截面面积大于本体4015的截面面积，以圆形截面为例，连接部4012的截面直径可以为0.41mm，本体4015的截面直径可以为0.2mm。上述实施例中所述的截面面积是指与竖直方向垂直的截面。应理解。连接端子401所包括的本体4015和连接部4012可以为一体成型结构，也可以为组织件，其材料可以为铜、金、铝等导电金属。
在一示例中，连接部4012位于本体4015的第一端，也即，靠近半导体晶片101的那一端，在一示例中，本体4015的第二端可以不设置连接部4012，本申请在第二端不做具体限定，应理解，第二端也可以设有与第一端相同或不同的连接部。基于上述实施例的表述，连接部4012和本体4015构成了“T”型针状结构。
在一示例中，连接部4012的上表面设有焊料，所述焊料用于与半导体晶片101进行焊接，更具体地，用于与固定在半导体晶片101上的焊盘进行焊接。在一示例中，半导体晶片101与电路板201采用球栅阵列(Ball Grid Array，BGA)封装技术，连接部4012的上表面设有焊球(solder ball)，通过焊球将连接部4012与半导体晶片101上的焊盘焊接在一起，进而，将连接端子401的第一端与半导体晶片101电气连接。
具体的，BGA封装中的焊料还包括锡膏或者助焊膏，在一示例中，所述锡膏印刷到半导体晶片101的焊盘上，再在上面加入一定大小的锡球，锡膏起到粘住锡球的作用，并在加温的时候让锡球的接触面更大，使锡球的受热更快更全面，这就使锡球熔锡后与BGA的焊盘焊接性更好，减少虚焊的可能，另外，采用锡膏加锡球的方法在熔锡过程中不容易出现跑球现象，较易控制并撑握。在一示例中，所述锡膏也可以替换为助焊膏。
下面对上述实施例中的绝缘体结构做详细说明，在一示例中，如图4所示，在电路板201的上表面安装绝缘体结构，在一示例中，安装方式可以通过背胶等传统结合方式，也可以不与电路板201的上表面接触，整个绝缘体结构以松耦合的方式与连接端子401结合。绝缘体结构具有多个间隔设置的空槽，如图5b所示，所述空槽与连接端子401的位置一一对应，在一个示例中，安装时可以利用坐标点进行精度较高的对位操作，所述芯片焊盘阵列与所述支撑体之间的对位误差范围应小于或等于±0.1mm。在一示例中，如图5c所示，绝缘体结构包括沿竖直方向堆叠的固定部区域和空腔部区域，固定部局域位于空腔部区域的上部。应理解，本实施例所提供的“区域”为虚拟的范围，在一示例中，绝缘体结构可以为一体结构也可以为分立的多体结构，两个区域之间可以没有实际的边界划分，本申请对此不做限定，其划分原则按照本申请对固定部区域和空腔部区域的定义来确定。在一示例中，绝缘体结构可以完全没有固定部区域，也可以完全没有空腔部区域。
在一示例中，如图5b所示，所述固定部区域用于固定所述连接端子的所述本体的位置。应理解，固定部区域对连接端子401起到固持的作用，用于固定连接端子401的位置以及与基板之间的连接姿态，在一示例中，所谓连接姿态为连接端子401沿竖直方向直立，并与电路板201与半导体晶片101双端焊接。这样可以有效避免连接组件在压合过程中不会因位置偏移而造成连接端子倾斜，或弯折开裂，进而避免了器件失效、电气连接断路和短路等的问题，极大提高了连接组件的可靠性。在一示例中，所述空腔部区域用于为焊料提供足够的填充空间，在板件压合过程中，焊料所承载的来自连接端子的应力会增大，此时焊料会自然向四周的间隙延展，这会增大连接端子之间的搭焊风险，从而造成器件短路。空腔部区域可以极大缓解上述问题，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。基于以上表述，可以推理得知，固定部区域的横截直径应大于其在所述空腔部区域中的横截直径，当然，两者的横截直径相等，或者，固定部区域的横截直径应小于其在所述空腔部区域中的横截直径也同样落入本申请的保护范围。
在一示例中，在所述固定部区域所对应的空槽所围成的结构为柱状结构，所述柱状结构的横截面积保持一致，所述柱状结构的横截面的形状可以为多种形式，在一示例中，其横截面的形状可以为圆形、椭圆形或者多边形等。在一示例中，空腔部区域所对应的空槽所围成的结构可以为“上小下大”结构，如图5b所示，所谓“上小下大”结构具体为，与所述固定部区域对应的空腔区域的面积小于所述空腔部区域对应的空腔区域的面积。在固定部区域对应的空腔区域用于固持连接端子401，其横截面的面积与连接端子401的横截面面积相匹配，也即，如图5b所示，A区域的横截面积应大于连接端子401中本体的横截面积，以起到固持作用，B区域的横截面积可以随着空槽深度而改变，本申请不做具体限定。
可选地，所述空槽可以为圆台形状，即离所述半导体晶片101表面的开口(即图5b中的空槽上端面)的面积大于远离半导体晶片101表面的开口(即图5b中的空槽下端面)的面积。具体尺寸为下开口的直径在0.6～0.9mm，上开口的直径在0.1～0.5mm。可以理解的是，由于空槽的上端面相较于下端面更小，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。
在一示例中，绝缘体结构单体的外型可以为多种形式，图5c展示了四种可能的实施方式，应理解，本申请所提供的绝缘体结构的外型并不限于此。
下面对上述实施例中的容料结构做详细说明，在一示例中，如图10所示，本体4015的第二端设有焊料结构，在一示例中，焊料结构包括焊料和容料结构，所述焊料填充于容料结构之中。在一示例中，所述容料结构为上述绝缘体结构中的空腔部区域和电路板201的上表面所围成的空间，该空间可以容纳填充焊料，所述填充焊料的量可以根据实际应用做调整，本体4015的第二端位于所述容料结构中，其中，部分本体被填充的焊料包覆。在一示例中，本体4015的第二端可以不完全接触到金属盒体的底面，而是被焊料包覆。由于焊料结构以及焊球都具有吸收应力的能力，因此，电路板201与半导体晶片101对位压合的状态下，连接组件可以根据所在位置的板件相对距离进行适应性调整，如图5所示，如果某局部位置的基板的水平高度较高，则该位置对连接端子的拉应力也较大，此时，所述本体4015的第二端可距离焊料结构较远，反之亦然。这样使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。应理解，在压合过程中，电路板201上的焊盘和半导体晶片101上的焊盘应精确定位，其对位精度的容差不应超过±0.1mm。具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在半导体晶片101与电路板201上设置多个标记点进行对点定位。
本发明一实施例提供了一种板级架构，如图11所示，板级架构200(图11的板级架构仍以水平方向的截面图展示)包括了如图10所示的连接组件100以及被连接组件100互连的半导体晶片(上层基板101)和电路板(下层基板201)，应理解，在实际应用中，连接组件100可以并非一个，也可以是以阵列形式排布的多个，图11的实施例示出的板级架构仅包括一个连接组件100(从截面图只能看到横向或纵向外延的一个)，板级架构200还包括上托架和下托架400，其中上托架具有与连接组件100的位置对应的空槽区域，连接组件100可以一一对应地设于所述上托架的空槽区域中，在图10的实施例中，空槽区域的尺寸数值可以为能够放入至少一个连接组件的面积的任意尺寸，优选地，所述空槽区域的形状和一个连接组件100的形状对应相同。在一示例中，连接组件100和连接组件100之间的间隙区域，也即，所述上托架的非空槽区域，可以用于钻通孔，通孔的目的是使得多个连接部500可以穿过上托架并直达下托架400，将上托架和下托架400固定并压合，在一个实施例中，该连接部500可以为螺钉和螺母等任意锁紧结构，其技术效果是通过托架防止电路板201的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板201和半导体晶片101之间的间隙距离，提升信号导通的稳定性和可靠性。
在一示例中，下层基板和所述下托架之间同样可以通过连接部件固定，该连接部件与所述上托架与下托架之间的连接部件可以是同一中锁紧结构，也可以不同，其目的是为了进一步加强下层基板(电路板201)的抗变形能力，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题。
在一示例中，上层基板(半导体晶片101)可以通过连接部件与冷板固定，该连接部件与所述上托架与下托架之间的连接部件可以是同一中锁紧结构，也可以不同；冷板可以作为冷却系统的组成部件，目的是为了降低半导体晶片101的工作温度，由于温度是导致膨胀变形的主要原因之一，因此，将冷板与上层基板进行固定，一方面可以进一步地固定半导体晶片的位置，防止因变形或位置偏移所引发的器件失效，提升上层基板的工作可靠性，同时可以帮助半导体晶片更好的散热，提升系统稳定性。
在一示例中，上述连接部件和连接部500可以分别安装，两者之间的位置可以做适应性调整，本申请不做进一步限定；也可以仅通过连接部500进行多层结构的一次性压合(图2中未示出)，此时，多个连接部500中的至少一个连接部可以从上层基板101之上的冷板的顶面穿过，直达到所述下托架的底面，并通过螺母进行锁紧，这样的连接结构可以进一步地保证多层板级的压合效果，防止翘曲变形所引发的器件失效问题，同时，该种连接结构简单，安装方便，可以仅用统一规格的锁紧部件完成多层结构的一次性压合，节省了装配时间，同时也降低了采购成本。
本申请还提供一种上述实施例中所述的连接组件和板级架构的制造方法，具体的，在一实施例中，在常温环境中，在下层基板(印刷电路板201)的一个表面组装功能器件，在另一表面上安装焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在所述焊盘之上通过焊接的方式结合上述连接组件，在所述连接组件的第一端设置焊球，在一实施例中，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。在所述下层基板组装功能器件的那一表面安装下托架，所述下托架用于矫正印刷电路板可能发生的变形。
另一方面，在上层基板(半导体晶片101)上与下层基板相对的那一面设置焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在一实施例中，所述焊盘上印刷锡膏，在上层基板的另一面安装冷板，或者上托架，其中所述上托架用于矫正半导体晶片101的变形，所述冷板用于对所述半导体晶片101进行散热。
将上述上层基板和下层基板进行对位安装焊接，所述上层基板的焊盘位置与连接组件的第一端一一对应，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。
本发明热一实施例提供了一种安装有上述上托架的板级架构，所述上托架包括间隔体302和上托架本体300，其中，间隔体302为多个，示例性的，间隔体302包括上层基板间隔体，也即第一间隔体3021，其中，第一间隔体3021的一端固定于绝缘体结构的上表面，另一端固定于半导体晶片；可选的，间隔体302还包括下层基板间隔体，也即第二间隔体3022，下层基板间隔体的一端固定于绝缘体结构的下表面，另一端固定于下层基板。在一示例中，第一间隔体3021和第二间隔体3022可以都存在与板级架构当中，也可以只有第一间隔体3021，在一示例中，任意一第一间隔体3021和第二间隔体3022均有一端通过焊接的方式与接触面连接。
在一示例中，第一间隔体3021位于半导体晶片与所述绝缘体结构的上表面之间，第一间隔体3021的下表面与绝缘体结构的上表面焊接，焊接的作用是更好地确定间隔体的在水平方向上的位置，从而避免与焊球之间形成搭焊。
应理解，第一间隔体3021可以为多个，第一间隔体3021可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第一间隔体3021的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第一间隔体3021分布与连接组件的端点处，以及中心处，应理解，第一间隔体3021的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第一间隔体3021。优选地，位于中心点处的间隔体为圆形第一间隔体3021，位于四个端点处的间隔体为三角形第一间隔体3021。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第一间隔体3021用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
应理解，第二间隔体3022可以为多个，第二间隔体3022可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第二间隔体3022的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第二间隔体3022分布与连接组件的端点处，以及中心处，应理解，第二间隔体3022的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第二间隔体3022。优选地，位于中心点处的间隔体为圆形第二间隔体3022，位于四个端点处的间隔体为三角形第二间隔体3022。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第二间隔体3022用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
在一示例中，第一间隔体3021和第二间隔体3022的材料可以为任意镀层金属，也可以为无需镀层的金属，例如洋白铜。
本发明一实施例提供了一种连接组件100，如图12a和图12b所示，图12a示出了一种连接组件100在由下层基板和上层基板压合后的截面图，连接组件100包括连接端子401和绝缘体结构301。在一优选地实施例中，下层基板可以是印刷电路板(PCB)或者玻璃基板等，上层基板可以同样是印刷电路板或者硅基半导体晶片(wafer)，在一示例中，所谓半导体晶片由多个芯片互连，并由统一的光刻系统制得。为了便于表述，以下实施例均以上层基板为半导体晶片(wafer)，下层基板为印刷电路板为例详细说明本申请实施例的技术方案。
如图12a和图12b所示，在半导体晶片101的下表面上设有7和芯片焊盘501，相对的，电路板201在所述芯片焊盘107相对应的位置设有7块电路板焊盘108。
应理解的是，焊盘501的个数并不为固定的7组，在一个实施例中，在半导体晶片101上可以具有M行*N列的焊盘阵列，M和N的个数可以相等也可以不等，其数量和焊盘的尺寸取决于半导体晶片101和电路板201的尺寸。在本申请一实施例中，半导体晶片101的形状可以为圆形，尺寸可以为4寸～12寸之间的任意数值，或者其形状可以为方形，尺寸可以为10*10mm～300*300mm之间的任意数值，进一步的，电路板105的尺寸大于半导体晶片101的尺寸。相应的，电路板105上具有M行*N列的电路板焊盘阵列，电路板焊盘108的位置与芯片焊盘107的位置是一一对应的。
电路板201上还固定有绝缘体结构301，在本申请的一个实施例中，绝缘体结构301与电路板201通过背胶固定，也可以以松耦合的方式不电路板。绝缘体结构301上具有K行*J列的空槽阵列(图中未示出)，如图1所示，在两个绝缘体301单元之间的无颜色区域即为空槽，空槽是在竖直方向贯通绝缘体结构301的，并且空槽的位置与连接端子401的位置是一一对应的。可以简单推理得到，在一示例中，连接端子401、焊盘501以及空槽三者之间的位置关系是一一对应，三者在竖直方向的所映射的投影可以重合，也可以不重合。以图1为例，图中示出的7块芯片焊盘107与其下方的7块电路板焊盘105，以及环绕于二者的空槽在竖直方向上保持对应。
下面对上述实施例中的连接端子401做详细说明，在一示例中，连接端子401可以为如图12a所示的“T”型针状结构，所述“T”型针状结构包括本体4015和连接部4012，本体4015为柱状结构，在一示例中，本体4015沿竖直方向的高度约为2mm(误差为正负0.02mm)，本体4015的形状可以有多种形式，在一示例中，本体4015可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。
在本体4015的一端设有一连接部4012，如图12a所示，连接部4012为柱状结构，在一示例中，连接部4012沿竖直方向的高度为0.055mm，连接部4012的形状可以有多种形式，在一示例中，连接部4012可以为圆柱、棱柱等，其与竖直方向垂直的截面形状可以为圆形或者多边形，本申请对此不做限定。在一示例中，连接部4012的截面面积大于本体4015的截面面积，以圆形截面为例，连接部4012的截面直径可以为0.41mm，本体4015的截面直径可以为0.2mm。上述实施例中所述的截面面积是指与竖直方向垂直的截面。应理解。连接端子401所包括的本体4015和连接部4012可以为一体成型结构，也可以为组织件，其材料可以为铜、金、铝等导电金属。
在一示例中，连接部4012位于本体4015的第一端，也即，靠近半导体晶片101的那一端，在一示例中，本体4015的第二端也可以设置连接部4012，本申请在第二端不做具体限定，应理解，第二端也可以设有与第一端相同或不同的连接部。基于上述实施例的表述，连接部4012和本体4015构成了“工”型针状结构。
在一示例中，本体4015的第二端也可以不设置连接部，如图12b所示，基于此，连接部4012和本体2015构成了“T”型针状结构，本体4015的第二端的一部分被焊料包覆，相较于“工”型针状结构，其结构更加简单，加工成本和难度均更低。
在一本申请示例中，连接端子401具有一定弯折能力，当连接端子401的第一端和第二端收到压合应力时，其本体4015能够实现压杆挫曲(buckling)，在压杆挫曲形态之下，连接端子401的高度降低，从而吸收了部分本传给半导体晶片的应力，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。
在一示例中，连接部4012的上表面设有焊料，所述焊料用于与半导体晶片101进行焊接，更具体地，用于与固定在半导体晶片101上的焊盘进行焊接。在一示例中，半导体晶片101与电路板201采用球栅阵列(Ball Grid Array，BGA)封装技术，连接部4012的上表面设有焊球(solder ball)，通过焊球将连接部4012与半导体晶片101上的焊盘焊接在一起，进而，将连接端子401的第一端与半导体晶片101电气连接。
具体的，BGA封装中的焊料还包括锡膏或者助焊膏，在一示例中，所述锡膏印刷到半导体晶片101的焊盘上，再在上面加入一定大小的锡球，锡膏起到粘住锡球的作用，并在加温的时候让锡球的接触面更大，使锡球的受热更快更全面，这就使锡球熔锡后与BGA的焊盘焊接性更好，减少虚焊的可能，另外，采用锡膏加锡球的方法在熔锡过程中不容易出现跑球现象，较易控制并撑握。在一示例中，所述锡膏也可以替换为助焊膏。
下面对上述实施例中的绝缘体结构做详细说明，在一示例中，如图4所示，在电路板201的上表面安装绝缘体结构，在一示例中，安装方式可以通过背胶等传统结合方式，也可以不与电路板201的上表面接触，整个绝缘体结构以松耦合的方式与连接端子401结合。绝缘体结构具有多个间隔设置的空槽，如图5b所示，所述空槽与连接端子401的位置一一对应，在一个示例中，安装时可以利用坐标点进行精度较高的对位操作，所述芯片焊盘阵列与所述支撑体之间的对位误差范围应小于或等于±0.1mm。在一示例中，如图5c所示，绝缘体结构包括沿竖直方向堆叠的固定部区域和空腔部区域，固定部局域位于空腔部区域的上部。应理解，本实施例所提供的“区域”为虚拟的范围，在一示例中，绝缘体结构可以为一体结构也可以为分立的多体结构，两个区域之间可以没有实际的边界划分，本申请对此不做限定，其划分原则按照本申请对固定部区域和空腔部区域的定义来确定。在一示例中，绝缘体结构可以完全没有固定部区域，也可以完全没有空腔部区域。
在一示例中，如图5b所示，所述固定部区域用于固定所述连接端子的所述本体的位置。应理解，固定部区域对连接端子401起到固持的作用，用于固定连接端子401的位置以及与基板之间的连接姿态，在一示例中，所谓连接姿态为连接端子401沿竖直方向直立，并与电路板201与半导体晶片101双端焊接。这样可以有效避免连接组件在压合过程中不会因位置偏移而造成连接端子倾斜，或弯折开裂，进而避免了器件失效、电气连接断路和短路等的问题，极大提高了连接组件的可靠性。在一示例中，所述空腔部区域用于为焊料提供足够的填充空间，在板件压合过程中，焊料所承载的来自连接端子的应力会增大，此时焊料会自然向四周的间隙延展，这会增大连接端子之间的搭焊风险，从而造成器件短路。空腔部区域可以极大缓解上述问题，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。基于以上表述，可以推理得知，固定部区域的横截直径应大于其在所述空腔部区域中的横截直径，当然，两者的横截直径相等，或者，固定部区域的横截直径应小于其在所述空腔部区域中的横截直径也同样落入本申请的保护范围。
在一示例中，在所述固定部区域所对应的空槽所围成的结构为柱状结构，所述柱状结构的横截面积保持一致，所述柱状结构的横截面的形状可以为多种形式，在一示例中，其横截面的形状可以为圆形、椭圆形或者多边形等。在一示例中，空腔部区域所对应的空槽所围成的结构可以为“上小下大”结构，如图5b所示，所谓“上小下大”结构具体为，与所述固定部区域对应的空腔区域的面积小于所述空腔部区域对应的空腔区域的面积。在固定部区域对应的空腔区域用于固持连接端子401，其横截面的面积与连接端子401的横截面面积相匹配，也即，如图5b所示，A区域的横截面积应大于连接端子401中本体的横截面积，以起到固持作用，B区域的横截面积可以随着空槽深度而改变，本申请不做具体限定。
可选地，所述空槽所围成的体积可以为圆台形状，即离所述半导体晶片101表面的开口(即图5b中的空槽上端面)的面积大于远离半导体晶片101表面的开口(即图5b中的空槽下端面)的面积。具体尺寸为下开口的直径在0.6～0.9mm，上开口的直径在0.1～0.5mm。可以理解的是，由于空槽的上端面相较于下端面更小，在压合阶段，空腔部区域为焊料提供了极大的延展空间，吸收掉焊料的向外张力，极大改善了器件短路问题，提高了连接组件的可靠性。
在一示例中，绝缘体结构单体的外型可以为多种形式，图5c展示了四种可能的实施方式，应理解，本申请所提供的绝缘体结构的外型并不限于此。
在一示例中，如图10所示，本体4015的第二端设有焊料结构，在一示例中，焊料结构包括焊料和容料结构，所述焊料填充于容料结构之中。在一示例中，所述容料结构为上述绝缘体结构中的空腔部区域和电路板201的上表面所围成的空间，该空间可以容纳填充焊料，所述填充焊料的量可以根据实际应用做调整，本体4015的第二端位于所述容料结构中，其中，部分本体被填充的焊料包覆。在一示例中，本体4015的第二端可以不完全接触到金属盒体的底面，而是被焊料包覆。由于焊料结构以及焊球都具有吸收应力的能力，因此，电路板201与半导体晶片101对位压合的状态下，连接组件可以根据所在位置的板件相对距离进行适应性调整，如图5所示，如果某局部位置的基板的水平高度较高，则该位置对连接端子的拉应力也较大，此时，所述本体4015的第二端可距离焊料结构较远，反之亦然。这样使得本来传递给芯片的应力通过连接组件吸收，整个过程不需要传统方式所施加的上千kg的压接应力或者保持力，也就避免了由于超大应力能导致的器件失效、板级开裂的问题，同时也节省了设备的功耗和成本。应理解，在压合过程中，电路板201上的焊盘和半导体晶片101上的焊盘应精确定位，其对位精度的容差不应超过±0.1mm。具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在半导体晶片101与电路板201上设置多个标记点进行对点定位。
本发明一实施例提供了一种板级架构，如图13所示，板级架构200(图11的板级架构仍以水平方向的截面图展示)包括了如图12a所示的连接组件100以及被连接组件100互连的半导体晶片(上层基板101)和电路板(下层基板201)，应理解，在实际应用中，连接组件100可以并非一个，也可以是以阵列形式排布的多个，图13的实施例示出的板级架构仅包括一个连接组件100(从截面图只能看到横向或纵向外延的一个)，板级架构200还包括上托架和下托架，其中上托架具有与连接组件100的位置对应的空槽区域，连接组件100可以一一对应地设于所述上托架的空槽区域中，在图13的实施例中，空槽区域的尺寸数值可以为能够放入至少一个连接组件的面积的任意尺寸，优选地，所述空槽区域的形状和一个连接组件100的形状对应相同。在一示例中，连接组件100和连接组件100之间的间隙区域，也即，所述上托架的非空槽区域，可以用于钻通孔，通孔的目的是使得多个连接部500可以穿过上托架并直达下托架，将上托架和下托架固定并压合，在一个实施例中，该连接部500可以为螺钉和螺母等任意锁紧结构，其技术效果是通过托架防止电路板201的翘曲变形，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题，同时有效调节电路板201和半导体晶片101之间的间隙距离，提升信号导通的稳定性和可靠性。
在一示例中，下层基板和所述下托架之间同样可以通过连接部件固定，该连接部件与所述上托架与下托架之间的连接部件可以是同一中锁紧结构，也可以不同，其目的是为了进一步加强下层基板(电路板201)的抗变形能力，从而避免因变形所引发的板级开裂、电气断路、器件失效等问题。
在一示例中，上层基板(半导体晶片101)可以通过连接部件与冷板固定，该连接部件与所述上托架与下托架之间的连接部件可以是同一种锁紧结构，也可以不同；冷板可以作为冷却系统的组成部件，目的是为了降低半导体晶片101的工作温度，由于温度是导致膨胀变形的主要原因之一，因此，将冷板与上层基板进行固定，一方面可以进一步地固定半导体晶片的位置，防止因变形或位置偏移所引发的器件失效，提升上层基板的工作可靠性，同时可以帮助半导体晶片更好的散热，提升系统稳定性。
在一示例中，上述连接部件和连接部500可以分别安装，两者之间的位置可以做适应性调整，本申请不做进一步限定；也可以仅通过连接部500进行多层结构的一次性压合(图2中未示出)，此时，多个连接部500中的至少一个连接部可以从上层基板101之上的冷板的顶面穿过，直达到所述下托架的底面，并通过螺母进行锁紧，这样的连接结构可以进一步地保证多层板级的压合效果，防止翘曲变形所引发的器件失效问题，同时，该种连接结构简单，安装方便，可以仅用统一规格的锁紧部件完成多层结构的一次性压合，节省了装配时间，同时也降低了采购成本。
本申请还提供一种上述实施例中所述的连接组件和板级架构的制造方法，具体的，在一实施例中，在常温环境中，在下层基板(印刷电路板201)的一个表面组装功能器件，在另一表面上安装焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在所述焊盘之上通过焊接的方式结合上述连接组件，在所述连接组件的第一端设置焊球，在一实施例中，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。在所述下层基板组装功能器件的那一表面安装下托架，所述下托架用于矫正印刷电路板可能发生的变形。
另一方面，在上层基板(半导体晶片101)上与下层基板相对的那一面设置焊盘，所述焊盘的个数和排布位置根据连接组件来确定，在一实施例中，所述焊盘上印刷锡膏，在上层基板的另一面安装冷板，或者上托架，其中所述上托架用于矫正半导体晶片101的变形，所述冷板用于对所述半导体晶片101进行散热。
将上述上层基板和下层基板进行对位安装焊接，所述上层基板的焊盘位置与连接组件的第一端一一对应，所述焊球焊接的环境温度可以为低温焊接的任意温度，例如，可以为138度或者118度左右，本申请对具体温度不做具体限定。
本发明热一实施例提供了一种安装有上述上托架的板级架构，所述上托架包括间隔体302和上托架本体300，其中，间隔体302为多个，示例性的，间隔体302包括上层基板间隔体，也即第一间隔体3021，其中，第一间隔体3021的一端固定于绝缘体结构的上表面，另一端固定于半导体晶片；可选的，间隔体302还包括下层基板间隔体，也即第二间隔体3022，下层基板间隔体的一端固定于绝缘体结构的下表面，另一端固定于下层基板。在一示例中，第一间隔体3021和第二间隔体3022可以都存在与板级架构当中，也可以只有第一间隔体3021，在一示例中，任意一第一间隔体3021和第二间隔体3022均有一端通过焊接的方式与接触面连接。
在一示例中，第一间隔体3021位于半导体晶片与所述绝缘体结构的上表面之间，第一间隔体3021的下表面与绝缘体结构的上表面焊接，焊接的作用是更好地确定间隔体的在水平方向上的位置，从而避免与焊球之间形成搭焊。
应理解，第一间隔体3021可以为多个，第一间隔体3021可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第一间隔体3021的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第一间隔体3021分布与连接组件的端点处，以及中心处，应理解，第一间隔体3021的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第一间隔体3021。优选地，位于中心点处的间隔体为圆形第一间隔体3021，位于四个端点处的间隔体为三角形第一间隔体3021。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第一间隔体3021用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
应理解，第二间隔体3022可以为多个，第二间隔体3022可以呈柱状结构，在任意位置的横截面为圆形，或者多边形，示例性的，第二间隔体3022的横截面可以为多边形，优选地，所述多边形可以为三角形，三角形间隔体相较于圆形间隔体具有更优的可定制性，其面积更大，支撑性更好，并能够更充分的利用连接组件上的空隙区域。在一示例中，第二间隔体3022分布与连接组件的端点处，以及中心处，应理解，第二间隔体3022的具体位置分布并不限定，优选地，在每个连接组件的四个端点处和中心点处设置第二间隔体3022。优选地，位于中心点处的间隔体为圆形第二间隔体3022，位于四个端点处的间隔体为三角形第二间隔体3022。
设置间隔体的作用是更灵活的调节各个位置的公差，由于上托架所吸收的公差是连接端子两端的公差与绝缘体结构的公差的加和，这种累加的公差最终会导致连接组件的整体公差过大，或者局部位置的公差差异过大，而第二间隔体3022用于吸收绝缘体结构上表面到半导体晶片的公差，第二间隔体3022用于吸收绝缘体结构下表面到半导体晶片的公差，这可以保证最终承载在上托架的形变应力不会过大，进一步的提高板级架构吸收应力的能力，有效防止了大公差，大应力下的器件损耗。
另外由于间隔体的体积较小，对局部的公差差异可以做适应性的调整，这样使得整体的公差吸收量更加平均，防止局部公差过大而造成的局部损耗。
在一示例中，第一间隔体3021和第二间隔体3022的材料可以为任意镀层金属，也可以为无需镀层的金属，例如洋白铜。
示例性的，间隔体302位于单个连接组件的四个端点处以及中心点处，应理解，间隔体302的位置分布不做严格限定，由于板级间的公差较大，且公差分布并非相同，通过在局部放置间隔体，相较于位于连接组件之间的上托架，可以进一步吸收局部公差，极大解决公差过大所造成的断路、板级失效、损坏等问题，进一步提高组装质量和组件可靠性。
本申请提供了一种连接组件，本发明一实施例提供了一种连接组件，如图15所示，图15示出了一种连接组件在由电路板105以及芯片101压合后的截面图，所述芯片也可以为单一芯片或者大尺寸芯片等，所述电路板可以为印刷电路板(PCB)或者玻璃基板等基板。为了便于表述，本申请中将以芯片和电路板为例，详细说明本申请实施例的技术方案。
如图15所示，在芯片101的一个表面上设有7块芯片焊盘107，相对的，电路板105在所述芯片焊盘107相对应的位置设有7块电路板焊盘108。
应理解的是，所述焊盘108以及焊盘107的个数并不为固定的7个，图15仅从截面的视角示出一实施例，在芯片101上具有M行*N列的焊盘阵列，M和N的个数可以相等也可以不等，其数量和焊盘的尺寸取决于芯片101和电路板105的尺寸。在本申请一实施例中，芯片101(或者大尺寸芯片101等)的形状可以为圆形，尺寸可以为4寸～12寸之间的任意数值，或者其形状可以为方形，尺寸可以为10*10mm～300*300mm之间的任意数值，进一步的，电路板105的尺寸大于芯片101的尺寸。
相应的，电路板105上具有M行*N列的电路板焊盘阵列，电路板焊盘108的位置与芯片焊盘107的位置保持一一对应。
电路板105上还固定有支撑体103，在本申请的一个实施例中，支撑体103与电路板105通过背胶固定。支撑体103上具有K行*J列的空槽阵列，如图15所示，在芯片101与电路板105之间的无颜色区域即为空槽阵列，空槽是在竖直方向贯通支撑体103的，并且空槽的位置与电路板焊盘108的位置保持一一对应，电路板焊盘108置于空槽中。可以简单推理得到，空槽的位置与芯片焊盘107的位置也保持一一对应关系，以图15为例，图中示出的7块芯片焊盘107与其下方的7块电路板焊盘105，以及环绕于二者的空槽在竖直方向上保持对应。
为了方便理解电路板焊盘、芯片焊盘以及支撑体的组合结构，图16示出了芯片电路板互连的局部俯视图，图右侧的矩形阵列为图16左侧的芯片101中某块局部结构，通过图16可以更加直观的看到所述芯片焊盘107阵列与支撑体103的空槽阵列保持一一对应关系，在一个示例中，在如图16的示例中，所述空槽为矩形，其阵列间距为0.4mm，所述空槽矩形的边长为0.4mm。
电路板焊盘108与芯片焊盘107通过柔性金属线102连接。在如图15所示，在压合状态下柔性金属线102发生弯折形变。在电路板105与芯片101压合之前，所述柔性金属线102如图17所示，柔性金属线102的一端通过超声焊接的方式与芯片焊盘107实现电连接，应理解的是，连接方式可以有多种方式，例如，在另一个实施例中，可以通过施加焊料焊接的方式实现电连接。柔性金属线沿竖直方向，向远离芯片焊盘107的方向延伸。所述柔性金属线102的材料可以为具备柔性形变能力的任意导电材料，例如：铜线，金线或者铝线等，柔性金属线102的直径为10um～300um之间的任意数值，长度为0.3mm～3mm之间的任意数值。应理解的是，柔性金属线102的数量可以为多种形式，在图15以及图17所示的实施例中，柔性金属线102的数量为4根(截面图中只可看到2根)，且所述柔性金属线102呈阵列排布。其数量可以为1～100之间的任意数值。
继续参考图15，支撑体103除空槽之外的部分为绝缘材料，该部分用于隔离每个焊盘的柔性金属线102，以避免焊盘之间的柔性金属线102连接造成短路后果，同时该部分在竖直方向上一面接触电路板105，一面接触芯片101，用于控制芯片101与电路板105的间隙。
图15中柔性金属线102之所以发生弯折形变的原因是，柔性金属线102的长度大于支撑体的厚度，具体地，柔性金属线102的长度与支撑体103的厚度的差值大于或者等于0.1mm，小于或者等于9.9mm。
在电路板105与芯片101对位压合的状态下，柔性金属线102因受到压合的外力而发生形变。由于电路板上设有不同尺寸的器件，因此电路板的局部表面与芯片之间的距离也不尽相同，由于柔性金属线较好的弯折能力，在压合时会根据所在位置的板间相对距离发生适应性弯折，在一个示例中，如果某位置的电路板高度较高，则该位置对柔性金属线102的应力也就较大，柔性金属线102的弯折性就越强，反而依然。这样使得本来应该传递给芯片的应力通过柔性金属线吸收。在传统方式中，为了保证板间压合可靠性需要上千kg的压接保持力，导致器件损耗、高功耗以及高成本等问题，本申请提供的方案可以有效解决上述提到的问题。在压合过程中，电路板焊盘108与芯片焊盘107应精确定位，其对位精度的容许偏差不超过±0.1mm，具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在芯片101与电路板105上设置多个标记点进行对点定位。
电路板焊盘108上施加有锡膏，该锡膏用于将柔性金属线102焊接在电路板焊盘108上，形成电连接。应理解的是，所述电连接的方式可以有多种形式，在一个示例中，可以在电路板焊盘上预制焊锡后施加焊剂，通过焊接方式将柔性金属线与电路板进行连接。
图15可以看出，对于支撑体103的空腔区域，其靠近芯片的开口尺寸(以下称为下开口)大于远离芯片101的开口尺寸(以下称为上开口)，在图15所示的示例中，其形状可以为圆台或者棱台，具体地，下开口的直径或者边长可以为0.6mm～0.9mm，其上开口的直径或者边长可以为0.1mm～0.5mm，该形状的目的在于所述柔性金属线102通过上开口达到聚拢效果，使得柔性金属线102更容易准确地与电路板焊盘实现电连接，另外，也避免在压合过程中，其多根柔性金属线102阵列的形变不可控制，例如，向外开叉，导致连接失效或者与电路板短路等后果。可以理解的是，所述空槽形状可以有多种形式，例如棱台、棱体或者圆柱体等，其上下开口的尺寸也可以相等。
另外，如图15所示，电路板105和芯片101之间还通过螺钉和螺母进行锁紧，目的是为了矫正芯片101与电路板105之间的水平或竖直位移的偏差，应注意的是，柔性金属线102在水平方向上同样具备良好的弯折形变能力，可以吸收在压合时由于相对位移产生的水平应力。实现了较大的配合界面容差能力，其容许偏差可以大于0.5mm，甚至1mm。柔性金属线102和支撑体103保证了电路板105与芯片101间的高效互连，并且相较于传统连接方案，成本有极大的降低，且提供超大压接保持力，节省了功耗和占地空间；另外同时解决了在温循、极端温度下(如高低温)工作时，热膨胀系数(CTE)失配及震动所带来的芯片和板级连接后的可靠性问题。
请参阅图17至图21。本发明另一实施例提供了一种连接组件的制造方法，包括以下步骤：
如图17所示，在芯片101表面的焊盘阵列上布设柔性金属线，在一个示例中，其连接方式可以采用金属键键合工艺实现，也可以采用其他方式实现，例如通过焊料焊接的方式，所述柔性金属线可以是具备导电性能的金属材料，例如铜线、铝线或者金线等。所述柔性金属线的直径可以为10um～300um之间，长度为0.3mm～3mm之间，其一端与芯片101表面的焊盘阵列相连，另一端沿所述芯片101表面垂直的方向延伸。
如图18所示，在所述芯片101表面安装支撑体，可选地，安装方式可以通过背胶等传统结合方式，所述空槽与上述芯片焊盘107为一一对应，在一个示例中，安装时可以利用坐标点进行精度较高的对位操作，所述芯片焊盘阵列与所述支撑体之间的对位误差范围应小于或等于±0.1mm。
可选地，所述空槽可以为圆台形状，即离所述芯片101表面的开口(以下简称下开口)的面积大于远离芯片101表面的开口(以下简称上开口)的面积。具体尺寸为下开口的直径在0.6～0.9mm，上开口的直径在0.1～0.5mm。可以理解的是，由于空槽的上开口相较于下开口更小，因此柔性金属线从下开口向上开口延伸时，通过较小开口实现一定程度的聚拢效果，使得柔性金属线远离芯片101的一端更容易在后续压合步骤中精确定位到所述电路板105的焊盘之上，减小了连接偏差，也防止了柔性金属线在压合时出现向外分叉，导致接触不良现象，有效提高了连接可靠性。
如图19所示，在所述电路板105表面的焊盘阵列的每个焊盘施加锡膏，该锡膏用于将柔性金属线102焊接在电路板焊盘108上，形成电连接。应理解的是，所述电连接的方式可以有多种形式，在一个示例中，如图22所示，在所述电路板和芯片的每个焊盘施加锡膏，该锡膏用于将柔性金属线102焊接在电路板焊盘108上，同时用于焊接在芯片焊盘107上，形成柔性金属线102的两端电连接。
如图20所示，将所述芯片101与所述电路板105通过焊盘阵列对位，在压合对位过程中，电路板焊盘108与芯片焊盘107应精确定位，其对位精度的容许偏差不超过±0.1mm，具体地，所述精确定位可以有多种方式，在一个示例中，可以通过在芯片101与电路板105上设置多个标记点进行对点定位。
如图21所示，将已对位的芯片101与电路板105进行压合，在此过程中，所述支撑体的一面接触所述芯片101，另一面接触所述电路板105，具体地，所述支撑体用于控制所述电路板105和所述芯片101之间的间隙，其目的是实现电路板105和芯片101在非焊盘阵列区域的绝缘和隔离，所述柔性金属线通过空腔阵列延伸至所述电路板105的焊盘阵列上，并与锡膏相接触，从而电路板105和芯片101之间实现了对位压合，所述柔性金属线根据所述电路板105与芯片101间的相对距离发生适应性地形变，且所述电路板105的焊盘阵列与所述芯片101的焊盘阵列实现互连。将所述芯片101与所述电路板105通过竖直方向的螺钉和螺母锁紧。所述螺钉贯通所述电路板105和所述芯片101，并用相应的螺母进行固定锁紧，其目的在于，进一步矫正芯片和电路板105的变形，并通过支撑体控制芯片和电路板105的竖直间隙，可以理解的是，在螺钉锁紧的过程中，所述柔性金属线用于进一步调整水平方向以及竖直方向的配合误差，螺钉可以进一步提高连接组件的可靠性，和连接强度。应理解的是，锁紧方式可以为多种，并不仅限于螺钉和螺母锁紧，其他锁紧固定方式也同样适用于本申请实施例。
图22是应用本连接组件的另一连接方式的示意图，如图22所示，在芯片焊盘107的表面和电路板焊盘108的表面均施加焊料，所述焊料可以锡合金等传统焊接材料，通过焊接的方式对柔性金属线的两端进行焊接。与图15所示的连接组件的方式(即只在芯片或者只在电路板的焊盘上施加焊料，另一面通过其他连接方式，例如金属键键合等方式连接)不同之处在于，该种连接方式更便于加工，效果与图15的连接方案一致，这里不再赘述。适应性的，如制作方法流程图中的图19所示，在所述电路板和芯片的每个焊盘施加锡膏，该锡膏用于将柔性金属线102焊接在电路板焊盘108上，同时用于焊接在芯片焊盘107上，形成柔性金属线102的两端电连接。
图24是应用本连接组件的产品示意图，如图24所示，左边为现有技术的一种封装芯片在板方案，其中，通过多个芯片布局在单板上，通过PCB内部走线实现芯片间的互连连接。右边为本发明对应SOW产品示意图，通过将所有的芯片集成在一片芯片上，通过芯片上的走线实现不同功能芯片间的互连连接。可大幅提高产品性能及降低传输损耗。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (28)

1.一种连接组件，用于连接相对设置的半导体晶片和下层基板，其特征在于，包括：绝缘体结构和间隔设置的多个连接端子，其中：
所述多个连接端子中的任意一个连接端子的第一端和第二端均设有焊接结构，其中：所述第一端和所述第二端为所述连接端子相对的两端，所述第一端通过所述焊接结构与所述半导体晶片焊接，所述第二端通过所述焊接结构与所述下层基板焊接；
所述绝缘体结构包括间隔设置的多个空槽，所述多个空槽和所述多个连接端子的位置是一一对应的，所述多个连接端子中的至少一个连接端子被置于相应的所述空槽中，以能够固定所述连接端子的位置。
2.根据权利要求1所述的连接组件，其特征在于，所述连接端子包括本体和连接部，所述连接部位于所述本体的至少一端，用于与所述焊接结构结合。
3.根据权利要求1或2所述的连接组件，其特征在于，所述本体和所述连接部均为柱状结构，所述连接部设于所述连接端子的所述第一端，且所述连接部沿竖直方向的任一横截面的面积大于所述本体沿竖直方向的任一横截面的面积，所述连接部沿竖直方向的高度小于所述本体沿竖直方向的高度。
4.根据权利要求3所述的连接组件，其特征在于，所述焊接结构为焊球。
5.根据权利要求3所述的连接组件，其特征在于，所述焊接结构包括焊球和焊料结构，其中：所述连接部在背离所述本体的一面设有所述焊球，所述连接端子的所述第二端设有所述焊料结构；所述焊料结构包覆部分所述本体，以固定所述连接端子。
6.根据权利要求5所述的连接组件，所述焊料结构包括焊料和容料结构，所述焊料被填充于所述容料结构中，部分所述连接端子的本体位于所述容料结构内，且被所述焊料包覆。
7.根据权利要求6所述的连接组件，其特征在于，所述容料结构为具有侧面的金属围框，或者，所述容料结构为具有侧面和底面的金属盒体，所述底面为朝向所述下层基板的一面。
8.根据权利要求6任意之一所述的连接组件，其特征在于，所述连接组件还包括阻焊层，所述阻焊层与所述绝缘体结构堆叠设置，所述阻焊层包括间隔设置的多个通槽，所述多个通槽和所述多个连接端子的位置是一一对应的，所述通槽用于构成所述容料结构，所述多个连接端子中的至少一个连接端子贯穿过相应的所述绝缘体结构的所述空槽，且被置于相应的所述通槽中，以能够固定所述连接端子的位置。
9.根据权利要求1-8任意之一所述的连接组件，其特征在于，所述绝缘体结构中的每个所述空槽包括固定部区域和空腔部区域，所述固定部区域和空腔部区域沿所述多个空槽的竖直方向划分，其中：在竖直方向，所述空槽在固定部区域中的任一横截面的面积小于其在所述空腔部区域中的任一横截面的面积，所述固定部区域用于固定所述连接端子的所述本体的位置。
10.根据权利要求9所述的连接组件，所述空腔部区域用于构成所述容料结构。
11.根据权利要求1或2所述的连接组件，其特征在于，所述焊接结构为焊球，所述连接端子通过焊球与所述半导体晶片和所述下层基板进行焊接。
12.根据权利要求1或2或11所述的连接组件，其特征在于，所述本体为可形变结构，以能够调整所述连接端子竖直方向的高度或水平方向的位移。
13.根据权利要求12所述的连接组件，其特征在于，所述可形变结构为弹簧结构。
14.根据权利要求12所述的连接组件，其特征在于，所述可形变结构为多个“C”型结构沿竖直方向首尾相连的回路结构。
15.根据权利要求1或2或12所述的连接组件，其特征在于，所述可形变结构为柔性金属线，所述柔性金属线沿竖直方向的长度大于或等于所述绝缘体结构沿竖直方向的厚度。
16.根据权利要求2或11-13任意之一所述的连接组件，其特征在于，所述连接部位于所述第一端和所述第二端，其中，所述第一端和所述第二端的至少一端被所述焊球包覆。
17.根据权利要求1-16任意之一所述的连接组件，其特征在于，所述多个连接端子中的至少4个连接端子形成M行*N列的连接端子阵列，其中：所述M和N均为大于或等于2的整数，所述绝缘体结构的多个空槽中的至少4个空槽形成K行*J列的空槽阵列，其中：所述K和J均为大于或等于2的整数。
18.一种板级架构，其特征在于，包括：半导体晶片、下层基板、上托架、下托架和如权利要求1-17任意之一所述的连接组件，所述连接组件设置于所述半导体晶片和所述下层基板之间，以能够导通所述半导体晶片和下层基板；
所述半导体晶片在靠近所述连接端子的表面设有多个第一焊盘，所述下层基板靠近所述连接端子的表面设有多个第二焊盘，所述多个第一焊盘和所述多个第二焊盘分别与相应的所述多个连接端子的所述第一端和第二端连接；
所述上托架通过连接部固定于所述下层基板的上表面，所述下托架通过连接部固定于所述下层基板的下表面；
所述上托架包括间隔设置的至少一个空槽区，所述至少一个连接组件被置于相应的所述空槽区内。
19.根据权利要求18所述的板级架构，其特征在于，所述板级架构还包括第一间隔体，其中：所述第一间隔体位于所述连接组件上，且位于所述半导体晶片与所述绝缘体结构的上表面之间，所述第一间隔体的下表面与所述绝缘体结构的上表面焊接。
20.根据权利要求19所述的板级架构，其特征在于，所述第一间隔体的任意位置的横截面为圆形，或者三角形。
21.根据权利要求19或20所述的板级架构，其特征在于，所述第一间隔体为多个，所述第一间隔体至少位于所述连接组件的至少三个端点。
22.根据权利要求18或19所述的板级架构，其特征在于，所述板级架构还包括第二间隔体，所述第二间隔体位于所述下层基板上，且位于所述下层基板的上表面与所述绝缘体结构的下表面之间，所述第二间隔体的下表面与所述下层基板焊接。
23.根据权利要求22所述的板级架构，其特征在于，所述第二间隔体的任意位置的横截面的形状为圆形，或者三角形。
24.根据权利要求23所述的板级架构，其特征在于，所述第二间隔体为多个，所述第二间隔体至少位于所述连接组件的至少三个端点。
25.一种板级架构，其特征在于，包括：半导体晶片、下层基板和如权利要求6所述的连接组件，所述下层基板包括间隔设置的多个盲槽，所述多个盲槽和所述多个连接端子的位置是一一对应的，所述盲槽用于构成所述容料结构。
26.一种板级架构，其特征在于，包括：半导体晶片、下层基板和如权利要求6所述的连接组件，所述下层基板的上表面设有与其堆叠设置的阻焊层，所述阻焊层包括间隔设置的多个盲槽，所述多个盲槽和所述多个连接端子的位置是一一对应的，所述盲槽用于构成所述容料结构。
27.根据权利要求18-26任意之一所述的板级架构，其特征在于，所述半导体晶片为芯片、晶片、晶片组件，或者设有晶片的印刷电路板；所述下层基板为印刷电路板。
28.一种计算设备，其特征在于，包括冷却系统和如权利要求18-27所述的板级架构，其中，所述冷却系统设于所述半导体晶片的上表面，用于对所述晶片结构散热。
CN202111233155.6A 2021-01-28 2021-10-22 连接组件、板级架构，以及一种计算设备 Pending CN114828400A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110121288 2021-01-28
CN2021101212888 2021-01-28

Publications (1)

Publication Number Publication Date
CN114828400A true CN114828400A (zh) 2022-07-29

Family

ID=82526862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111233155.6A Pending CN114828400A (zh) 2021-01-28 2021-10-22 连接组件、板级架构，以及一种计算设备

Country Status (4)

Country Link
US (1) US20230380066A1 (zh)
EP (1) EP4270479A1 (zh)
CN (1) CN114828400A (zh)
WO (1) WO2022160800A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066199A1 (zh) * 2021-10-22 2023-04-27 华为技术有限公司 连接组件、板级架构，以及一种计算设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064339A (ja) * 2003-08-18 2005-03-10 Ngk Spark Plug Co Ltd 配線基板及び半導体素子実装配線基板
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2007287551A (ja) * 2006-04-19 2007-11-01 Advanced Systems Japan Inc リアルサイズパッケージソケット
CN106486490B (zh) * 2015-08-31 2021-07-23 吴昭武 新型led面板组件、3d面板组件及3d显示屏
KR102566996B1 (ko) * 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023066199A1 (zh) * 2021-10-22 2023-04-27 华为技术有限公司 连接组件、板级架构，以及一种计算设备

Also Published As

Publication number Publication date
EP4270479A1 (en) 2023-11-01
WO2022160800A1 (zh) 2022-08-04
US20230380066A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
US7851906B2 (en) Flexible circuit electronic package with standoffs
US6490161B1 (en) Peripheral land grid array package with improved thermal performance
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
KR100868419B1 (ko) 반도체장치 및 그 제조방법
US6294831B1 (en) Electronic package with bonded structure and method of making
US6816385B1 (en) Compliant laminate connector
US6294731B1 (en) Apparatus for multichip packaging
US7327021B2 (en) Multi-level semiconductor module
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US7928557B2 (en) Stacked package and method for manufacturing the package
US20030030134A1 (en) Semiconductor device
US7462939B2 (en) Interposer for compliant interfacial coupling
KR20050053751A (ko) 다중-칩 패키지들을 위한 컴포넌트, 방법 및 어셈블리
US8508031B2 (en) Electronic device and method of producing the same
US20230380066A1 (en) Connection assembly, board-level architecture, and computing device
WO2018216627A1 (ja) 電子機器
CN101005062B (zh) 使用相互连接的三维层片将垂直封装的mosfet和集成电路功率器件构建成集成模块
JPWO2011021364A1 (ja) 半導体装置およびその製造方法
US6434817B1 (en) Method for joining an integrated circuit
US20020093089A1 (en) Compliant mounting interface for electronic devices
US9426918B2 (en) Socket package including integrataed capacitors
CN116014472A (zh) 连接组件、板级架构，以及一种计算设备
KR100612783B1 (ko) 반도체 장치
US20230005830A1 (en) Semiconductor apparatus
CN117810092A (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination